JPH11102341A - データ転送システム、データ送信装置、データ受信装置、データ転送方法及びバス調停方法 - Google Patents
データ転送システム、データ送信装置、データ受信装置、データ転送方法及びバス調停方法Info
- Publication number
- JPH11102341A JPH11102341A JP26356397A JP26356397A JPH11102341A JP H11102341 A JPH11102341 A JP H11102341A JP 26356397 A JP26356397 A JP 26356397A JP 26356397 A JP26356397 A JP 26356397A JP H11102341 A JPH11102341 A JP H11102341A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- valid
- valid data
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】 無効データを送信することなく、効率的にデ
ータを転送し、また、バスの使用権を獲得するまでの時
間を短くする。 【解決手段】 バスアービタ14、24は、それぞれ1
クロック毎に「0」、「1」を出力する内部カウンタを
有する。バスアービタ14、24の内部カウンタは、同
時にはいずれか一方が「1」となる。シリアルバスコン
トローラ13は、バスアービタ14の内部カウンタの値
が「1」のときシリアルバス3の使用権を獲得すること
ができる。シリアルバスコントローラ13は、シリアル
バス3の使用権を獲得すると、まず、「1」を出力し、
次に、転送データバッファ11にセットされたアドレ
ス、バイトイネーブル、バイトイネーブルが示す有効デ
ータをシリアルバス3を介してシリアルバスコントロー
ラ23に出力する。データセレクタ22は、受信したバ
イトイネーブルに基づいて、有効データを受信データバ
ッファ21に格納する。
ータを転送し、また、バスの使用権を獲得するまでの時
間を短くする。 【解決手段】 バスアービタ14、24は、それぞれ1
クロック毎に「0」、「1」を出力する内部カウンタを
有する。バスアービタ14、24の内部カウンタは、同
時にはいずれか一方が「1」となる。シリアルバスコン
トローラ13は、バスアービタ14の内部カウンタの値
が「1」のときシリアルバス3の使用権を獲得すること
ができる。シリアルバスコントローラ13は、シリアル
バス3の使用権を獲得すると、まず、「1」を出力し、
次に、転送データバッファ11にセットされたアドレ
ス、バイトイネーブル、バイトイネーブルが示す有効デ
ータをシリアルバス3を介してシリアルバスコントロー
ラ23に出力する。データセレクタ22は、受信したバ
イトイネーブルに基づいて、有効データを受信データバ
ッファ21に格納する。
Description
【0001】
【発明の属する技術分野】本発明は、データ転送システ
ム、データ送信装置、データ受信装置及びデータ転送方
法及びバス調停方法に関し、特にシリアルバスを使用し
たデータ転送の効率化に関する。
ム、データ送信装置、データ受信装置及びデータ転送方
法及びバス調停方法に関し、特にシリアルバスを使用し
たデータ転送の効率化に関する。
【0002】
【従来の技術】LSI(Large Scall Integrated Circu
it)からLSIへのデータ転送をシリアルバスを介して
行う情報処理システムが知られている。このような情報
処理システムは、例えば、図3に示すように、データ送
信側となり、送信データバッファ51とシリアルバスコ
ントローラ53とを有するLSI5と、データ受信側と
なり、受信データバッファ61とシリアルバスコントロ
ーラ62とバスアービタ64とを有するLSI6と、シ
リアルバスコントローラ53、63とを接続するシリア
ルバス7とから構成されていた。
it)からLSIへのデータ転送をシリアルバスを介して
行う情報処理システムが知られている。このような情報
処理システムは、例えば、図3に示すように、データ送
信側となり、送信データバッファ51とシリアルバスコ
ントローラ53とを有するLSI5と、データ受信側と
なり、受信データバッファ61とシリアルバスコントロ
ーラ62とバスアービタ64とを有するLSI6と、シ
リアルバスコントローラ53、63とを接続するシリア
ルバス7とから構成されていた。
【0003】この従来例の情報処理システムにおいて、
LSI5からLSI6へは、次のようにしてデータが転
送されていた。図4は、従来例の情報処理システムにお
けるデータ転送のタイミングチャートである。
LSI5からLSI6へは、次のようにしてデータが転
送されていた。図4は、従来例の情報処理システムにお
けるデータ転送のタイミングチャートである。
【0004】クロック3の立ち上がりの後、クロック4
が立ち上がる以前のタイミングで、LSI5の送信デー
タバッファ51にデータがセットされ、シリアルバスコ
ントローラ53にデータの転送要求があったとする。す
ると、シリアルバスコントローラ53は、LSI6のバ
スアービタ64にバスの使用要求を出し、肯定応答を待
機する(クロック4〜6)。
が立ち上がる以前のタイミングで、LSI5の送信デー
タバッファ51にデータがセットされ、シリアルバスコ
ントローラ53にデータの転送要求があったとする。す
ると、シリアルバスコントローラ53は、LSI6のバ
スアービタ64にバスの使用要求を出し、肯定応答を待
機する(クロック4〜6)。
【0005】シリアルバスコントローラ53は、バスア
ービタ64からの肯定応答を受け取ると、シリアルバス
7の使用権を獲得する。そして、送信データバッファ5
1に格納されているアドレスデータ、バイトイネーブル
及び転送データを順次読み出して、シリアルバス7上に
出力する(クロック7〜)。
ービタ64からの肯定応答を受け取ると、シリアルバス
7の使用権を獲得する。そして、送信データバッファ5
1に格納されているアドレスデータ、バイトイネーブル
及び転送データを順次読み出して、シリアルバス7上に
出力する(クロック7〜)。
【0006】
【発明が解決しようとする課題】しかしながら、上記従
来例の情報処理システムでは、有効データであるか否か
に関わらず、すべてのビットのデータがLSI5からL
SI6にシリアルバス7を介して送信されていた。すな
わち、無効データもシリアルバス7上に流されていたた
め、データ全体を転送するのに時間がかかっており、シ
リアルバス7の使用効率が悪かった。
来例の情報処理システムでは、有効データであるか否か
に関わらず、すべてのビットのデータがLSI5からL
SI6にシリアルバス7を介して送信されていた。すな
わち、無効データもシリアルバス7上に流されていたた
め、データ全体を転送するのに時間がかかっており、シ
リアルバス7の使用効率が悪かった。
【0007】また、LSI5は、シリアルバス7の使用
を調停するための機能を有していなかった。LSI5か
らLSI6にデータを転送するとき、最初にLSI5の
シリアルバスコントローラ53からLSI6のバスアー
ビタ64にバス使用要求を行い、バスアービタ64から
肯定応答が返ってくるのを待たなければならなかった。
仮にLSI6がデータ送信側となる場合はこのような問
題は生じないが、1つのLSIしかシリアルバス7を調
停をする手段を持たないため、バスアービタを持たない
LSIからのデータ転送の場合には、常にバスの使用要
求のために時間が必要となるという問題が生じていた。
を調停するための機能を有していなかった。LSI5か
らLSI6にデータを転送するとき、最初にLSI5の
シリアルバスコントローラ53からLSI6のバスアー
ビタ64にバス使用要求を行い、バスアービタ64から
肯定応答が返ってくるのを待たなければならなかった。
仮にLSI6がデータ送信側となる場合はこのような問
題は生じないが、1つのLSIしかシリアルバス7を調
停をする手段を持たないため、バスアービタを持たない
LSIからのデータ転送の場合には、常にバスの使用要
求のために時間が必要となるという問題が生じていた。
【0008】さらには、バスの調停を他のLSIに設け
られたバスアービタに行わせるため、それぞれのLSI
のチップに、バスの使用要求及び肯定応答のための信号
を授受するためのピンを設けなければならなかった。
られたバスアービタに行わせるため、それぞれのLSI
のチップに、バスの使用要求及び肯定応答のための信号
を授受するためのピンを設けなければならなかった。
【0009】本発明は、上記従来技術の問題点を解消す
るためになされたものであり、無効データを送信するこ
となく、効率的にデータを転送することができるデータ
転送システム、データ送信装置、データ受信装置及びデ
ータ転送方法を提供することを目的とする。
るためになされたものであり、無効データを送信するこ
となく、効率的にデータを転送することができるデータ
転送システム、データ送信装置、データ受信装置及びデ
ータ転送方法を提供することを目的とする。
【0010】本発明は、また、バスの使用権を獲得する
までの時間を短くすることができ、データの転送の開始
を効率的に行うことができるデータ転送システム及びバ
ス調停方法を提供することを目的とする。
までの時間を短くすることができ、データの転送の開始
を効率的に行うことができるデータ転送システム及びバ
ス調停方法を提供することを目的とする。
【0011】本発明は、また、集積回路のチップに設け
るピン数などを減らすことができるデータ転送システム
及びバス調停方法を提供することを目的とする。
るピン数などを減らすことができるデータ転送システム
及びバス調停方法を提供することを目的とする。
【0012】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第1の観点にかかるデータ転送システム
は、転送すべきデータと該データ中の有効データを示す
情報が格納される送信バッファを有するデータ送信装置
と、このデータ送信装置とデータ伝送路を介して接続さ
れ、前記データ伝送路を介して転送されたデータが格納
される受信バッファを有するデータ受信装置とを備え、
前記データ送信装置は、前記送信バッファに格納された
前記有効データを示す情報から前記転送すべきデータ中
の前記有効データを抽出する有効データ抽出手段と、前
記有効データを示す情報と前記有効データ抽出手段が抽
出した前記有効データとを送信する送信手段と、を備
え、前記データ受信装置は、前記送信手段から送信され
た前記有効データを示す情報と前記有効データとを受信
する受信手段と、この受信手段が受信した前記有効デー
タを示す情報に基づいて前記受信データが受信した前記
有効データを前記受信バッファに格納させるバッファ制
御手段と、を備える、ことを特徴とする。
め、本発明の第1の観点にかかるデータ転送システム
は、転送すべきデータと該データ中の有効データを示す
情報が格納される送信バッファを有するデータ送信装置
と、このデータ送信装置とデータ伝送路を介して接続さ
れ、前記データ伝送路を介して転送されたデータが格納
される受信バッファを有するデータ受信装置とを備え、
前記データ送信装置は、前記送信バッファに格納された
前記有効データを示す情報から前記転送すべきデータ中
の前記有効データを抽出する有効データ抽出手段と、前
記有効データを示す情報と前記有効データ抽出手段が抽
出した前記有効データとを送信する送信手段と、を備
え、前記データ受信装置は、前記送信手段から送信され
た前記有効データを示す情報と前記有効データとを受信
する受信手段と、この受信手段が受信した前記有効デー
タを示す情報に基づいて前記受信データが受信した前記
有効データを前記受信バッファに格納させるバッファ制
御手段と、を備える、ことを特徴とする。
【0013】このデータ転送システムでは、前記データ
送信装置から前記データ受信装置へは、前記有効データ
を示す情報と、前記有効データのみが送られる。このた
め、前記データ伝送路上に無効データを流す必要がなく
なり、前記データ伝送路を効率的に使用することができ
る。
送信装置から前記データ受信装置へは、前記有効データ
を示す情報と、前記有効データのみが送られる。このた
め、前記データ伝送路上に無効データを流す必要がなく
なり、前記データ伝送路を効率的に使用することができ
る。
【0014】上記データ転送システムにおいて、前記デ
ータ伝送路は、シリアルバスとすることができる。
ータ伝送路は、シリアルバスとすることができる。
【0015】すなわち、シリアルバスでは、データが1
ビットずつ転送されるため、無効データを転送しなくな
ることによって、無効データ分のデータの転送時間が短
縮され、シリアルバスを効率的に使用することができる
ようになる。
ビットずつ転送されるため、無効データを転送しなくな
ることによって、無効データ分のデータの転送時間が短
縮され、シリアルバスを効率的に使用することができる
ようになる。
【0016】上記目的を達成するため、本発明の第2の
観点にかかるデータ転送システムは、互いにバスを介し
て接続された複数の情報処理装置を備え、前記情報処理
装置のそれぞれは、所定のタイミング毎にいずれか1つ
が排他的に他と異なる状態となる状態遷移手段と、前記
バスの使用を要求するバス使用要求手段と、このバス使
用要求手段が前記バスの使用権を要求した場合に、対応
する前記状態遷移手段が他と異なる状態となっていると
きに、前記バスの使用権を獲得するバス使用権獲得手段
と、を備える、ことを特徴とする。
観点にかかるデータ転送システムは、互いにバスを介し
て接続された複数の情報処理装置を備え、前記情報処理
装置のそれぞれは、所定のタイミング毎にいずれか1つ
が排他的に他と異なる状態となる状態遷移手段と、前記
バスの使用を要求するバス使用要求手段と、このバス使
用要求手段が前記バスの使用権を要求した場合に、対応
する前記状態遷移手段が他と異なる状態となっていると
きに、前記バスの使用権を獲得するバス使用権獲得手段
と、を備える、ことを特徴とする。
【0017】このデータ転送システムでは、各情報処理
装置が前記バスの使用権を獲得するために、他の情報処
理装置が有するバスアービターにバス使用要求を送り、
その肯定応答を待機する必要がない。このため、各情報
処理装置から他の情報処理装置へのデータの転送を開始
するまでの時間を短縮することができる。
装置が前記バスの使用権を獲得するために、他の情報処
理装置が有するバスアービターにバス使用要求を送り、
その肯定応答を待機する必要がない。このため、各情報
処理装置から他の情報処理装置へのデータの転送を開始
するまでの時間を短縮することができる。
【0018】上記データ転送システムにおいて、前記情
報処理装置のそれぞれは、例えば、1つのチップ内に納
められた集積回路によって構成される、ものとすること
ができる。
報処理装置のそれぞれは、例えば、1つのチップ内に納
められた集積回路によって構成される、ものとすること
ができる。
【0019】すなわち、従来は、異なるチップに納めら
れた集積回路間でのデータ転送のためにバスを調停する
ために、各チップは、バスの使用要求とその肯定応答の
信号とのためのピンを有するものでなければならなかっ
た。これに対して、上記のデータ転送システムによれ
ば、各チップにこのようなピンを設ける必要がなくなる
ので、集積回路のチップの製造コストを低減することが
できる。
れた集積回路間でのデータ転送のためにバスを調停する
ために、各チップは、バスの使用要求とその肯定応答の
信号とのためのピンを有するものでなければならなかっ
た。これに対して、上記のデータ転送システムによれ
ば、各チップにこのようなピンを設ける必要がなくなる
ので、集積回路のチップの製造コストを低減することが
できる。
【0020】上記目的を達成するため、本発明の第3の
観点にかかるデータ送信装置は、データ伝送路を介して
データ受信装置と接続可能に構成され、転送すべきデー
タと該データ中の有効データを示す情報が格納される送
信バッファと、この送信バッファに記憶された前記有効
データを示す情報から前記転送すべきデータ中の前記有
効データを抽出する有効データ抽出手段と、前記送信バ
ッファに記憶された前記有効データを示す情報と前記有
効データ抽出手段が抽出した前記有効データとを前記デ
ータ伝送路を介して前記データ受信装置に送信する送信
手段と、を備える、ことを特徴とする。
観点にかかるデータ送信装置は、データ伝送路を介して
データ受信装置と接続可能に構成され、転送すべきデー
タと該データ中の有効データを示す情報が格納される送
信バッファと、この送信バッファに記憶された前記有効
データを示す情報から前記転送すべきデータ中の前記有
効データを抽出する有効データ抽出手段と、前記送信バ
ッファに記憶された前記有効データを示す情報と前記有
効データ抽出手段が抽出した前記有効データとを前記デ
ータ伝送路を介して前記データ受信装置に送信する送信
手段と、を備える、ことを特徴とする。
【0021】上記目的を達成するため、本発明の第4の
観点にかかるデータ受信装置は、データ伝送路を介して
データ送信装置と接続可能に構成され、前記送信装置か
ら送信された所定のデータ中の有効データとこの有効デ
ータが前記所定のデータ中のいずれにあるかを示す情報
とを受信する受信手段と、この受信手段が受信した前記
有効データを示す情報に基づいて、前記有効データを格
納する受信バッファとを、備える、ことを特徴とする。
観点にかかるデータ受信装置は、データ伝送路を介して
データ送信装置と接続可能に構成され、前記送信装置か
ら送信された所定のデータ中の有効データとこの有効デ
ータが前記所定のデータ中のいずれにあるかを示す情報
とを受信する受信手段と、この受信手段が受信した前記
有効データを示す情報に基づいて、前記有効データを格
納する受信バッファとを、備える、ことを特徴とする。
【0022】上記目的を達成するため、本発明の第5の
観点にかかるデータ転送方法は、転送すべきデータと該
データ中の有効データを示す情報が格納される送信バッ
ファを有するデータ送信装置と、このデータ送信装置と
データ伝送路を介して接続され、前記データ伝送路を介
して転送されたデータが格納される受信バッファを有す
るデータ受信装置とを備えるシステムにおけるデータ転
送方法であって、前記データ送信装置において、前記送
信バッファに格納された前記有効データを示す情報から
前記転送すべきデータ中の前記有効データを抽出する有
効データ抽出ステップと、前記有効データを示す情報と
前記有効データ抽出ステップで抽出した前記有効データ
とを前記データ送信装置から前記データ受信装置に転送
するデータ転送ステップと、このデータ転送ステップで
前記データ受信装置に転送された前記有効データを示す
情報に基づいて、転送された前記有効データを前記受信
バッファに格納させるバッファ制御ステップと、を含
む、ことを特徴とする。
観点にかかるデータ転送方法は、転送すべきデータと該
データ中の有効データを示す情報が格納される送信バッ
ファを有するデータ送信装置と、このデータ送信装置と
データ伝送路を介して接続され、前記データ伝送路を介
して転送されたデータが格納される受信バッファを有す
るデータ受信装置とを備えるシステムにおけるデータ転
送方法であって、前記データ送信装置において、前記送
信バッファに格納された前記有効データを示す情報から
前記転送すべきデータ中の前記有効データを抽出する有
効データ抽出ステップと、前記有効データを示す情報と
前記有効データ抽出ステップで抽出した前記有効データ
とを前記データ送信装置から前記データ受信装置に転送
するデータ転送ステップと、このデータ転送ステップで
前記データ受信装置に転送された前記有効データを示す
情報に基づいて、転送された前記有効データを前記受信
バッファに格納させるバッファ制御ステップと、を含
む、ことを特徴とする。
【0023】上記目的を達成するため、本発明の第6の
観点にかかるバス調停方法は、バスを介して他の情報処
理装置に接続される情報処理装置におけるバス調停方法
であって、所定のタイミング毎に前記バスを介して接続
された他のすべての情報処理装置と異なる状態を出力す
る状態遷移ステップと、前記バスの使用を要求するバス
使用要求ステップと、このバス使用要求ステップで前記
バスの使用要求があった場合に、前記状態遷移ステップ
で出力する前記状態が他のすべての情報処理装置と異な
る状態となっているときに、前記バスの使用権を獲得す
るバス使用権獲得ステップと、を含む、ことを特徴とす
る。
観点にかかるバス調停方法は、バスを介して他の情報処
理装置に接続される情報処理装置におけるバス調停方法
であって、所定のタイミング毎に前記バスを介して接続
された他のすべての情報処理装置と異なる状態を出力す
る状態遷移ステップと、前記バスの使用を要求するバス
使用要求ステップと、このバス使用要求ステップで前記
バスの使用要求があった場合に、前記状態遷移ステップ
で出力する前記状態が他のすべての情報処理装置と異な
る状態となっているときに、前記バスの使用権を獲得す
るバス使用権獲得ステップと、を含む、ことを特徴とす
る。
【0024】
【発明の実施の形態】以下、添付図面を参照して、本発
明の実施の形態について説明する。
明の実施の形態について説明する。
【0025】図1は、この実施の形態にかかる情報処理
システムの構成を示すブロック図である。図示するよう
に、この情報処理システムは、それぞれ1つのチップ内
に納められたLSI1、2と、このLSI1、2を互い
に接続するシリアルバス3とを備える。
システムの構成を示すブロック図である。図示するよう
に、この情報処理システムは、それぞれ1つのチップ内
に納められたLSI1、2と、このLSI1、2を互い
に接続するシリアルバス3とを備える。
【0026】LSI1は、データ送信側となるものであ
り、送信データバッファ11と、データセレクタ12
と、シリアルバスコントローラ13と、バスアービタ1
4とを有する。LSI2は、データ受信側となるもので
あり、受信データバッファ21と、データセレクタ22
と、シリアルバスコントローラ23と、バスアービタ2
4とを有する。
り、送信データバッファ11と、データセレクタ12
と、シリアルバスコントローラ13と、バスアービタ1
4とを有する。LSI2は、データ受信側となるもので
あり、受信データバッファ21と、データセレクタ22
と、シリアルバスコントローラ23と、バスアービタ2
4とを有する。
【0027】シリアルバス3は、シリアルバスコントロ
ーラ13、23に接続されている。シリアルバス3は、
データ(後述するアドレス及びバイトイネーブルを含
む)を1ビットずつシリアルで転送するためのデータの
伝送路である。
ーラ13、23に接続されている。シリアルバス3は、
データ(後述するアドレス及びバイトイネーブルを含
む)を1ビットずつシリアルで転送するためのデータの
伝送路である。
【0028】LSI1、2のバスアービタ14、24
は、それぞれクロック入力毎に「0」、「1」のいずれ
かを順次出力する内部カウンタを有する。システムの電
源が立ち上がったときに、シリアルバス3を介してLS
I1のシリアルバスコントローラ13からLSI2のシ
リアルバスコントローラ23に「1」が出力され、バス
アービタ14、24のいずれか一方に「0」が、他方に
「1」がセットされる。
は、それぞれクロック入力毎に「0」、「1」のいずれ
かを順次出力する内部カウンタを有する。システムの電
源が立ち上がったときに、シリアルバス3を介してLS
I1のシリアルバスコントローラ13からLSI2のシ
リアルバスコントローラ23に「1」が出力され、バス
アービタ14、24のいずれか一方に「0」が、他方に
「1」がセットされる。
【0029】シリアルバスコントローラ13、23は、
対応するバスアービタ14、24の内部カウンタの値が
「1」であるときに、シリアルバス3の使用権を獲得す
ることができる。シリアルバスコントローラ13、23
は、シリアルバス3の使用権を獲得すると、そのことを
示すために、最初に「1」を出力する。これにより、シ
リアルバス3の使用権を獲得していない方のシリアルバ
スコントローラ23、13は、シリアルバス3の使用権
を獲得したシリアルバスコントローラ13、13がデー
タの転送を終了するまで、シリアルバス3を使用するこ
とができなくなる。
対応するバスアービタ14、24の内部カウンタの値が
「1」であるときに、シリアルバス3の使用権を獲得す
ることができる。シリアルバスコントローラ13、23
は、シリアルバス3の使用権を獲得すると、そのことを
示すために、最初に「1」を出力する。これにより、シ
リアルバス3の使用権を獲得していない方のシリアルバ
スコントローラ23、13は、シリアルバス3の使用権
を獲得したシリアルバスコントローラ13、13がデー
タの転送を終了するまで、シリアルバス3を使用するこ
とができなくなる。
【0030】LSI1の送信データバッファ11は、L
SI1からLSI2に転送すべきデータがセットされる
バッファである。送信データバッファ11にセットされ
るデータは、アドレス、バイトイネーブル及び転送デー
タからなる。バイトイネーブルは、転送データの4ビッ
トずつを有効データであるか無効データであるかを2ビ
ットで示す。バイトイネーブルの上位(下位)ビットが
「0」の場合、転送データの上位(下位)4ビットは有
効データである。バイトイネーブルの上位(下位)ビッ
トが「1」の場合、転送データの上位(下位)4ビット
は無効データである。
SI1からLSI2に転送すべきデータがセットされる
バッファである。送信データバッファ11にセットされ
るデータは、アドレス、バイトイネーブル及び転送デー
タからなる。バイトイネーブルは、転送データの4ビッ
トずつを有効データであるか無効データであるかを2ビ
ットで示す。バイトイネーブルの上位(下位)ビットが
「0」の場合、転送データの上位(下位)4ビットは有
効データである。バイトイネーブルの上位(下位)ビッ
トが「1」の場合、転送データの上位(下位)4ビット
は無効データである。
【0031】データセレクタ12は、送信データバッフ
ァ11にセットされたバイトイネーブルから有効データ
を判別し、有効データに対応する転送データをシリアル
バスコントローラ13に供給する。シリアルバスコント
ローラ13は、シリアルバス3の使用権を獲得したとき
に、送信データバッファ11にセットされたデータをデ
ータセレクタ12を介して読み出し、シリアルバス3を
介してLSI2のシリアルバスコントローラ23に出力
する。ここで、データの出力順は、アドレス、バイトイ
ネーブル、転送データの内の有効データである。
ァ11にセットされたバイトイネーブルから有効データ
を判別し、有効データに対応する転送データをシリアル
バスコントローラ13に供給する。シリアルバスコント
ローラ13は、シリアルバス3の使用権を獲得したとき
に、送信データバッファ11にセットされたデータをデ
ータセレクタ12を介して読み出し、シリアルバス3を
介してLSI2のシリアルバスコントローラ23に出力
する。ここで、データの出力順は、アドレス、バイトイ
ネーブル、転送データの内の有効データである。
【0032】LSI2のデータセレクタ22は、シリア
ルバスコントローラ23に入力されたデータの内のバイ
トイネーブルから転送データ中の有効データを判断す
る。そして、判断結果に基づくデータ、すなわちバイト
イネーブルの上位(下位)ビットが「1」であるとき
は、転送データの上位(下位)4ビットを「0000」
として受信データバッファ21に出力する。データセレ
クタ22は、シリアルバスコントローラ23から供給さ
れたアドレス及びバイトイネーブルは、そのまま受信デ
ータバッファ21に出力する。
ルバスコントローラ23に入力されたデータの内のバイ
トイネーブルから転送データ中の有効データを判断す
る。そして、判断結果に基づくデータ、すなわちバイト
イネーブルの上位(下位)ビットが「1」であるとき
は、転送データの上位(下位)4ビットを「0000」
として受信データバッファ21に出力する。データセレ
クタ22は、シリアルバスコントローラ23から供給さ
れたアドレス及びバイトイネーブルは、そのまま受信デ
ータバッファ21に出力する。
【0033】受信データバッファ21は、データセレク
タ22から出力されたデータが一時記憶されるバッファ
である。なお、図1中の、送信データバッファ11及び
受信データバッファ21では、上位ビットが右側に示さ
れている。
タ22から出力されたデータが一時記憶されるバッファ
である。なお、図1中の、送信データバッファ11及び
受信データバッファ21では、上位ビットが右側に示さ
れている。
【0034】以下、この情報処理システムにおけるLS
I1からシリアルバス3を介してLSI2にデータを転
送するための動作について、図2のタイミングチャート
を参照して説明する。ここでは、LSI1からLSI2
へ、アドレスデータ「01101001」、バイトイネ
ーブル「01」、有効データ「1010」をシリアルバ
ス3を介して送信する場合について説明する。
I1からシリアルバス3を介してLSI2にデータを転
送するための動作について、図2のタイミングチャート
を参照して説明する。ここでは、LSI1からLSI2
へ、アドレスデータ「01101001」、バイトイネ
ーブル「01」、有効データ「1010」をシリアルバ
ス3を介して送信する場合について説明する。
【0035】システムの立ち上げ時には、LSI1のシ
リアルバスコントローラ13からシリアルバス3を介し
てLSI2のシリアルバスコントローラ23に「1」が
出力される。このとき、バスアービタ14の内部カウン
タに「1」が、バスアービタ24の内部カウンタに
「2」がセットされる(クロック0)。バスアービタ1
4、24の内部カウンタの値はそれぞれ、以後、クロッ
ク入力毎に出力が反転する。
リアルバスコントローラ13からシリアルバス3を介し
てLSI2のシリアルバスコントローラ23に「1」が
出力される。このとき、バスアービタ14の内部カウン
タに「1」が、バスアービタ24の内部カウンタに
「2」がセットされる(クロック0)。バスアービタ1
4、24の内部カウンタの値はそれぞれ、以後、クロッ
ク入力毎に出力が反転する。
【0036】クロック4の立ち上がりの後、クロック6
が立ち上がる以前のタイミングで、LSI1の送信デー
タバッファ11にデータがセットされ、シリアルバスコ
ントローラ13にデータの転送要求があったとする。す
ると、シリアルバスコントローラ13は、バスアービタ
14の内部カウンタの値が「1」となったときに、シリ
アルバス3上に「1」を出力し、シリアルバス3の使用
権を獲得する(クロック6)。
が立ち上がる以前のタイミングで、LSI1の送信デー
タバッファ11にデータがセットされ、シリアルバスコ
ントローラ13にデータの転送要求があったとする。す
ると、シリアルバスコントローラ13は、バスアービタ
14の内部カウンタの値が「1」となったときに、シリ
アルバス3上に「1」を出力し、シリアルバス3の使用
権を獲得する(クロック6)。
【0037】次に、シリアルバスコントローラ13は、
データセレクタ12を介して送信データバッファ11に
格納されているアドレスデータ「01101001」を
読み出して、シリアルバス3上に出力する。出力された
アドレスデータ「01101001」は、LSI2のシ
リアルバスコントローラ23に送られる(クロック7〜
14)。
データセレクタ12を介して送信データバッファ11に
格納されているアドレスデータ「01101001」を
読み出して、シリアルバス3上に出力する。出力された
アドレスデータ「01101001」は、LSI2のシ
リアルバスコントローラ23に送られる(クロック7〜
14)。
【0038】次に、シリアルバスコントローラ13は、
データセレクタ12を介して送信データバッファ11に
格納されているバイトイネーブル「01」を読み出し
て、シリアルバス3上に出力する。出力されたバイトイ
ネーブル「01」は、LSI2のシリアルバスコントロ
ーラ23に送られる(クロック15、16)。
データセレクタ12を介して送信データバッファ11に
格納されているバイトイネーブル「01」を読み出し
て、シリアルバス3上に出力する。出力されたバイトイ
ネーブル「01」は、LSI2のシリアルバスコントロ
ーラ23に送られる(クロック15、16)。
【0039】次に、シリアルバスコントローラ13は、
データセレクタ12の判断に従って、有効データに対応
する転送データ中の上位4ビット「1010」を送信デ
ータバッファ11から読み出して、シリアルバス3上に
出力する。出力された有効データ「1010」は、LS
I2のシリアルバスコントローラ23に送られる(クロ
ック17〜20)。
データセレクタ12の判断に従って、有効データに対応
する転送データ中の上位4ビット「1010」を送信デ
ータバッファ11から読み出して、シリアルバス3上に
出力する。出力された有効データ「1010」は、LS
I2のシリアルバスコントローラ23に送られる(クロ
ック17〜20)。
【0040】このように、シリアルバスコントローラ1
3へのデータの転送要求から実際の転送開始までは、従
来例の3クロック期間に対して、最大でも2クロック期
間となり、最小時にはほぼ0に近い。また、シリアルバ
スコントローラ13からのデータ転送は、従来例の18
クロック期間に対して、14クロック期間分で済むこと
となる。そして、クロック21のタイミングで、データ
の転送が終了し、シリアルバスコントローラ13は、シ
リアルバス3の使用権を解放する。
3へのデータの転送要求から実際の転送開始までは、従
来例の3クロック期間に対して、最大でも2クロック期
間となり、最小時にはほぼ0に近い。また、シリアルバ
スコントローラ13からのデータ転送は、従来例の18
クロック期間に対して、14クロック期間分で済むこと
となる。そして、クロック21のタイミングで、データ
の転送が終了し、シリアルバスコントローラ13は、シ
リアルバス3の使用権を解放する。
【0041】一方、LSI2のシリアルバスコントロー
ラ23は、転送されたデータをデータセレクタ22を介
して順次受信データバッファ21に格納する。ここで、
転送データは、4ビットしか送られていないが、これが
上位4ビットのものか下位4ビットのものであるかは、
バイトイネーブルの値から判断できる。そこで、下位ビ
ットが「1」で無効データであることを示す転送データ
の下位4ビットには、「0000」をセットして、受信
データバッファ21に格納する。
ラ23は、転送されたデータをデータセレクタ22を介
して順次受信データバッファ21に格納する。ここで、
転送データは、4ビットしか送られていないが、これが
上位4ビットのものか下位4ビットのものであるかは、
バイトイネーブルの値から判断できる。そこで、下位ビ
ットが「1」で無効データであることを示す転送データ
の下位4ビットには、「0000」をセットして、受信
データバッファ21に格納する。
【0042】以上説明したように、この実施の形態の情
報処理システムでは、バイトイネーブルの値に基づい
て、有効データのみをシリアルバス3上に流している。
このため、無効データを省けた分の時間は、他のデータ
をシリアルバス3上に流すことができるので、シリアル
バス3上でのデータの転送を効率よく行うことができ
る。
報処理システムでは、バイトイネーブルの値に基づい
て、有効データのみをシリアルバス3上に流している。
このため、無効データを省けた分の時間は、他のデータ
をシリアルバス3上に流すことができるので、シリアル
バス3上でのデータの転送を効率よく行うことができ
る。
【0043】また、LSI1、2のそれぞれに内部カウ
ンタを有するバスアービタ14、24を設け、このカウ
ンタの値によってシリアルバスコントローラ13がシリ
アルバス3の使用権を獲得できるようにした。このた
め、シリアルバスを使用するために、バスアービタを有
する他のLSIへのシリアルバス3の使用要求及びそれ
に対する肯定応答の待機を行う必要がなくなる。従っ
て、データの転送要求から、実際にデータの転送を開始
するまでの時間を短くすることができる。さらには、L
SI1、2にシリアルバス3の使用要求及び肯定応答の
ための信号を送るためのピンを設ける必要がなくなるの
で、LSIの低コスト化が図れる。
ンタを有するバスアービタ14、24を設け、このカウ
ンタの値によってシリアルバスコントローラ13がシリ
アルバス3の使用権を獲得できるようにした。このた
め、シリアルバスを使用するために、バスアービタを有
する他のLSIへのシリアルバス3の使用要求及びそれ
に対する肯定応答の待機を行う必要がなくなる。従っ
て、データの転送要求から、実際にデータの転送を開始
するまでの時間を短くすることができる。さらには、L
SI1、2にシリアルバス3の使用要求及び肯定応答の
ための信号を送るためのピンを設ける必要がなくなるの
で、LSIの低コスト化が図れる。
【0044】上記の実施の形態では、LSI1からLS
I2へデータを転送する場合について説明した。これに
対し、送信データバッファ11と受信データバッファ2
1とが双方の機能を有するものとし、データセレクタ1
2、22がそれぞれ送信時と受信時の両方の場合の機能
を備えるものとすれば、LSI2からLSI1へのデー
タの転送も同様に実行することができる。また、2つの
LSI間によるデータ転送ばかりでなく、3つ以上の装
置間でのデータ転送にも本発明のデータ転送方法を適用
することができる。
I2へデータを転送する場合について説明した。これに
対し、送信データバッファ11と受信データバッファ2
1とが双方の機能を有するものとし、データセレクタ1
2、22がそれぞれ送信時と受信時の両方の場合の機能
を備えるものとすれば、LSI2からLSI1へのデー
タの転送も同様に実行することができる。また、2つの
LSI間によるデータ転送ばかりでなく、3つ以上の装
置間でのデータ転送にも本発明のデータ転送方法を適用
することができる。
【0045】上記の実施の形態では、それぞれ個別のチ
ップ内に納められたLSI間でのデータの転送について
説明した。しかしながら、本発明は、このような集積回
路間でのデータ転送による場合だけでなく、複数のチッ
プや素子によって構成される情報処理装置間でのデータ
の転送にも適用することができる。
ップ内に納められたLSI間でのデータの転送について
説明した。しかしながら、本発明は、このような集積回
路間でのデータ転送による場合だけでなく、複数のチッ
プや素子によって構成される情報処理装置間でのデータ
の転送にも適用することができる。
【0046】上記の実施の形態では、バスアービタ1
4、24の内部カウンタのいずれかの値が「1」とな
り、対応する内部カウンタの値が1となっているシリア
ルバスコントローラ13、23がシリアルバス3を使用
することができた。しかしながら、この方法は、バスを
使用するLSIが2つである場合に限るものではない。
例えば、3つのLSIがシリアルバスを使用権を得よう
とする場合には、それぞれのLSIが3クロック毎に値
が「1」となり、いずれかが排他的にその値を「1」と
する内部カウンタを有すればよい。また、このようなバ
ス調停の方法は、シリアルバスの調停に限るものではな
く、パラレルバスの使用権の調停に用いても構わない。
4、24の内部カウンタのいずれかの値が「1」とな
り、対応する内部カウンタの値が1となっているシリア
ルバスコントローラ13、23がシリアルバス3を使用
することができた。しかしながら、この方法は、バスを
使用するLSIが2つである場合に限るものではない。
例えば、3つのLSIがシリアルバスを使用権を得よう
とする場合には、それぞれのLSIが3クロック毎に値
が「1」となり、いずれかが排他的にその値を「1」と
する内部カウンタを有すればよい。また、このようなバ
ス調停の方法は、シリアルバスの調停に限るものではな
く、パラレルバスの使用権の調停に用いても構わない。
【0047】
【発明の効果】以上説明したように、本発明によれば、
無効データを転送しなくてもよいので、シリアルバスを
介したデータ転送を効率的に行うことができる。
無効データを転送しなくてもよいので、シリアルバスを
介したデータ転送を効率的に行うことができる。
【0048】また、バスの使用権の獲得までの時間を短
くすることができるので、データの転送の開始を効率的
に行うことができる。
くすることができるので、データの転送の開始を効率的
に行うことができる。
【0049】さらに、バス調停のための信号(バスの使
用要求や肯定応答など)を授受するためのピンを設ける
必要がなく、チップの低コスト化を図ることができる。
用要求や肯定応答など)を授受するためのピンを設ける
必要がなく、チップの低コスト化を図ることができる。
【図1】本発明の実施の形態にかかる情報処理システム
の構成を示すブロック図である。
の構成を示すブロック図である。
【図2】本発明の実施の形態における動作を示すタイミ
ングチャートである。
ングチャートである。
【図3】従来例の情報処理システムの構成を示すブロッ
ク図である。
ク図である。
【図4】従来例における動作を示すタイミングチャート
である。
である。
1 LSI 2 LSI 3 シリアルバス 11 送信データバッファ 12 データセレクタ 13 シリアルバスコントローラ 14 バスアービタ 21 受信データバッファ 22 データセレクタ 23 シリアルバスコントローラ 24 バスアービタ
Claims (8)
- 【請求項1】 転送すべきデータと該データ中の有効デ
ータを示す情報が格納される送信バッファを有するデー
タ送信装置と、このデータ送信装置とデータ伝送路を介
して接続され、前記データ伝送路を介して転送されたデ
ータが格納される受信バッファを有するデータ受信装置
とを備えるデータ転送システムであって、 前記データ送信装置は、前記送信バッファに格納された
前記有効データを示す情報から前記転送すべきデータ中
の前記有効データを抽出する有効データ抽出手段と、前
記有効データを示す情報と前記有効データ抽出手段が抽
出した前記有効データとを送信する送信手段と、を備
え、 前記データ受信装置は、前記送信手段から送信された前
記有効データを示す情報と前記有効データとを受信する
受信手段と、この受信手段が受信した前記有効データを
示す情報に基づいて前記受信データが受信した前記有効
データを前記受信バッファに格納させるバッファ制御手
段と、を備える、 ことを特徴とするデータ転送システム。 - 【請求項2】 前記データ伝送路は、シリアルバスであ
る、 ことを特徴とする請求項1に記載のデータ転送システ
ム。 - 【請求項3】 互いにバスを介して接続された複数の情
報処理装置を備えるデータ転送システムであって、 前記情報処理装置のそれぞれは、 所定のタイミング毎にいずれか1つが排他的に他と異な
る状態となる状態遷移手段と、 前記バスの使用を要求するバス使用要求手段と、 このバス使用要求手段が前記バスの使用権を要求した場
合に、対応する前記状態遷移手段が他と異なる状態とな
っているときに、前記バスの使用権を獲得するバス使用
権獲得手段と、を備える、 ことを特徴とするデータ転送システム。 - 【請求項4】 前記情報処理装置のそれぞれは、1つの
チップ内に納められた集積回路によって構成される、 ことを特徴とする請求項3に記載のデータ転送システ
ム。 - 【請求項5】 データ伝送路を介してデータ受信装置と
接続可能に構成されたデータ送信装置であって、 転送すべきデータと該データ中の有効データを示す情報
が格納される送信バッファと、 この送信バッファに記憶された前記有効データを示す情
報から前記転送すべきデータ中の前記有効データを抽出
する有効データ抽出手段と、 前記送信バッファに記憶された前記有効データを示す情
報と前記有効データ抽出手段が抽出した前記有効データ
とを前記データ伝送路を介して前記データ受信装置に送
信する送信手段と、を備える、 ことを特徴とするデータ送信装置。 - 【請求項6】データ伝送路を介してデータ送信装置と接
続可能に構成されたデータ受信装置であって、 前記送信装置から送信された所定のデータ中の有効デー
タとこの有効データが前記所定のデータ中のいずれにあ
るかを示す情報とを受信する受信手段と、 この受信手段が受信した前記有効データを示す情報に基
づいて、前記有効データを格納する受信バッファとを、
備える、 ことを特徴とするデータ受信装置。 - 【請求項7】 転送すべきデータと該データ中の有効デ
ータを示す情報が格納される送信バッファを有するデー
タ送信装置と、このデータ送信装置とデータ伝送路を介
して接続され、前記データ伝送路を介して転送されたデ
ータが格納される受信バッファを有するデータ受信装置
とを備えるシステムにおけるデータ転送方法であって、 前記データ送信装置において、前記送信バッファに格納
された前記有効データを示す情報から前記転送すべきデ
ータ中の前記有効データを抽出する有効データ抽出ステ
ップと、 前記有効データを示す情報と前記有効データ抽出ステッ
プで抽出した前記有効データとを前記データ送信装置か
ら前記データ受信装置に転送するデータ転送ステップ
と、 このデータ転送ステップで前記データ受信装置に転送さ
れた前記有効データを示す情報に基づいて、転送された
前記有効データを前記受信バッファに格納させるバッフ
ァ制御ステップと、を含む、 ことを特徴とするデータ転送方法。 - 【請求項8】 バスを介して他の情報処理装置に接続さ
れる情報処理装置におけるバス調停方法であって、 所定のタイミング毎に前記バスを介して接続された他の
すべての情報処理装置と異なる状態を出力する状態遷移
ステップと、 前記バスの使用を要求するバス使用要求ステップと、 このバス使用要求ステップで前記バスの使用要求があっ
た場合に、前記状態遷移ステップで出力する前記状態が
他のすべての情報処理装置と異なる状態となっていると
きに、前記バスの使用権を獲得するバス使用権獲得ステ
ップと、を含む、 ことを特徴とするバス調停方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26356397A JPH11102341A (ja) | 1997-09-29 | 1997-09-29 | データ転送システム、データ送信装置、データ受信装置、データ転送方法及びバス調停方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26356397A JPH11102341A (ja) | 1997-09-29 | 1997-09-29 | データ転送システム、データ送信装置、データ受信装置、データ転送方法及びバス調停方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11102341A true JPH11102341A (ja) | 1999-04-13 |
Family
ID=17391292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26356397A Pending JPH11102341A (ja) | 1997-09-29 | 1997-09-29 | データ転送システム、データ送信装置、データ受信装置、データ転送方法及びバス調停方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11102341A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008204129A (ja) * | 2007-02-20 | 2008-09-04 | Nec Computertechno Ltd | データ転送装置およびデータ転送方法 |
EP2523118A2 (en) | 2011-05-11 | 2012-11-14 | Canon Kabushiki Kaisha | Data transfer apparatus and data transfer method |
DE102017212577A1 (de) | 2016-07-26 | 2018-02-01 | Fanuc Corporation | Filterschaltung, mit Filterschaltung ausgestattete Kommunikationsschaltung und mit Filterschaltung ausgestattete numerische Steuerung |
-
1997
- 1997-09-29 JP JP26356397A patent/JPH11102341A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008204129A (ja) * | 2007-02-20 | 2008-09-04 | Nec Computertechno Ltd | データ転送装置およびデータ転送方法 |
EP2523118A2 (en) | 2011-05-11 | 2012-11-14 | Canon Kabushiki Kaisha | Data transfer apparatus and data transfer method |
JP2012238158A (ja) * | 2011-05-11 | 2012-12-06 | Canon Inc | データ転送装置及びデータ転送方法 |
US8769166B2 (en) | 2011-05-11 | 2014-07-01 | Canon Kabushiki Kaisha | Data transfer apparatus and data transfer method |
DE102017212577A1 (de) | 2016-07-26 | 2018-02-01 | Fanuc Corporation | Filterschaltung, mit Filterschaltung ausgestattete Kommunikationsschaltung und mit Filterschaltung ausgestattete numerische Steuerung |
CN107656888A (zh) * | 2016-07-26 | 2018-02-02 | 发那科株式会社 | 滤波电路、具备滤波电路的通信电路以及数值控制装置 |
US9966654B2 (en) | 2016-07-26 | 2018-05-08 | Fanuc Corporation | Filter circuit, communication circuit equipped with filter circuit, and numerical control equipped with filter circuit |
CN107656888B (zh) * | 2016-07-26 | 2019-08-30 | 发那科株式会社 | 滤波电路、具备滤波电路的通信电路以及数值控制装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6182183B1 (en) | Communications system and method with multilevel connection identification | |
EP0262429B1 (en) | Data processor having a high speed data transfer function | |
US5416909A (en) | Input/output controller circuit using a single transceiver to serve multiple input/output ports and method therefor | |
EP1472610B1 (en) | Configurable synchronous or asynchronous bus interface | |
CN109032973B (zh) | Icb总线*** | |
EP0428330A2 (en) | Computer interface circuit | |
JPH0981508A (ja) | 通信方法及び装置 | |
US6539444B1 (en) | Information processing apparatus having a bus using the protocol of the acknowledge type in the source clock synchronous system | |
US6175887B1 (en) | Deterministic arbitration of a serial bus using arbitration addresses | |
US6665807B1 (en) | Information processing apparatus | |
JPH11102341A (ja) | データ転送システム、データ送信装置、データ受信装置、データ転送方法及びバス調停方法 | |
JPH0337221B2 (ja) | ||
KR100642158B1 (ko) | 슬레이브 그룹 인터페이스 장치와, 슬레이브 그룹 인터페이스 장치를 통해 버스와 주변 장치를 인터페이스하는 방법 및 시스템 | |
JPS6361533A (ja) | シリアルデ−タ転送装置 | |
WO1995020193A1 (en) | Improved bus protocol using separate clocks for arbitration and data transfer | |
JPH11504741A (ja) | 送信パケットを重ねることによりインタフェース上の待ち時間を短縮するための方法および装置 | |
JP4097377B2 (ja) | マイクロコンピュータ | |
JPH11122275A (ja) | シリアル通信システム | |
KR100324281B1 (ko) | 중앙 집중식 고속 데이터 전송 장치 | |
JP2581041B2 (ja) | デ−タ処理装置 | |
JPH0461388B2 (ja) | ||
JP2001117866A (ja) | 情報処理装置 | |
JPS61174851A (ja) | バス制御方式 | |
JP2000040054A (ja) | シリアルインターフェース | |
JPH05100994A (ja) | Dma転送動作確認方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030630 |