JPS6231289A - テレビジヨン表示方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 この発明はテレビジョン表示方式に関し、特に表示画像
のフィールド周波数を増してフリッカを減する様にされ
た１つまたはそれ以上のフィールド記憶装置を使用する
方式に関する。

〔発明の背景〕

テレビジョン表示方式におけるフィールドフリッカの知
覚限度はそのフリッカの周波数と表示輝　　度の関数で
ある。長年の間に比較的フィールド周波数の高い方式（
例えば６０　ＨｚのＮＴＳＣ方式）でもフリッカが認知
し得るほど、またそれより低いフィールド周波数の方式
（例えば５０　ＨｚのＰＡＬ方式）で明らかにそれか目
障シになるほど表示の輝度が向上して来た。この問題の
解法は例えば米国特許第４３２２７５０号明細書記載の
様に表示画像のフィールド周波数を２倍にし、線周波数
を２倍（または４倍）にすることである。この方式の一
例では、映像入力信号をフィールド記憶装置に記憶し、
その記憶された各フィールドを２回回復し即ち「読取」
って、入来映像信号の２倍の線周波数およびフィールド
周波数で走査される表示器に表示する。

上記米国特許の方式では、同期分離回路の出力からメモ
リ読取シおよび書込みクロック信号が引出される。場合
によってはそのメモリ読取りおよび書込みタロツク信号
を色副搬送波基準周波数の倍数に固定してクロミナンス
復調を簡単にすると共に表示画像の混色効果その他の無
用の現象の発生確率を極めて小さくするとよい。

〔従来技術の問題〕

しかしここで判る様に、フリッカ低減方式に「バースト
固定の」クロック信号を使用すると、映像入力信号が「
標準外の」形式の場合に表示画像に無用の可視現象を生
ずることがある。ここで「標準外」とは色副搬送波周波
数対水平線周波数比が規定の放送標準（例えばＮＴＳＣ
標準の２２７．５）に正確に一致しない映像信号をいう
。例えば、映像信号源がビデオディスクプレーヤ、ビデ
オカセットレコーダ、ビデオゲーム器その他の標準外の
ものの場合、バースト対線周波数比が著しく変ることが
あり、この結果、水平線期間当りの映像信号サンプル（
画素）の数が一般に９１０（４ｆｓｏ）書込みクロック
を仮定）とならない。換言すれば、１水平線周期に含ま
れる４ｆｓｏ、０７７周期。数が標準と異シ、この差が
１つの画素の端数部分を含むことがある。

各水平線画シのサンプル（画素）数の標準からの偏差は
、入来水平同期信号の位相に対するサンプリング信号の
クロック位相の先行を表しているため、処置が困難であ
る。この位相のずれすなわち位相スリップまたはスキュ
ーの効果は各フィールド走査を通じて水平タイミング誤
差が累積されることである。その上表示用に倍標準線周
波数（２Ｈ）偏向と共にコヒーレントな８Ｆｃ読取りク
ロックを用いたフリッカ低減方式では、その２Ｈ偏向に
対する８Ｆ８ｏ読取りクロックのずれがＩＨ入来映像信
号に対する４Ｆｓｏ（書込み）クロックのずれの２倍に
なる。この問題は仮定した条件に対してフィールド期間
を通じて１本の線の１２％（またはそれ以上の水平タイ
ミング誤差の累積を生ずるか、そのときの各線間の画素
全体に亘るタイミングの不連続を生ずることがある。そ
の可視効果は画像のスキューや端縁の凹凸その他の無用
の現象として見られる。

以上の点から、フリッカ低減プロセッサ（ＦＲＰ）で加
速する前に通常の時間ベース補正器（ＴＢＣ）で前処理
することが考えられる。ビデオテープレコーダ（ＶＴＲ
）で再生した信号に用いるに適する時間ベース補正器の
例が米国特許第４２４９１９８号と第４４４３８２１号
に記載されている。この前者では、非同期ＶＴＲから供
給されるデジタル映像信号はＴＢＣメモリ（１フイール
ド）に記憶され、その記憶位置並びに映像信号の記憶前
の遅延は入来映像同期信号成分と一定の基準信号（例え
ば自家同期信号）の間の位相差に応じて制御される。ま
た後者のＴＢＣは特にＶＴＲ再生信号の線内速度誤差を
補正することに向けられ、メモリに書込まれた映像信号
の各線の速度誤差を検知する速度誤差検知器を含んでい
る。ＴＢＣメモリの出力のサンプルレベル補償器がメモ
リから読取られた映像信号サンプル（画素）のレベルを
検知された速度誤差の関数として調節し、読出されたサ
ンプルのレベルが速度誤差のなければ読出されたとき持
っていた筈のレベルに等しくなるように変更される。

この様に通常の時間ベース補正技法を用いるとフリッカ
低減映像表示方式で生ずるタイミングの問題が解決しな
いことが判る。このフリッカ低減　　゛方式の問題は時
間ベース誤差以上のもの（例えばジッタ）を含み、標準
外信号の場合は各線描りの画素数が変ることがあり、こ
の変化が加速メモリの２回読取り逓増される。通常の時
間ベース補正器では各線が１回しか読取られず、書込み
と同じ周波数で読取られるため、上記の問題がない。簡
単に言えば、フリッカ低減表示方式では、フィールドメ
モリが２回読取られ、第２読取り動作の補正は第１読取
りサイクルに必要なより各線ごとに異なることがあって
、各読取り動作に画素期間の端数である映像信号の遅延
補償が必要なことがある。その上、補正がないままでは
、標準外信号による各線描りの画素数の変動によって生
ずる読取り誤差が前述のように累積する様になる。

〔発明の概要〕

この発明の原理はタロツク信号源から読取シおよび書込
みクロック信号を受けて所定の線周波数およびフィール
ド周波数の映像入力信号の少くとも１フイールドを記憶
すると共に、記憶信号を再生して所定フィールド周波数
のＮ倍のフィールド周波数と所定線周波数のＮ倍の線周
波数の映像出力信号を表示手段に供給する形式のフリッ
カ低減方式に有利に適用することができる。

この発明の第１の観点に従い、クロック源に映像入力信
号を印加して、クロック信号をその映像入力信号の色副
搬送波成分の周波数の整数倍に同期させる手段と、少く
とも書込みクロック信号と映像入力信号の水平同期成分
に応じて書込みクロックスキュー表示信号と読取りクロ
ックスキュー表示信号を生成する手段と、メモリ手段に
結合されて映像出力信号に両スキュー表示信号の差の関
数として有効遅延を与える遅延手段とが備えられている
。

この発明の１実施例では、映像入力信号が書込みクロッ
クスキュー表示信号に逆比例して遅延され、映像出力信
号が読取りスキュー表示信号に正比例して遅延される。

この発明の他の実施例では、書込みクロックスキュー表
示信号を映像入力信号と共にメモリに記憶する手段を備
え、そのメモリに記憶された書込みクロックスキュー表
示信号を回復して読取りクロックスキュー表示信号と組
合せ、映像出力信号の遅延を制御する。

〔推奨実施例の説明〕

第１図の受像機ではアンテナ入力端子１０が通常設計の
同調ＩＦ増幅映像検波ユニット１２を介してＡＤ変換器
１４の入力に結合されている。ユニット１２は端子１０
に印加されるＲＦ変調映像信号を処理してベースバンド
アナログ映像信号Ｓ１を生成し、これがＡＤ変換器１４
でデジタル形式に変換される。

ＲＦ倍信号（前に定義した様に）アンテナ、テープレコ
ーダ、ビデオゲーム、電算機その他の信号源から供給さ
れるものでよい。補助入力端子１６はベースバンド映像
信号出力を生成する信号源からアナログベースバンド映
像信号８１′を受けるためのものである。

デジタル映像信号Ｓ２は色分離、ルミナンスピーキング
、コントラスト制御、色相彩度制御等の種々の機能を果
す通常設計の映像信号処理ユニット１８に印加され、処
理された映像信号Ｓ３はバースト固定クロック２０、同
期分離器２２、フリッカ低減プロセッサ（ＦＲＰ）２４
（破線区画）に印加される。クロック２０は同期分離器
２２の供給する水平同期パルスＦＨでキーイングされて
映像信号Ｓ３の色副搬送波成分（バースト）の周波数の
８倍および４倍の固定周波数をそれぞれ持つ読取り（Ｐ
Ｒ）および書込み（ＦＷ）クロック信号を供給する位相
固定ループ（ＰＬＬ）を含む。ＮＴＳＣおよびＰＡＬ標
準の映像入力信号では４Ｆ３ｏの書込みクロック周波数
がそれぞれ約１４−１４−３ｌ８および１７．７３４■
ｈである。読取りクロック周波数は表示器の水平（線）
および垂直フィールド周波数が入来映像信号の線および
フィールド周波数の２倍であるこの発明のこの実施例で
は書込みクロック周波数の２倍である。

映像信号Ｓ３のフィールド周波数はフリッカ低減プロセ
ッサ２４で後述の加速メモリ５０により２倍される。簡
単にいえば、メモリ５０は各入来フィールドを記憶し、
あるフィールドを記憶しつつ前に記憶されたフィールド
を２回回復し、即ち「読取り」、これによって映像出力
信号のフィールド周波数を２倍にする。各入来フィール
ドの期間中に出力フィールドが２つ生成されるから、映
像出力信号の線周波数が２倍になる。各フィールドの線
の数も（例えば内挿で）２倍にする必要があれば、映像
出力信号の線周波数は４倍になる。

映像出力信号Ｓ４は通常のＤＡ変変換マリ９フ変換され
て表示器３０に印加される。水平垂直の各処理ユニット
３２、３４は同期分離器２２で生成された正規線周波数
（ＦＨ）およびフィールド周波数（ＦＶ）の同期信号の
周波数を２倍にして、この倍周波数信号２ＦＨ，２ＦＶ
を表示器３０に供給し、表示器の掃引を倍フィールド周
波数の映像出力信号Ｓ４に同期する。フリッカ低減プロ
セッサ２４ではフィールド反復することによりフィール
ド周波数が２倍にされているため、表示画像のフィール
ド当りの線数は不変である。従って表示画像の垂直水平
の解像度は変らないが、フィールドが２回も表示される
ためフリッカ周波数が２倍になる。ＦＡＬとＮＴＳＣの
標章信号では、フリッカ周波数がそれぞれ１００Ｈｚと
１２０Ｈｚに上昇するが、これらの周波数は人間の視覚
系の残像性を実質的に超えるため、表示画像はすべて実
用上無フリッカに見える。

前記米国特許第４３２２７５０号のフリッカ低減方式で
は，映像入力信号の同期成分から取出されたクロック信
号が加速メモリに供給されるため、そのメモリに記憶さ
れた各画素は同期信号と一定の水平関係を有し、装置は
同期信号に対するクロックの位相誤差（スキュー）を生
じない。しかし、第１図の装置はクロックがバーストに
固定されているため、クロックのスキュー誤差によく感
じる。

これは入力信号が加速メモリに入来同期信号に対するあ
る位相で記憶され、表示器の同期信号に対して異る位相
で表示されるためである。このスキュー誤差は補正しな
いと垂直端縁の凹凸、画素の不整合、各線間の画素全体
の不連続のような無用の可視効果を生むことになる。

この発明のこの実施例では、加速メモリ５０に映像入力
信号を記憶する前に書込みクロックのスキュー誤差を補
正し、記憶された各線を読取るときに読取りクロック信
号ＦＲのスキュー誤差を補正する。

フリッカ低減プロセラ今２４の加速メモリ５ｏは１対の
１フイールドメモリ５２、５４と入出力部５６Ａ、５６
Ｂをそれぞれ有する４極２位置スイッチを含み、図示の
スイッチ位置において入力部５６Ａは書込みクロック信
号ＦＷをメモリ５２に印加すると共に、映像入力信号を
遅延器６０を介してメモリ５２に供給して、映像入力信
号Ｓ３をメモリ５２に記憶すると共にその信号に遅延器
６０による遅延に比例した書込みスキュー補正を行う。

同時に、スイッチ部５６Ｂは読取りクロック（ＦＲ）を
フィールドメモリ５４に印加すると共に、メモリ５４の
出力を他の遅延器６２を介してＤＡ変変換マリ９フ２２ て、信号Ｓ４に遅延器６２による遅延に比例した読取り
スキュー補正を行う。この処理は信号Ｓ３の１フイ一ル
ド全部がメモリ５２に記憶され，メモリ５４に予め記憶
されていたフィールドが２回読取られるまで各線につい
て続けられる。次にスイッチ部５６Ａ、５６Ｂの位置が
反転されてこの処理が反復され、映像入力信号がメモリ
５４に記憶されると共に、前に記憶されたフィールドが
メモリ５２から読取られる。

遅延器６０により映像入力信号Ｓ３に与えられた遅延は
書込みクロックのスキュー値と反比例関係にあり、後述
のように水平プロセッサ３２で測定されてラッチ７０に
記憶される。逆比例関係はランチ７０に記憶されたスキ
ューデータワードを定数（この場合３２）から差引いて
その差を遅延器６０の制御のために供給する減算器７２
により得られる。定数３２は後述の様に書込みクロック
の１サイクルの周期に相当する。従って書込みクロック
のスキューが増大すると減算器７２の出力が低下し、そ
のスキューに比例して信号Ｓ３が時間的に前進する。

例えば、ある線の始めの書込みクロックスキューがＶ４
画素であれば、遅延器６０の遅延はその初期値からし４
画素だけ減少し、このため加速メモリ５０に記憶された
信号Ｓ３の線が「脱スキュー」　　−され、即ち水平同
期信号に対して本質的に零スキューで記憶される。従っ
て記憶された線はすべて映像入力信号に対するスキュー
が本質的にない。

書込みスキュー情報は前の書込みクロックパルスの前縁
と後の映像入力信号Ｓ３（第３図の波形Ｂ，Ｃ）の水平
同期成分の中心との間の時間を表わす５ビツトワードか
ら成る。この時間差は書込みクロックの１サイクル期間
の端数で表わされる。

従って５ビツトのスキュー表示はスキュー誤差を１書込
みクロック周期の３０秒で表わすことになる。

これは第３図に示すように、波形Ａが信号Ｓ３の水平線
期間、波形Ｂが信号Ｓ３の水平同期成分、波形Ｃが４Ｆ
ｓｃの書込みクロック信号ＦＷ　（尺度不順）を表わす
。書込みクロックＣの正遷移（上向き矢印）と信号Ｓ３
の水平同期信号の中心との間の時間はフリッカ低減プロ
セッサで２つの目的に用いられるため図中「１次スキュ
ー」と示されている。この１次スキューは第１に書込み
クロックのスキューの直接測定値で、すべての書込みク
ロックスキュー補正に用いられる。映像入力信号Ｓ３の
各線が加速メモリ５０に記憶されるとき、ラッチ７０に
記憶された「１次」スキューの値だけ時間的に進められ
、この様にして記憶された各線は信号Ｓ３の水平同期信
号と一定の時間関係を有する。

「１次」スキューの第２の機能は遅延器６２による読取
りクロックのスキュー補正の根拠を与えることである。

前述のように、遅延器６０は単に映像入力信号を書込み
クロックのスキューに対してのみ「脱スキュー」するが
、標準外信号を受けるときは読取りクロック信号ＦＲも
また表示器３０の傍線周波数水平偏向に対してスキュー
しているため、この読取りクロックのスキューを何等か
の手段で測定する必要がある。これは例えば読取りクロ
ックのスキューを表示器３０に印加される傍線周波数の
水平同期信号２　ＦＨに対して直接測定することにより
行うことができるが、第１図のこの発明の実施例では、
読取りクロックのスキューが直接測定されず、後述の様
に書込みタロツクのスキューから引出される。

評言すれば、プロセッサ３２で生成される「１次」スキ
ュー信号は前述のように書込みタロツクのスキューを表
わす。読取りクロックは書込みクロックの周波数の２倍
で動作するから、傍線周波数　　□偏向に対する読取り
クロックのスキューは書込みクロックのスキューと予測
可能の関係を有する。

即ち、書込みサイクルの始めに加速メモリ５０から回復
される各線の読取りスキューは書込みスキュー即ち「１
次」スキューの値の２倍に等しい。これは読取りクロッ
ク周期が書込みクロック周期の正しくし２であるためで
ある。この様にして書込み動作の前半（例えば第３図の
線Ｍ、Ｍ＋２）中に読取られる各線の読取９スキユー誤
差の表わすため所定値の書込みスキュー誤差を２倍する
ことを要するだけである。

前述の様に、メモリ５０は書込みと同様に速やかに２回
読取られる。すべての読取りスキュー誤差の補正に書込
みスキューまたは「１次」スキューの測定値を用いると
、１本おきの各線（第３図Ｍ＋１、Ｍ＋３）が累積スキ
ューの１本の線の価値に置換されて表示画像に凹凸端縁
効果を生ずる。

この問題は書込みクロックのスキューを傍線周波数の偏
向（こ対して推定し、その推定値を２倍して各書込み動
作の中心で始まる表示線（例えばＭ＋１、Ｍ＋３等）に
対スる読取りクロックスキューに達することにより解消
する。

読取りクロックのスキューの推定はプロセッサ３２内の
演算回路で行われるが、これを以後「２次」スキューと
呼ぶ。この計算はプロセッサ３２で入来水平同期パルス
の周期を測定し、それを２で割って２ＦＨ偏向パルスの
周期を求め、それを書込みクロックのスキューに加える
ことにより行われる。

この和の端数部はある書込み動作の後半中にメモリ５０
から読取られるすべての線において２　ＦＨ偏向に対す
る読取りクロックのスキューを表わす。

この「２次」スキューデータは１次スキューデータと交
互にラッチ８０に記憶され、読取りスキューに比例して
遅延器６２の遅延を制御する。１次スキューは線Ｍ％Ｍ
＋２等の間ラッチ８０に記憶されるが、２次スキューは
線Ｍ＋ｌ、Ｍ＋３等の間記憶　。

される。

１次および２次スキュー値は何れも読取りクロックでな
く書込みクロックの測定により求められるため、遅延器
６２が映像出力信号に与える遅延を決めるときは２倍す
る必要がある。これは読取りスキューラッチの出力を遅
延ユニット６２に供給する乗算器８２によって行われる
。

プロセッサ３２の供給する１次および２次スキューデー
タは直接プロセッサ２４に供給してラッチ７０．８０に
記憶することもできるが、これを並列形式で行うと多数
の導線が必要である。水平プロセッサ３２は１次および
２次スキューデータを時分割多重化方式で１本の導線に
よりフリツ力低減プロセッサ２４に送ることによってこ
の問題を解消している。

このデータフォーマットを第３図に波形Ｄ（尺度不順）
で示す。ここで線Ｍ％Ｍ＋２等の１次スキューデータは
２クロツクサイクルに亘る低レベルの信号波形で表わさ
れ、この識別用「前提」の次に１次スキューデータを表
わす５ビツトワードが続く。２次スキューデータは線Ｍ
＋１、Ｍ＋３等の始めに送られるが、その前に１クロツ
クサイクルの前提があってそれが２次（計算された）ス
キュー情報であることを表わしている。このスキューデ
ータのタイミングは映像入力信号Ｓ３の水平同期成分骨
す→→の中心以前の前の書取りクロッｌクパルスの前縁
で生ずる「前提」パルスの負遷移によって与えられる。

スキューデータは直入並用（ｓｒｐｏ）レジスタ９０、
パルス幅検知器９２および２人カオアゲート９４ツチの
入力に供給する。パルス幅検知器９２はそのデータの前
提をＰ（１次）かＳ（２次）として識別する。検知器９
２のＰ出力は書込みラッチ７０のクロック入力に直接印
加され、読取りランチ８０のクロック入力にはＰ、８両
出力がオアゲート９４を介・して印加される。従って、
第３図の波形Ｅで示すように、１次スキューデータは加
速メモリ５０に書込まれている各線の始めに書込みラッ
チ７０に記憶され、波形Ｆで示すように読取シラッチ８
０には１次、２次のスキューデータが交互に記憶される
。

１次スキューデータは各書込み動作の前半中に読取られ
るすべての線（Ｍ、Ｍ＋２等）の出力信号ノスキュー補
正に用いられ、２次スキューデータは各書込み動作の後
半中に読取られるすべての線（Ｍ＋１、Ｍ＋３等）に対
して用いられる。多重化スキューデータに伴うタイミン
グ用端縁を用いてメモリ５０用の読取シアドレス計数器
（図示せず）をリセットし、各線に対する読取シ動作を
開始することもできる。

第１図の方式を実施するときは、前述のように映像入力
信号Ｓ３と映像出力信号Ｓ４の双方にクロック周期の端
数の遅延を与える必要があるが、このためには遅延器６
０．６２を例えば第６図に示すように２点線形内挿器に
よって構成すればよい。

遅延すべき映像信号（Ｓ３またはＳ４　）は乗算器６０
０を介して加算器６０２の一方の入力に印加されると共
に、別の乗算器６０４と遅延ラッチ６０６の縦続接続を
介して加算器６０２の他方の入力に印加される。ラッチ
６０６は１クロック周期の遅延（例えば信号Ｓ３の場合
７０ナノ秒、信号Ｓ４の場合３５ナノ秒）を生ずる。乗
算器の係数（Ｋ、１−Ｋ）はＲＯＭ　６０８から供給さ
れ、ＲＯＭ　６０８は乗算器６０４の利得を（ラッチ７
０または８０からの）スキューデータに正比例（Ｋ）し
て変えると共に、乗算器６００の利得をスキューデータ
と逆に（１−Ｋ　）変え、加算器６０２で加算される遅
延信号と未遅延信号ノ比がスキューデータの値により制
御されるようになっている。例えば、スキューデータが
零のときＫの値は零で、入力信号は遅延なしで乗算器６
００と加算器６０２を通って出力される。Ｋが増大する
とより多くの遅延信号とより少い未遅延信号が加算され
るため出力信号の遅延が増大する。

限界（Ｋ＝１）では、入力信号のすべてが遅延ラッチ６
０６を介して出力に送られるため、信号はクロック周期
の１周期分遅延する。

上述の内挿器により映像信号を遅延させるときは、信号
が必然的に内挿誤差を蒙る。第１図の方式では、書込み
クロックのスキュー誤差を補正するため加速メモリ５０
に記憶させる前に遅延させ、読取りクロックのスキュー
誤差を補正するためメモリから回復するとき再び遅延さ
せる。この遅延を内挿器によって与えると、内挿誤差が
累積されるが、この問題は第２図°の方式においてメモ
リ５０で映像信号を加速した後すべての遅延をクロック
のスキュー補正に与えることにより解消される。

簡単にいうと第２図では、書込みクロックのスキュー信
号は映像信号Ｓ３と共に加速メモリに記憶され、定数を
加算したシ書込みクロックスキューを差引いたシする演
算動作はスキューデータがメモリから読取られたとき加
速後行われる。これによって書込みクロックと読取りク
ロックのスキューデータを組合せて遅延器６２を制御し
、映像信号の加速前の内挿の必要をなくして内挿誤差を
うまく減することができる。

評言すれば、ラッチ７０．８０が前述の様に読取りと書
込みのクロックのスキューデータを記憶するが、その書
込みクロックのスキューデータは加速メモリ５０に記憶
するため多重化スイッチ７４により映像入力信号Ｓ３と
組合される。スイッチ７４は線周波数ＦＨで動作して書
込みスキューデータをその映像信号Ｓ３の水平ブランキ
ング期間に挿入する。スキューデータを加速メモリ５０
に記憶するこの方法は、ブランキング期間中映像データ
がスキューデータで置換されるため記憶位置を追加する
必要がないという利点がある。代りに、書込みスキュー
データを直接メモリ５０の特別にそれに割当てられた位
置番こ記憶して多重化スイッチを省略してもよいが、メ
モリの容量は少しく例えば各線に付５ビット）増す必要
がある。

この書込みスキューデータは別の多重化スイッチ７６に
よりメモリ５０から回復され、映像出力信号　　−８４
と分離されて別の書込みスキューラッチ７８に記憶され
る。書込みスキューデータを前述の様に映像信号の水平
ブランキング期間に挿入せずに直接メモリ５０に記憶す
ると、スイッチ７６も省略できる。ラッチ８０に記憶さ
れた読取りスキューデータは乗算器８２で２倍されて加
算器７７で定数「３２」に加えられる。前述の様に、読
取シスキューは読取りクロックの２倍の周期の書込みク
ロックに基いてプロセッサ３２で計算されるため２倍に
なる。定数ｒ３２Ｊは１クロック周期の時間を表わし、
これを加えるのは遅延補正値が常に正の数になる様にす
るためである。ランチ７８に記憶された書込みスキュー
データは減算器７９によって加算器７７の出力から差引
かれ、得られた差信号は遅延器６２に印加されて読取り
クロックと書込みクロックの各スキュー誤差を同時に補
正する。従ってこの遅延補正を数式で表わすと、Ｘ＋２
ＳＲ−８Ｗに等しい。

ここでＳＲは読取りクロックのスキュー、ＳＷは書込み
クロックのスキュー、Ｘは「負」の遅延を防ぐために用
いる定数である。この補正は数学的に第１図の実施例と
同じであるが、第２図の実施例の内挿誤差は遅延器６０
の省略によりし２に減じられている。

第４図は水平プロセッサ３２の詳細ブロック図である。

破線で囲んだ主要素子は（１）１次スキューと映像入力
信号の水平同期成分の周期とを測定する位相固定ループ
４０２と、（２）その１次スキューと映像入力信号の周
期から１次スキューを計算し、このスキュー（およびタ
イミング）データを多重化してフリッカ低減プロセッサ
２４に供給するスキュータイミングプロセッサ４０４と
、（３）傍線周期偏向パルス（２ＦＨ）を発生して表示
器３０で表示する位相補正ループ４０６とを含んでいる
。これらの素子を含む集積回路はアイ・ティ・ティ・イ
ンターメタ／ｌ／　（ＩＴＴ　　Ｉｎｔｅｒｍｅｔａｌ
ｌ　）のデータ集「デジツ。

ト２０００　ＮＴＳＣ２重走査ｖＬＳＩデジタルテレビ
ジョン方式（Ｄｉｇｉｔ　２０００　ＮＴ　Ｓ　ＣＤｏ
ｕｂｌｅ−８ｃａｎＶ　Ｌ　Ｓ　Ｉ　Ｄｉｇｉｔａｌ　
ＴＶ　Ｓｙｓｔｅｍ　）　４１９８５年５月版第４７〜
７２頁記載のＤＰＵ２５３２型偏向プロセッサユニット
である。

位相ロックループ４０２（破線区画）は４　Ｆ、。の書
込みクロック信号ＦＷによυクロッキングされ、計数値
が映像入力信号Ｓ３の水平同期成分ＦＨの周期Ｔに等し
いとき比較器４１２によってリセットされる計数器４１
０を含んでいる。信号Ｓ３の周期は次の様に累算器４１
４と加算器４１６によって決まる。分離器２２からの同
期信号ＦＨは濾波器４１８により低域濾波されて累算器
４１４に印加され、ここでパルスＦＨの中心と計数器４
１０の出力に結合された復号器４２０から供給される親
同期パルスＭＳの発生時点との間の時間差が測定される
。この時間差（即ち誤差）信号は書込みクロックのサイ
クル（およびその端数）で誤差を表わす様に調整されて
おり、濾波器４１９で低域濾波された後加算器４１６で
ＮＴＳＣ標準信号の１水平線中の４Ｆｓｃ書込みクロッ
ク周期数に等しい数９１０に加算される。

この様にして加算器４１６で生成された周期表示信号Ｔ
は比較器４１２の閾値を制御して計数器４１０を映像入
力信号の水平同期成分に固定する。

標準外信号の受信時には、計数器４１０の周期に書込み
クロック信号のスキューに等しい量だけ誤差を生じる。

これは計数器４１０が書込みクロック信号の整数サイク
ルだけを計数し、同期パルスＦＨの周期が１クロツクサ
イクルの端数を含むためである。親同期パルスＭＳは計
数器４１０の計数値を復号することにより発生されるか
ら、書込みクロックの整数サイクルでのみ生じ、従って
書込みクロックスキューの量だけ誤差を生じる。累算器
４１４の出力もパルスＭＳで同期されるためスキュー誤
差を含む。位相ロックループ４０２の残シの成分は書込
みクロックのスキューを検知して周期信号Ｔのスキュー
誤差を補正する作用をする。

スキュー誤差はラッチ４２２と加算器４２４で検知され
る。前述の様に、スキューは第３図に示す様にクロック
信号とクロックサイクルの端数で表ワされる同期信号と
の時間差である。周期表示信号Ｔが正確に映像入力信号
の線周期を示すものとし、その信号Ｔの端数部分が零で
なければ、スキューには線間変化が生じる。例えば、信
号ＦＨの周期が正確に９１０，１クロツクサイクルであ
れば、書込みクロックＦＷは同期信号ＦＨに対して各線
ごとに正しく０．１クロツクサイクルの割合で先行する
。従ってスキューが線１の始めに零であれば、線２の始
めに０．１、線３の始めに０．２となる。スキューデー
タは前の線のスキュー（ラッチ４２２に記憶されている
）を周期信号Ｔに加算する加算器４２４によって発生さ
れる。次にこの和の端数部分はスキューデータの累算器
として働らくラッチ４２２に記憶され、整数部分は比較
器４１２に印加されて計数器４１０の周期を調節する。

スキューの検知は周期表示信号Ｔが映像入力信号の周期
を表わすという仮定に基いているが、以上の説明から、
累算器４１４の出力は整数クロックサイクルでのみ発生
し得るパルスＭＳで調時されるためスキュー誤差を含ん
でいる。この誤差はラッチ４２２からの検知スキューデ
ータを累算器４１４の出力から差引く減算器４２６によ
り信号Ｔから除去される。

累算器４１４は装置のクロック（ＦＷ）の解像度より高
い精度で位相測定を行うが、例えば米国特許第４４７１
２９９号記載のように構成することができる。

第５図はその測定の仕方を簡単に示すもので、波形Ａは
パルスＦＨを時間の関数として示す。累算器４１４は本
質的にパルスＦＨのパルスＭＳ（波形Ｂ）より前の面積
（面積１）と後の面積（面積２）を測定する。これはま
ず累算器の計数値を零にセットシ、パルスＭＳより前の
各クロックサイクル（垂直の短線）ごとにパルスＦＨの
大きさに比例して計数値を逓減し、パルスＭＳより後の
各クロックサイクルごとにパルスＦＨの大きさに比例し
て計数値を逓増することにより行えばよい。パルスＭＳ
が正しくパルスＦＨの中心と（図示のように）一致して
おれば１面積工、２は等しく、累算器の出力は零になる
が、パルスＭＳがパルスＦＨの中心より前に来ればその
面積は（Ｃ，Ｄで示すように）異り、累算器の出力は交
差斜線部の面積に比例する。この面積はパルスＭＳと水
平同期パルスＦＨの真の中心との時間差を表わす。この
累算器の出力を書込みクロックサイクル（およびその端
数）で結果を表わすように調整することもできる。

スキュータイミングプロセッサ４０４は１次スキューデ
ータから２時スキューデータを引出す演算回路とそのス
キューデータを第３図の波形りで示すフォーマットでフ
リッカ低減プロセッサに伝送する多重化回路を含んでい
る。２次スキューデータＳは加算器４３０により生成さ
れる。加算器４３０゛はラッテ４２２で生成された１次
スキューデータまたは書込みスキューデータＰを周期信
号Ｔを２で割る除算器４３２の出力に加算する。この半
周期（′ｒ／り信号と書込みクロックまたは１次スキュ
ーＰの和の端数は線Ｍ＋１、Ｍ＋３等（第３図）に対ス
る読取りクロックのスキュー（２次スキューＳ）である
。

加算器４３０から供給される和信号の整数部分は次のよ
うに傍線周波数（２Ｈ）タイミングパルスの発生に用い
られる。計数器４１０の生成するランプ信号は零からあ
る最大値（例えばＮＴＳＣ標準信号の場合９１０、標準
外信骨の場合９１０の数カウント以内）まで変る。減算
器４３４はこの計数信号を（「遅延制御データ」と呼ぶ
）定数から差引いてその遅延制御信号の値で決まる正の
値で始まり零を通って負のピーク値に至る（図示のよう
な）反転ランプ信号を生成する。この零交差点はデジタ
ル方式では容易に検知され、遅延制御信号を変化させる
ことにより、その時点を前後させることができる。この
減算器４３４により生成されるランプ信号の零を検知す
ることによυ線周波数のタイミングパルス（ＩＨ）が生
成され、そのランプ信号を半周期（Ｔ／２）だけずらせ
て零を検知することにより傍線周波数（２Ｈ）のタイミ
ングパルスが生成される。（このずれは加算器４３６に
より与えられ、検知は零検知器４２２によって行われる
。）これにより、例えば加速映像信号Ｓ４が蒙ることの
ある遅延を処理するため表示器の掃引を補正するような
目的で遅延制御信号を変化するとき、線周波数（ＩＨ）
の各パルス位置のあらゆる変化が確実に傍線周波数（２
Ｈ）のパルスにより追跡されるようになる。

スキューデータは零検知器４４２の生成するパルスによ
って調時される並入百出（ＰＩＳＯ）レジスタ４４０に
より直列形式（第３図波形Ｄ）に変換される。線周波数
動作スイッチ４４４はＩＨと２Ｈのランプ信号をそれぞ
れ減算器４３４および加算器４３６から交互に検知器４
４２に印加すると共に、１次（Ｐ）および２次（Ｓ）ス
キューデータをそれぞれラッチ４２２および加算器４３
０から交互にＰＩＳＯ４４０に供給する。検知器４４２
はその受けるＩＨまたは２Ｈのランプ信号が零に等しい
ときＰＩＳＯ４４０をトリガしてＰまたはＳのスキュー
データを７リツカ低減プロセツサ２４に伝送する。スイ
ッチ　　“４４４は位相補正ループ４０６で生成された
傍線周波数（２Ｈ）の偏向パルスを２で割るフリップフ
ロップ４４６で制御される。この様にして第３図に波形
り、Ｅ％Ｆで示すように、１次および２次スキュー信号
が多重化されてフリッカ低減プロセッサ２４に供給され
、前述のように処理される。

位相補正ループ４０６は減算器４３４のランプ信号とス
イッチ４４４のタイミング信号およびスキュー信号を受
けて、表示器３０の傍線周波数偏向信号（２ＦＨ）を発
生する。減算器４３４のランプ出力信号は復号器４５０
で検知されて遅延線周波数（ＩＨ）親同期パルス（ＭＳ
’　）を生成する。傍線周波数の同期パルス２ＦＨは偏
向駆動器４５４で生成され（変換器４５６でデジタル化
され）だフライバックパルスＦＢをパルスＭＳ’と比較
する位相検知器４５２によって生成される。親同期パル
スＭＳ／はクロックの端縁で生じるため、位相検知器４
５２の出力に出するスキュー誤差を含む。この誤差はそ
の出力からプロセッサ４０４のスキューデータを差引く
減算器４５３で除去される。検知器４５２の生成する（
減算器４５３の出力の）誤差信号は濾波器４５８で低域
濾波され、加算器４６０でスイッチ４４４からのタイミ
ングおよびスキュー信号に加算される。得られた和信号
の整数部分は検知器４６２により零検知されて傍線周波
数パルス２ＦＨを生成し、これをその和信号の端数部分
で制御される遅延器４６４を介して偏向駆動器に印加し
て偏向パルス（２ＦＨ）中のクロックスキュー誤差を補
正する。実際にはメモリ読取シおよび書込み動作を補正
するために用いられる同じ１次および第２スキユー信号
は偏向駆動器に印加され、表示の掃引をメモリスキュー
誤差と同様に確実に補正する。従って、フリッカ低域プ
ロセッサ２４で補正されるスキュー誤差は偏向スキュー
誤差によって再導入されない。

第１図および第２図の加速メモリ５０を第７図のように
改変してメモリの記憶条件を低減することもできる。即
ち、２つの１フイールドメモリ５２．５４を入力および
出力緩衝器７０４．７０６を備えた１つの１フイールド
メモ！Ｊ（ＲＡＭ）７０２で置換することができる。動
作時には、緩衝器７０４がブイールドＲＡＭに記憶され
る映像入力信号の各線を時間圧縮して各書込みサイクル
間にＲＡＭからデ−夕を読取り得る様にする。ＲＡ　Ｍ
　７０２に記憶された各線は２本またはそれ以上の群と
して一時に読取られ、次に直列形式で読取るため出力緩
衝器７０６に記憶される。このメモリ構成によると同時
物取りおよび書込み動作が等価になって、第７図の読取
りおよび書込みのタイミング図に示すように、その線の
半分が記憶されると直ちにフィールドの読取りを開始し
得るようになる。

【図面の簡単な説明】

第１図および第２図はこの発明を実施したテレビジョン
受像機のブロック図、第３図は第１図および第２図の受
像機に関係するタイミング図、第４図は第１図および第
２図の受像機に適するスキュー測定装置の詳細ブロック
図、第５図は第４図の装置に関係するタイミング図、第
６図は第１図および第２図の受像機に適する遅延装置の
ブロック図、第７図は第１図および第２図の受像機に適
する代替加速メモリ構体のブロック図である。 工８・・・映像信号源、２ｏ・・・クロック信号源、３
゜・・・遅延装置、３２・・・スキュー発生手段、５ｏ
・・・記憶手段、６０．６２．７０．７２．８０．８２
・・・有効遅延印加手段。

Claims (1)

【特許請求の範囲】
1. （１）与えられた線周波数とフィールド周波数の映像入
   力信号を供給する映像信号源と、 上記映像入力信号の色副搬送波成分の周波数の整数倍に
   同期された読取りおよび書込みクロック信号を供給する
   クロック信号源と、 上記各信号源に結合されて上記映像入力信号の少くとも
   １つのフィールドを記憶すると共に、Ｎを１より大きい
   整数としたとき、フィールド周波数が上記与えられたフ
   ィールド周波数のＮ倍で線周波数が上記与えられた線周
   波数の少くともＮ倍の映像出力信号を表示装置に供給す
   る記憶手段と、少くとも上記読取りクロック信号と上記
   映像入力信号の線同期成分に応じて、上記記憶手段に記
   憶された各線に対する書込みクロックスキュー表示信号
   と、上記記憶手段の信号から回復された各線に対する読
   取りクロックスキュー表示信号を供給するスキュー発生
   手段と、 上記記憶手段に結合されて上記映像出力信号の各線に上
   記スキュー表示信号間の差の関数として有効遅延を与え
   る手段とを含むテレビジョン表示方式。