JPS6231289A - テレビジヨン表示方式 - Google Patents
テレビジヨン表示方式Info
- Publication number
- JPS6231289A JPS6231289A JP61181211A JP18121186A JPS6231289A JP S6231289 A JPS6231289 A JP S6231289A JP 61181211 A JP61181211 A JP 61181211A JP 18121186 A JP18121186 A JP 18121186A JP S6231289 A JPS6231289 A JP S6231289A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- skew
- clock
- line
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
- H04N7/0132—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the field or frame frequency of the incoming video signal being multiplied by a positive integer, e.g. for flicker reduction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/89—Time-base error compensation
- H04N9/896—Time-base error compensation using a digital memory with independent write-in and read-out clock generators
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S348/00—Television
- Y10S348/91—Flicker reduction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
この発明はテレビジョン表示方式に関し、特に表示画像
のフィールド周波数を増してフリッカを減する様にされ
た1つまたはそれ以上のフィールド記憶装置を使用する
方式に関する。
のフィールド周波数を増してフリッカを減する様にされ
た1つまたはそれ以上のフィールド記憶装置を使用する
方式に関する。
テレビジョン表示方式におけるフィールドフリッカの知
覚限度はそのフリッカの周波数と表示輝 度の関数で
ある。長年の間に比較的フィールド周波数の高い方式(
例えば60 HzのNTSC方式)でもフリッカが認知
し得るほど、またそれより低いフィールド周波数の方式
(例えば50 HzのPAL方式)で明らかにそれか目
障シになるほど表示の輝度が向上して来た。この問題の
解法は例えば米国特許第4322750号明細書記載の
様に表示画像のフィールド周波数を2倍にし、線周波数
を2倍(または4倍)にすることである。この方式の一
例では、映像入力信号をフィールド記憶装置に記憶し、
その記憶された各フィールドを2回回復し即ち「読取」
って、入来映像信号の2倍の線周波数およびフィールド
周波数で走査される表示器に表示する。
覚限度はそのフリッカの周波数と表示輝 度の関数で
ある。長年の間に比較的フィールド周波数の高い方式(
例えば60 HzのNTSC方式)でもフリッカが認知
し得るほど、またそれより低いフィールド周波数の方式
(例えば50 HzのPAL方式)で明らかにそれか目
障シになるほど表示の輝度が向上して来た。この問題の
解法は例えば米国特許第4322750号明細書記載の
様に表示画像のフィールド周波数を2倍にし、線周波数
を2倍(または4倍)にすることである。この方式の一
例では、映像入力信号をフィールド記憶装置に記憶し、
その記憶された各フィールドを2回回復し即ち「読取」
って、入来映像信号の2倍の線周波数およびフィールド
周波数で走査される表示器に表示する。
上記米国特許の方式では、同期分離回路の出力からメモ
リ読取シおよび書込みクロック信号が引出される。場合
によってはそのメモリ読取りおよび書込みタロツク信号
を色副搬送波基準周波数の倍数に固定してクロミナンス
復調を簡単にすると共に表示画像の混色効果その他の無
用の現象の発生確率を極めて小さくするとよい。
リ読取シおよび書込みクロック信号が引出される。場合
によってはそのメモリ読取りおよび書込みタロツク信号
を色副搬送波基準周波数の倍数に固定してクロミナンス
復調を簡単にすると共に表示画像の混色効果その他の無
用の現象の発生確率を極めて小さくするとよい。
しかしここで判る様に、フリッカ低減方式に「バースト
固定の」クロック信号を使用すると、映像入力信号が「
標準外の」形式の場合に表示画像に無用の可視現象を生
ずることがある。ここで「標準外」とは色副搬送波周波
数対水平線周波数比が規定の放送標準(例えばNTSC
標準の227.5)に正確に一致しない映像信号をいう
。例えば、映像信号源がビデオディスクプレーヤ、ビデ
オカセットレコーダ、ビデオゲーム器その他の標準外の
ものの場合、バースト対線周波数比が著しく変ることが
あり、この結果、水平線期間当りの映像信号サンプル(
画素)の数が一般に910(4fso)書込みクロック
を仮定)とならない。換言すれば、1水平線周期に含ま
れる4fso、077周期。数が標準と異シ、この差が
1つの画素の端数部分を含むことがある。
固定の」クロック信号を使用すると、映像入力信号が「
標準外の」形式の場合に表示画像に無用の可視現象を生
ずることがある。ここで「標準外」とは色副搬送波周波
数対水平線周波数比が規定の放送標準(例えばNTSC
標準の227.5)に正確に一致しない映像信号をいう
。例えば、映像信号源がビデオディスクプレーヤ、ビデ
オカセットレコーダ、ビデオゲーム器その他の標準外の
ものの場合、バースト対線周波数比が著しく変ることが
あり、この結果、水平線期間当りの映像信号サンプル(
画素)の数が一般に910(4fso)書込みクロック
を仮定)とならない。換言すれば、1水平線周期に含ま
れる4fso、077周期。数が標準と異シ、この差が
1つの画素の端数部分を含むことがある。
各水平線画シのサンプル(画素)数の標準からの偏差は
、入来水平同期信号の位相に対するサンプリング信号の
クロック位相の先行を表しているため、処置が困難であ
る。この位相のずれすなわち位相スリップまたはスキュ
ーの効果は各フィールド走査を通じて水平タイミング誤
差が累積されることである。その上表示用に倍標準線周
波数(2H)偏向と共にコヒーレントな8Fc読取りク
ロックを用いたフリッカ低減方式では、その2H偏向に
対する8F8o読取りクロックのずれがIH入来映像信
号に対する4Fso(書込み)クロックのずれの2倍に
なる。この問題は仮定した条件に対してフィールド期間
を通じて1本の線の12%(またはそれ以上の水平タイ
ミング誤差の累積を生ずるか、そのときの各線間の画素
全体に亘るタイミングの不連続を生ずることがある。そ
の可視効果は画像のスキューや端縁の凹凸その他の無用
の現象として見られる。
、入来水平同期信号の位相に対するサンプリング信号の
クロック位相の先行を表しているため、処置が困難であ
る。この位相のずれすなわち位相スリップまたはスキュ
ーの効果は各フィールド走査を通じて水平タイミング誤
差が累積されることである。その上表示用に倍標準線周
波数(2H)偏向と共にコヒーレントな8Fc読取りク
ロックを用いたフリッカ低減方式では、その2H偏向に
対する8F8o読取りクロックのずれがIH入来映像信
号に対する4Fso(書込み)クロックのずれの2倍に
なる。この問題は仮定した条件に対してフィールド期間
を通じて1本の線の12%(またはそれ以上の水平タイ
ミング誤差の累積を生ずるか、そのときの各線間の画素
全体に亘るタイミングの不連続を生ずることがある。そ
の可視効果は画像のスキューや端縁の凹凸その他の無用
の現象として見られる。
以上の点から、フリッカ低減プロセッサ(FRP)で加
速する前に通常の時間ベース補正器(TBC)で前処理
することが考えられる。ビデオテープレコーダ(VTR
)で再生した信号に用いるに適する時間ベース補正器の
例が米国特許第4249198号と第4443821号
に記載されている。この前者では、非同期VTRから供
給されるデジタル映像信号はTBCメモリ(1フイール
ド)に記憶され、その記憶位置並びに映像信号の記憶前
の遅延は入来映像同期信号成分と一定の基準信号(例え
ば自家同期信号)の間の位相差に応じて制御される。ま
た後者のTBCは特にVTR再生信号の線内速度誤差を
補正することに向けられ、メモリに書込まれた映像信号
の各線の速度誤差を検知する速度誤差検知器を含んでい
る。TBCメモリの出力のサンプルレベル補償器がメモ
リから読取られた映像信号サンプル(画素)のレベルを
検知された速度誤差の関数として調節し、読出されたサ
ンプルのレベルが速度誤差のなければ読出されたとき持
っていた筈のレベルに等しくなるように変更される。
速する前に通常の時間ベース補正器(TBC)で前処理
することが考えられる。ビデオテープレコーダ(VTR
)で再生した信号に用いるに適する時間ベース補正器の
例が米国特許第4249198号と第4443821号
に記載されている。この前者では、非同期VTRから供
給されるデジタル映像信号はTBCメモリ(1フイール
ド)に記憶され、その記憶位置並びに映像信号の記憶前
の遅延は入来映像同期信号成分と一定の基準信号(例え
ば自家同期信号)の間の位相差に応じて制御される。ま
た後者のTBCは特にVTR再生信号の線内速度誤差を
補正することに向けられ、メモリに書込まれた映像信号
の各線の速度誤差を検知する速度誤差検知器を含んでい
る。TBCメモリの出力のサンプルレベル補償器がメモ
リから読取られた映像信号サンプル(画素)のレベルを
検知された速度誤差の関数として調節し、読出されたサ
ンプルのレベルが速度誤差のなければ読出されたとき持
っていた筈のレベルに等しくなるように変更される。
この様に通常の時間ベース補正技法を用いるとフリッカ
低減映像表示方式で生ずるタイミングの問題が解決しな
いことが判る。このフリッカ低減 ゛方式の問題は時
間ベース誤差以上のもの(例えばジッタ)を含み、標準
外信号の場合は各線描りの画素数が変ることがあり、こ
の変化が加速メモリの2回読取り逓増される。通常の時
間ベース補正器では各線が1回しか読取られず、書込み
と同じ周波数で読取られるため、上記の問題がない。簡
単に言えば、フリッカ低減表示方式では、フィールドメ
モリが2回読取られ、第2読取り動作の補正は第1読取
りサイクルに必要なより各線ごとに異なることがあって
、各読取り動作に画素期間の端数である映像信号の遅延
補償が必要なことがある。その上、補正がないままでは
、標準外信号による各線描りの画素数の変動によって生
ずる読取り誤差が前述のように累積する様になる。
低減映像表示方式で生ずるタイミングの問題が解決しな
いことが判る。このフリッカ低減 ゛方式の問題は時
間ベース誤差以上のもの(例えばジッタ)を含み、標準
外信号の場合は各線描りの画素数が変ることがあり、こ
の変化が加速メモリの2回読取り逓増される。通常の時
間ベース補正器では各線が1回しか読取られず、書込み
と同じ周波数で読取られるため、上記の問題がない。簡
単に言えば、フリッカ低減表示方式では、フィールドメ
モリが2回読取られ、第2読取り動作の補正は第1読取
りサイクルに必要なより各線ごとに異なることがあって
、各読取り動作に画素期間の端数である映像信号の遅延
補償が必要なことがある。その上、補正がないままでは
、標準外信号による各線描りの画素数の変動によって生
ずる読取り誤差が前述のように累積する様になる。
この発明の原理はタロツク信号源から読取シおよび書込
みクロック信号を受けて所定の線周波数およびフィール
ド周波数の映像入力信号の少くとも1フイールドを記憶
すると共に、記憶信号を再生して所定フィールド周波数
のN倍のフィールド周波数と所定線周波数のN倍の線周
波数の映像出力信号を表示手段に供給する形式のフリッ
カ低減方式に有利に適用することができる。
みクロック信号を受けて所定の線周波数およびフィール
ド周波数の映像入力信号の少くとも1フイールドを記憶
すると共に、記憶信号を再生して所定フィールド周波数
のN倍のフィールド周波数と所定線周波数のN倍の線周
波数の映像出力信号を表示手段に供給する形式のフリッ
カ低減方式に有利に適用することができる。
この発明の第1の観点に従い、クロック源に映像入力信
号を印加して、クロック信号をその映像入力信号の色副
搬送波成分の周波数の整数倍に同期させる手段と、少く
とも書込みクロック信号と映像入力信号の水平同期成分
に応じて書込みクロックスキュー表示信号と読取りクロ
ックスキュー表示信号を生成する手段と、メモリ手段に
結合されて映像出力信号に両スキュー表示信号の差の関
数として有効遅延を与える遅延手段とが備えられている
。
号を印加して、クロック信号をその映像入力信号の色副
搬送波成分の周波数の整数倍に同期させる手段と、少く
とも書込みクロック信号と映像入力信号の水平同期成分
に応じて書込みクロックスキュー表示信号と読取りクロ
ックスキュー表示信号を生成する手段と、メモリ手段に
結合されて映像出力信号に両スキュー表示信号の差の関
数として有効遅延を与える遅延手段とが備えられている
。
この発明の1実施例では、映像入力信号が書込みクロッ
クスキュー表示信号に逆比例して遅延され、映像出力信
号が読取りスキュー表示信号に正比例して遅延される。
クスキュー表示信号に逆比例して遅延され、映像出力信
号が読取りスキュー表示信号に正比例して遅延される。
この発明の他の実施例では、書込みクロックスキュー表
示信号を映像入力信号と共にメモリに記憶する手段を備
え、そのメモリに記憶された書込みクロックスキュー表
示信号を回復して読取りクロックスキュー表示信号と組
合せ、映像出力信号の遅延を制御する。
示信号を映像入力信号と共にメモリに記憶する手段を備
え、そのメモリに記憶された書込みクロックスキュー表
示信号を回復して読取りクロックスキュー表示信号と組
合せ、映像出力信号の遅延を制御する。
第1図の受像機ではアンテナ入力端子10が通常設計の
同調IF増幅映像検波ユニット12を介してAD変換器
14の入力に結合されている。ユニット12は端子10
に印加されるRF変調映像信号を処理してベースバンド
アナログ映像信号S1を生成し、これがAD変換器14
でデジタル形式に変換される。
同調IF増幅映像検波ユニット12を介してAD変換器
14の入力に結合されている。ユニット12は端子10
に印加されるRF変調映像信号を処理してベースバンド
アナログ映像信号S1を生成し、これがAD変換器14
でデジタル形式に変換される。
RF倍信号(前に定義した様に)アンテナ、テープレコ
ーダ、ビデオゲーム、電算機その他の信号源から供給さ
れるものでよい。補助入力端子16はベースバンド映像
信号出力を生成する信号源からアナログベースバンド映
像信号81′を受けるためのものである。
ーダ、ビデオゲーム、電算機その他の信号源から供給さ
れるものでよい。補助入力端子16はベースバンド映像
信号出力を生成する信号源からアナログベースバンド映
像信号81′を受けるためのものである。
デジタル映像信号S2は色分離、ルミナンスピーキング
、コントラスト制御、色相彩度制御等の種々の機能を果
す通常設計の映像信号処理ユニット18に印加され、処
理された映像信号S3はバースト固定クロック20、同
期分離器22、フリッカ低減プロセッサ(FRP)24
(破線区画)に印加される。クロック20は同期分離器
22の供給する水平同期パルスFHでキーイングされて
映像信号S3の色副搬送波成分(バースト)の周波数の
8倍および4倍の固定周波数をそれぞれ持つ読取り(P
R)および書込み(FW)クロック信号を供給する位相
固定ループ(PLL)を含む。NTSCおよびPAL標
準の映像入力信号では4F3oの書込みクロック周波数
がそれぞれ約14−14−3l8および17.734■
hである。読取りクロック周波数は表示器の水平(線)
および垂直フィールド周波数が入来映像信号の線および
フィールド周波数の2倍であるこの発明のこの実施例で
は書込みクロック周波数の2倍である。
、コントラスト制御、色相彩度制御等の種々の機能を果
す通常設計の映像信号処理ユニット18に印加され、処
理された映像信号S3はバースト固定クロック20、同
期分離器22、フリッカ低減プロセッサ(FRP)24
(破線区画)に印加される。クロック20は同期分離器
22の供給する水平同期パルスFHでキーイングされて
映像信号S3の色副搬送波成分(バースト)の周波数の
8倍および4倍の固定周波数をそれぞれ持つ読取り(P
R)および書込み(FW)クロック信号を供給する位相
固定ループ(PLL)を含む。NTSCおよびPAL標
準の映像入力信号では4F3oの書込みクロック周波数
がそれぞれ約14−14−3l8および17.734■
hである。読取りクロック周波数は表示器の水平(線)
および垂直フィールド周波数が入来映像信号の線および
フィールド周波数の2倍であるこの発明のこの実施例で
は書込みクロック周波数の2倍である。
映像信号S3のフィールド周波数はフリッカ低減プロセ
ッサ24で後述の加速メモリ50により2倍される。簡
単にいえば、メモリ50は各入来フィールドを記憶し、
あるフィールドを記憶しつつ前に記憶されたフィールド
を2回回復し、即ち「読取り」、これによって映像出力
信号のフィールド周波数を2倍にする。各入来フィール
ドの期間中に出力フィールドが2つ生成されるから、映
像出力信号の線周波数が2倍になる。各フィールドの線
の数も(例えば内挿で)2倍にする必要があれば、映像
出力信号の線周波数は4倍になる。
ッサ24で後述の加速メモリ50により2倍される。簡
単にいえば、メモリ50は各入来フィールドを記憶し、
あるフィールドを記憶しつつ前に記憶されたフィールド
を2回回復し、即ち「読取り」、これによって映像出力
信号のフィールド周波数を2倍にする。各入来フィール
ドの期間中に出力フィールドが2つ生成されるから、映
像出力信号の線周波数が2倍になる。各フィールドの線
の数も(例えば内挿で)2倍にする必要があれば、映像
出力信号の線周波数は4倍になる。
映像出力信号S4は通常のDA変変換マリ9フ変換され
て表示器30に印加される。水平垂直の各処理ユニット
32、34は同期分離器22で生成された正規線周波数
(FH)およびフィールド周波数(FV)の同期信号の
周波数を2倍にして、この倍周波数信号2FH,2FV
を表示器30に供給し、表示器の掃引を倍フィールド周
波数の映像出力信号S4に同期する。フリッカ低減プロ
セッサ24ではフィールド反復することによりフィール
ド周波数が2倍にされているため、表示画像のフィール
ド当りの線数は不変である。従って表示画像の垂直水平
の解像度は変らないが、フィールドが2回も表示される
ためフリッカ周波数が2倍になる。FALとNTSCの
標章信号では、フリッカ周波数がそれぞれ100Hzと
120Hzに上昇するが、これらの周波数は人間の視覚
系の残像性を実質的に超えるため、表示画像はすべて実
用上無フリッカに見える。
て表示器30に印加される。水平垂直の各処理ユニット
32、34は同期分離器22で生成された正規線周波数
(FH)およびフィールド周波数(FV)の同期信号の
周波数を2倍にして、この倍周波数信号2FH,2FV
を表示器30に供給し、表示器の掃引を倍フィールド周
波数の映像出力信号S4に同期する。フリッカ低減プロ
セッサ24ではフィールド反復することによりフィール
ド周波数が2倍にされているため、表示画像のフィール
ド当りの線数は不変である。従って表示画像の垂直水平
の解像度は変らないが、フィールドが2回も表示される
ためフリッカ周波数が2倍になる。FALとNTSCの
標章信号では、フリッカ周波数がそれぞれ100Hzと
120Hzに上昇するが、これらの周波数は人間の視覚
系の残像性を実質的に超えるため、表示画像はすべて実
用上無フリッカに見える。
前記米国特許第4322750号のフリッカ低減方式で
は,映像入力信号の同期成分から取出されたクロック信
号が加速メモリに供給されるため、そのメモリに記憶さ
れた各画素は同期信号と一定の水平関係を有し、装置は
同期信号に対するクロックの位相誤差(スキュー)を生
じない。しかし、第1図の装置はクロックがバーストに
固定されているため、クロックのスキュー誤差によく感
じる。
は,映像入力信号の同期成分から取出されたクロック信
号が加速メモリに供給されるため、そのメモリに記憶さ
れた各画素は同期信号と一定の水平関係を有し、装置は
同期信号に対するクロックの位相誤差(スキュー)を生
じない。しかし、第1図の装置はクロックがバーストに
固定されているため、クロックのスキュー誤差によく感
じる。
これは入力信号が加速メモリに入来同期信号に対するあ
る位相で記憶され、表示器の同期信号に対して異る位相
で表示されるためである。このスキュー誤差は補正しな
いと垂直端縁の凹凸、画素の不整合、各線間の画素全体
の不連続のような無用の可視効果を生むことになる。
る位相で記憶され、表示器の同期信号に対して異る位相
で表示されるためである。このスキュー誤差は補正しな
いと垂直端縁の凹凸、画素の不整合、各線間の画素全体
の不連続のような無用の可視効果を生むことになる。
この発明のこの実施例では、加速メモリ50に映像入力
信号を記憶する前に書込みクロックのスキュー誤差を補
正し、記憶された各線を読取るときに読取りクロック信
号FRのスキュー誤差を補正する。
信号を記憶する前に書込みクロックのスキュー誤差を補
正し、記憶された各線を読取るときに読取りクロック信
号FRのスキュー誤差を補正する。
フリッカ低減プロセラ今24の加速メモリ5oは1対の
1フイールドメモリ52、54と入出力部56A、56
Bをそれぞれ有する4極2位置スイッチを含み、図示の
スイッチ位置において入力部56Aは書込みクロック信
号FWをメモリ52に印加すると共に、映像入力信号を
遅延器60を介してメモリ52に供給して、映像入力信
号S3をメモリ52に記憶すると共にその信号に遅延器
60による遅延に比例した書込みスキュー補正を行う。
1フイールドメモリ52、54と入出力部56A、56
Bをそれぞれ有する4極2位置スイッチを含み、図示の
スイッチ位置において入力部56Aは書込みクロック信
号FWをメモリ52に印加すると共に、映像入力信号を
遅延器60を介してメモリ52に供給して、映像入力信
号S3をメモリ52に記憶すると共にその信号に遅延器
60による遅延に比例した書込みスキュー補正を行う。
同時に、スイッチ部56Bは読取りクロック(FR)を
フィールドメモリ54に印加すると共に、メモリ54の
出力を他の遅延器62を介してDA変変換マリ9フ22 て、信号S4に遅延器62による遅延に比例した読取り
スキュー補正を行う。この処理は信号S3の1フイ一ル
ド全部がメモリ52に記憶され,メモリ54に予め記憶
されていたフィールドが2回読取られるまで各線につい
て続けられる。次にスイッチ部56A、56Bの位置が
反転されてこの処理が反復され、映像入力信号がメモリ
54に記憶されると共に、前に記憶されたフィールドが
メモリ52から読取られる。
フィールドメモリ54に印加すると共に、メモリ54の
出力を他の遅延器62を介してDA変変換マリ9フ22 て、信号S4に遅延器62による遅延に比例した読取り
スキュー補正を行う。この処理は信号S3の1フイ一ル
ド全部がメモリ52に記憶され,メモリ54に予め記憶
されていたフィールドが2回読取られるまで各線につい
て続けられる。次にスイッチ部56A、56Bの位置が
反転されてこの処理が反復され、映像入力信号がメモリ
54に記憶されると共に、前に記憶されたフィールドが
メモリ52から読取られる。
遅延器60により映像入力信号S3に与えられた遅延は
書込みクロックのスキュー値と反比例関係にあり、後述
のように水平プロセッサ32で測定されてラッチ70に
記憶される。逆比例関係はランチ70に記憶されたスキ
ューデータワードを定数(この場合32)から差引いて
その差を遅延器60の制御のために供給する減算器72
により得られる。定数32は後述の様に書込みクロック
の1サイクルの周期に相当する。従って書込みクロック
のスキューが増大すると減算器72の出力が低下し、そ
のスキューに比例して信号S3が時間的に前進する。
書込みクロックのスキュー値と反比例関係にあり、後述
のように水平プロセッサ32で測定されてラッチ70に
記憶される。逆比例関係はランチ70に記憶されたスキ
ューデータワードを定数(この場合32)から差引いて
その差を遅延器60の制御のために供給する減算器72
により得られる。定数32は後述の様に書込みクロック
の1サイクルの周期に相当する。従って書込みクロック
のスキューが増大すると減算器72の出力が低下し、そ
のスキューに比例して信号S3が時間的に前進する。
例えば、ある線の始めの書込みクロックスキューがV4
画素であれば、遅延器60の遅延はその初期値からし4
画素だけ減少し、このため加速メモリ50に記憶された
信号S3の線が「脱スキュー」 −され、即ち水平同
期信号に対して本質的に零スキューで記憶される。従っ
て記憶された線はすべて映像入力信号に対するスキュー
が本質的にない。
画素であれば、遅延器60の遅延はその初期値からし4
画素だけ減少し、このため加速メモリ50に記憶された
信号S3の線が「脱スキュー」 −され、即ち水平同
期信号に対して本質的に零スキューで記憶される。従っ
て記憶された線はすべて映像入力信号に対するスキュー
が本質的にない。
書込みスキュー情報は前の書込みクロックパルスの前縁
と後の映像入力信号S3(第3図の波形B,C)の水平
同期成分の中心との間の時間を表わす5ビツトワードか
ら成る。この時間差は書込みクロックの1サイクル期間
の端数で表わされる。
と後の映像入力信号S3(第3図の波形B,C)の水平
同期成分の中心との間の時間を表わす5ビツトワードか
ら成る。この時間差は書込みクロックの1サイクル期間
の端数で表わされる。
従って5ビツトのスキュー表示はスキュー誤差を1書込
みクロック周期の30秒で表わすことになる。
みクロック周期の30秒で表わすことになる。
これは第3図に示すように、波形Aが信号S3の水平線
期間、波形Bが信号S3の水平同期成分、波形Cが4F
scの書込みクロック信号FW (尺度不順)を表わす
。書込みクロックCの正遷移(上向き矢印)と信号S3
の水平同期信号の中心との間の時間はフリッカ低減プロ
セッサで2つの目的に用いられるため図中「1次スキュ
ー」と示されている。この1次スキューは第1に書込み
クロックのスキューの直接測定値で、すべての書込みク
ロックスキュー補正に用いられる。映像入力信号S3の
各線が加速メモリ50に記憶されるとき、ラッチ70に
記憶された「1次」スキューの値だけ時間的に進められ
、この様にして記憶された各線は信号S3の水平同期信
号と一定の時間関係を有する。
期間、波形Bが信号S3の水平同期成分、波形Cが4F
scの書込みクロック信号FW (尺度不順)を表わす
。書込みクロックCの正遷移(上向き矢印)と信号S3
の水平同期信号の中心との間の時間はフリッカ低減プロ
セッサで2つの目的に用いられるため図中「1次スキュ
ー」と示されている。この1次スキューは第1に書込み
クロックのスキューの直接測定値で、すべての書込みク
ロックスキュー補正に用いられる。映像入力信号S3の
各線が加速メモリ50に記憶されるとき、ラッチ70に
記憶された「1次」スキューの値だけ時間的に進められ
、この様にして記憶された各線は信号S3の水平同期信
号と一定の時間関係を有する。
「1次」スキューの第2の機能は遅延器62による読取
りクロックのスキュー補正の根拠を与えることである。
りクロックのスキュー補正の根拠を与えることである。
前述のように、遅延器60は単に映像入力信号を書込み
クロックのスキューに対してのみ「脱スキュー」するが
、標準外信号を受けるときは読取りクロック信号FRも
また表示器30の傍線周波数水平偏向に対してスキュー
しているため、この読取りクロックのスキューを何等か
の手段で測定する必要がある。これは例えば読取りクロ
ックのスキューを表示器30に印加される傍線周波数の
水平同期信号2 FHに対して直接測定することにより
行うことができるが、第1図のこの発明の実施例では、
読取りクロックのスキューが直接測定されず、後述の様
に書込みタロツクのスキューから引出される。
クロックのスキューに対してのみ「脱スキュー」するが
、標準外信号を受けるときは読取りクロック信号FRも
また表示器30の傍線周波数水平偏向に対してスキュー
しているため、この読取りクロックのスキューを何等か
の手段で測定する必要がある。これは例えば読取りクロ
ックのスキューを表示器30に印加される傍線周波数の
水平同期信号2 FHに対して直接測定することにより
行うことができるが、第1図のこの発明の実施例では、
読取りクロックのスキューが直接測定されず、後述の様
に書込みタロツクのスキューから引出される。
評言すれば、プロセッサ32で生成される「1次」スキ
ュー信号は前述のように書込みタロツクのスキューを表
わす。読取りクロックは書込みクロックの周波数の2倍
で動作するから、傍線周波数 □偏向に対する読取り
クロックのスキューは書込みクロックのスキューと予測
可能の関係を有する。
ュー信号は前述のように書込みタロツクのスキューを表
わす。読取りクロックは書込みクロックの周波数の2倍
で動作するから、傍線周波数 □偏向に対する読取り
クロックのスキューは書込みクロックのスキューと予測
可能の関係を有する。
即ち、書込みサイクルの始めに加速メモリ50から回復
される各線の読取りスキューは書込みスキュー即ち「1
次」スキューの値の2倍に等しい。これは読取りクロッ
ク周期が書込みクロック周期の正しくし2であるためで
ある。この様にして書込み動作の前半(例えば第3図の
線M、M+2)中に読取られる各線の読取9スキユー誤
差の表わすため所定値の書込みスキュー誤差を2倍する
ことを要するだけである。
される各線の読取りスキューは書込みスキュー即ち「1
次」スキューの値の2倍に等しい。これは読取りクロッ
ク周期が書込みクロック周期の正しくし2であるためで
ある。この様にして書込み動作の前半(例えば第3図の
線M、M+2)中に読取られる各線の読取9スキユー誤
差の表わすため所定値の書込みスキュー誤差を2倍する
ことを要するだけである。
前述の様に、メモリ50は書込みと同様に速やかに2回
読取られる。すべての読取りスキュー誤差の補正に書込
みスキューまたは「1次」スキューの測定値を用いると
、1本おきの各線(第3図M+1、M+3)が累積スキ
ューの1本の線の価値に置換されて表示画像に凹凸端縁
効果を生ずる。
読取られる。すべての読取りスキュー誤差の補正に書込
みスキューまたは「1次」スキューの測定値を用いると
、1本おきの各線(第3図M+1、M+3)が累積スキ
ューの1本の線の価値に置換されて表示画像に凹凸端縁
効果を生ずる。
この問題は書込みクロックのスキューを傍線周波数の偏
向(こ対して推定し、その推定値を2倍して各書込み動
作の中心で始まる表示線(例えばM+1、M+3等)に
対スる読取りクロックスキューに達することにより解消
する。
向(こ対して推定し、その推定値を2倍して各書込み動
作の中心で始まる表示線(例えばM+1、M+3等)に
対スる読取りクロックスキューに達することにより解消
する。
読取りクロックのスキューの推定はプロセッサ32内の
演算回路で行われるが、これを以後「2次」スキューと
呼ぶ。この計算はプロセッサ32で入来水平同期パルス
の周期を測定し、それを2で割って2FH偏向パルスの
周期を求め、それを書込みクロックのスキューに加える
ことにより行われる。
演算回路で行われるが、これを以後「2次」スキューと
呼ぶ。この計算はプロセッサ32で入来水平同期パルス
の周期を測定し、それを2で割って2FH偏向パルスの
周期を求め、それを書込みクロックのスキューに加える
ことにより行われる。
この和の端数部はある書込み動作の後半中にメモリ50
から読取られるすべての線において2 FH偏向に対す
る読取りクロックのスキューを表わす。
から読取られるすべての線において2 FH偏向に対す
る読取りクロックのスキューを表わす。
この「2次」スキューデータは1次スキューデータと交
互にラッチ80に記憶され、読取りスキューに比例して
遅延器62の遅延を制御する。1次スキューは線M%M
+2等の間ラッチ80に記憶されるが、2次スキューは
線M+l、M+3等の間記憶 。
互にラッチ80に記憶され、読取りスキューに比例して
遅延器62の遅延を制御する。1次スキューは線M%M
+2等の間ラッチ80に記憶されるが、2次スキューは
線M+l、M+3等の間記憶 。
される。
1次および2次スキュー値は何れも読取りクロックでな
く書込みクロックの測定により求められるため、遅延器
62が映像出力信号に与える遅延を決めるときは2倍す
る必要がある。これは読取りスキューラッチの出力を遅
延ユニット62に供給する乗算器82によって行われる
。
く書込みクロックの測定により求められるため、遅延器
62が映像出力信号に与える遅延を決めるときは2倍す
る必要がある。これは読取りスキューラッチの出力を遅
延ユニット62に供給する乗算器82によって行われる
。
プロセッサ32の供給する1次および2次スキューデー
タは直接プロセッサ24に供給してラッチ70.80に
記憶することもできるが、これを並列形式で行うと多数
の導線が必要である。水平プロセッサ32は1次および
2次スキューデータを時分割多重化方式で1本の導線に
よりフリツ力低減プロセッサ24に送ることによってこ
の問題を解消している。
タは直接プロセッサ24に供給してラッチ70.80に
記憶することもできるが、これを並列形式で行うと多数
の導線が必要である。水平プロセッサ32は1次および
2次スキューデータを時分割多重化方式で1本の導線に
よりフリツ力低減プロセッサ24に送ることによってこ
の問題を解消している。
このデータフォーマットを第3図に波形D(尺度不順)
で示す。ここで線M%M+2等の1次スキューデータは
2クロツクサイクルに亘る低レベルの信号波形で表わさ
れ、この識別用「前提」の次に1次スキューデータを表
わす5ビツトワードが続く。2次スキューデータは線M
+1、M+3等の始めに送られるが、その前に1クロツ
クサイクルの前提があってそれが2次(計算された)ス
キュー情報であることを表わしている。このスキューデ
ータのタイミングは映像入力信号S3の水平同期成分骨
す→→の中心以前の前の書取りクロッlクパルスの前縁
で生ずる「前提」パルスの負遷移によって与えられる。
で示す。ここで線M%M+2等の1次スキューデータは
2クロツクサイクルに亘る低レベルの信号波形で表わさ
れ、この識別用「前提」の次に1次スキューデータを表
わす5ビツトワードが続く。2次スキューデータは線M
+1、M+3等の始めに送られるが、その前に1クロツ
クサイクルの前提があってそれが2次(計算された)ス
キュー情報であることを表わしている。このスキューデ
ータのタイミングは映像入力信号S3の水平同期成分骨
す→→の中心以前の前の書取りクロッlクパルスの前縁
で生ずる「前提」パルスの負遷移によって与えられる。
スキューデータは直入並用(srpo)レジスタ90、
パルス幅検知器92および2人カオアゲート94ツチの
入力に供給する。パルス幅検知器92はそのデータの前
提をP(1次)かS(2次)として識別する。検知器9
2のP出力は書込みラッチ70のクロック入力に直接印
加され、読取りランチ80のクロック入力にはP、8両
出力がオアゲート94を介・して印加される。従って、
第3図の波形Eで示すように、1次スキューデータは加
速メモリ50に書込まれている各線の始めに書込みラッ
チ70に記憶され、波形Fで示すように読取シラッチ8
0には1次、2次のスキューデータが交互に記憶される
。
パルス幅検知器92および2人カオアゲート94ツチの
入力に供給する。パルス幅検知器92はそのデータの前
提をP(1次)かS(2次)として識別する。検知器9
2のP出力は書込みラッチ70のクロック入力に直接印
加され、読取りランチ80のクロック入力にはP、8両
出力がオアゲート94を介・して印加される。従って、
第3図の波形Eで示すように、1次スキューデータは加
速メモリ50に書込まれている各線の始めに書込みラッ
チ70に記憶され、波形Fで示すように読取シラッチ8
0には1次、2次のスキューデータが交互に記憶される
。
1次スキューデータは各書込み動作の前半中に読取られ
るすべての線(M、M+2等)の出力信号ノスキュー補
正に用いられ、2次スキューデータは各書込み動作の後
半中に読取られるすべての線(M+1、M+3等)に対
して用いられる。多重化スキューデータに伴うタイミン
グ用端縁を用いてメモリ50用の読取シアドレス計数器
(図示せず)をリセットし、各線に対する読取シ動作を
開始することもできる。
るすべての線(M、M+2等)の出力信号ノスキュー補
正に用いられ、2次スキューデータは各書込み動作の後
半中に読取られるすべての線(M+1、M+3等)に対
して用いられる。多重化スキューデータに伴うタイミン
グ用端縁を用いてメモリ50用の読取シアドレス計数器
(図示せず)をリセットし、各線に対する読取シ動作を
開始することもできる。
第1図の方式を実施するときは、前述のように映像入力
信号S3と映像出力信号S4の双方にクロック周期の端
数の遅延を与える必要があるが、このためには遅延器6
0.62を例えば第6図に示すように2点線形内挿器に
よって構成すればよい。
信号S3と映像出力信号S4の双方にクロック周期の端
数の遅延を与える必要があるが、このためには遅延器6
0.62を例えば第6図に示すように2点線形内挿器に
よって構成すればよい。
遅延すべき映像信号(S3またはS4 )は乗算器60
0を介して加算器602の一方の入力に印加されると共
に、別の乗算器604と遅延ラッチ606の縦続接続を
介して加算器602の他方の入力に印加される。ラッチ
606は1クロック周期の遅延(例えば信号S3の場合
70ナノ秒、信号S4の場合35ナノ秒)を生ずる。乗
算器の係数(K、1−K)はROM 608から供給さ
れ、ROM 608は乗算器604の利得を(ラッチ7
0または80からの)スキューデータに正比例(K)し
て変えると共に、乗算器600の利得をスキューデータ
と逆に(1−K )変え、加算器602で加算される遅
延信号と未遅延信号ノ比がスキューデータの値により制
御されるようになっている。例えば、スキューデータが
零のときKの値は零で、入力信号は遅延なしで乗算器6
00と加算器602を通って出力される。Kが増大する
とより多くの遅延信号とより少い未遅延信号が加算され
るため出力信号の遅延が増大する。
0を介して加算器602の一方の入力に印加されると共
に、別の乗算器604と遅延ラッチ606の縦続接続を
介して加算器602の他方の入力に印加される。ラッチ
606は1クロック周期の遅延(例えば信号S3の場合
70ナノ秒、信号S4の場合35ナノ秒)を生ずる。乗
算器の係数(K、1−K)はROM 608から供給さ
れ、ROM 608は乗算器604の利得を(ラッチ7
0または80からの)スキューデータに正比例(K)し
て変えると共に、乗算器600の利得をスキューデータ
と逆に(1−K )変え、加算器602で加算される遅
延信号と未遅延信号ノ比がスキューデータの値により制
御されるようになっている。例えば、スキューデータが
零のときKの値は零で、入力信号は遅延なしで乗算器6
00と加算器602を通って出力される。Kが増大する
とより多くの遅延信号とより少い未遅延信号が加算され
るため出力信号の遅延が増大する。
限界(K=1)では、入力信号のすべてが遅延ラッチ6
06を介して出力に送られるため、信号はクロック周期
の1周期分遅延する。
06を介して出力に送られるため、信号はクロック周期
の1周期分遅延する。
上述の内挿器により映像信号を遅延させるときは、信号
が必然的に内挿誤差を蒙る。第1図の方式では、書込み
クロックのスキュー誤差を補正するため加速メモリ50
に記憶させる前に遅延させ、読取りクロックのスキュー
誤差を補正するためメモリから回復するとき再び遅延さ
せる。この遅延を内挿器によって与えると、内挿誤差が
累積されるが、この問題は第2図°の方式においてメモ
リ50で映像信号を加速した後すべての遅延をクロック
のスキュー補正に与えることにより解消される。
が必然的に内挿誤差を蒙る。第1図の方式では、書込み
クロックのスキュー誤差を補正するため加速メモリ50
に記憶させる前に遅延させ、読取りクロックのスキュー
誤差を補正するためメモリから回復するとき再び遅延さ
せる。この遅延を内挿器によって与えると、内挿誤差が
累積されるが、この問題は第2図°の方式においてメモ
リ50で映像信号を加速した後すべての遅延をクロック
のスキュー補正に与えることにより解消される。
簡単にいうと第2図では、書込みクロックのスキュー信
号は映像信号S3と共に加速メモリに記憶され、定数を
加算したシ書込みクロックスキューを差引いたシする演
算動作はスキューデータがメモリから読取られたとき加
速後行われる。これによって書込みクロックと読取りク
ロックのスキューデータを組合せて遅延器62を制御し
、映像信号の加速前の内挿の必要をなくして内挿誤差を
うまく減することができる。
号は映像信号S3と共に加速メモリに記憶され、定数を
加算したシ書込みクロックスキューを差引いたシする演
算動作はスキューデータがメモリから読取られたとき加
速後行われる。これによって書込みクロックと読取りク
ロックのスキューデータを組合せて遅延器62を制御し
、映像信号の加速前の内挿の必要をなくして内挿誤差を
うまく減することができる。
評言すれば、ラッチ70.80が前述の様に読取りと書
込みのクロックのスキューデータを記憶するが、その書
込みクロックのスキューデータは加速メモリ50に記憶
するため多重化スイッチ74により映像入力信号S3と
組合される。スイッチ74は線周波数FHで動作して書
込みスキューデータをその映像信号S3の水平ブランキ
ング期間に挿入する。スキューデータを加速メモリ50
に記憶するこの方法は、ブランキング期間中映像データ
がスキューデータで置換されるため記憶位置を追加する
必要がないという利点がある。代りに、書込みスキュー
データを直接メモリ50の特別にそれに割当てられた位
置番こ記憶して多重化スイッチを省略してもよいが、メ
モリの容量は少しく例えば各線に付5ビット)増す必要
がある。
込みのクロックのスキューデータを記憶するが、その書
込みクロックのスキューデータは加速メモリ50に記憶
するため多重化スイッチ74により映像入力信号S3と
組合される。スイッチ74は線周波数FHで動作して書
込みスキューデータをその映像信号S3の水平ブランキ
ング期間に挿入する。スキューデータを加速メモリ50
に記憶するこの方法は、ブランキング期間中映像データ
がスキューデータで置換されるため記憶位置を追加する
必要がないという利点がある。代りに、書込みスキュー
データを直接メモリ50の特別にそれに割当てられた位
置番こ記憶して多重化スイッチを省略してもよいが、メ
モリの容量は少しく例えば各線に付5ビット)増す必要
がある。
この書込みスキューデータは別の多重化スイッチ76に
よりメモリ50から回復され、映像出力信号 −84
と分離されて別の書込みスキューラッチ78に記憶され
る。書込みスキューデータを前述の様に映像信号の水平
ブランキング期間に挿入せずに直接メモリ50に記憶す
ると、スイッチ76も省略できる。ラッチ80に記憶さ
れた読取りスキューデータは乗算器82で2倍されて加
算器77で定数「32」に加えられる。前述の様に、読
取シスキューは読取りクロックの2倍の周期の書込みク
ロックに基いてプロセッサ32で計算されるため2倍に
なる。定数r32Jは1クロック周期の時間を表わし、
これを加えるのは遅延補正値が常に正の数になる様にす
るためである。ランチ78に記憶された書込みスキュー
データは減算器79によって加算器77の出力から差引
かれ、得られた差信号は遅延器62に印加されて読取り
クロックと書込みクロックの各スキュー誤差を同時に補
正する。従ってこの遅延補正を数式で表わすと、X+2
SR−8Wに等しい。
よりメモリ50から回復され、映像出力信号 −84
と分離されて別の書込みスキューラッチ78に記憶され
る。書込みスキューデータを前述の様に映像信号の水平
ブランキング期間に挿入せずに直接メモリ50に記憶す
ると、スイッチ76も省略できる。ラッチ80に記憶さ
れた読取りスキューデータは乗算器82で2倍されて加
算器77で定数「32」に加えられる。前述の様に、読
取シスキューは読取りクロックの2倍の周期の書込みク
ロックに基いてプロセッサ32で計算されるため2倍に
なる。定数r32Jは1クロック周期の時間を表わし、
これを加えるのは遅延補正値が常に正の数になる様にす
るためである。ランチ78に記憶された書込みスキュー
データは減算器79によって加算器77の出力から差引
かれ、得られた差信号は遅延器62に印加されて読取り
クロックと書込みクロックの各スキュー誤差を同時に補
正する。従ってこの遅延補正を数式で表わすと、X+2
SR−8Wに等しい。
ここでSRは読取りクロックのスキュー、SWは書込み
クロックのスキュー、Xは「負」の遅延を防ぐために用
いる定数である。この補正は数学的に第1図の実施例と
同じであるが、第2図の実施例の内挿誤差は遅延器60
の省略によりし2に減じられている。
クロックのスキュー、Xは「負」の遅延を防ぐために用
いる定数である。この補正は数学的に第1図の実施例と
同じであるが、第2図の実施例の内挿誤差は遅延器60
の省略によりし2に減じられている。
第4図は水平プロセッサ32の詳細ブロック図である。
破線で囲んだ主要素子は(1)1次スキューと映像入力
信号の水平同期成分の周期とを測定する位相固定ループ
402と、(2)その1次スキューと映像入力信号の周
期から1次スキューを計算し、このスキュー(およびタ
イミング)データを多重化してフリッカ低減プロセッサ
24に供給するスキュータイミングプロセッサ404と
、(3)傍線周期偏向パルス(2FH)を発生して表示
器30で表示する位相補正ループ406とを含んでいる
。これらの素子を含む集積回路はアイ・ティ・ティ・イ
ンターメタ/l/ (ITT Intermetal
l )のデータ集「デジツ。
信号の水平同期成分の周期とを測定する位相固定ループ
402と、(2)その1次スキューと映像入力信号の周
期から1次スキューを計算し、このスキュー(およびタ
イミング)データを多重化してフリッカ低減プロセッサ
24に供給するスキュータイミングプロセッサ404と
、(3)傍線周期偏向パルス(2FH)を発生して表示
器30で表示する位相補正ループ406とを含んでいる
。これらの素子を含む集積回路はアイ・ティ・ティ・イ
ンターメタ/l/ (ITT Intermetal
l )のデータ集「デジツ。
ト2000 NTSC2重走査vLSIデジタルテレビ
ジョン方式(Digit 2000 NT S CDo
uble−8canV L S I Digital
TV System ) 41985年5月版第47〜
72頁記載のDPU2532型偏向プロセッサユニット
である。
ジョン方式(Digit 2000 NT S CDo
uble−8canV L S I Digital
TV System ) 41985年5月版第47〜
72頁記載のDPU2532型偏向プロセッサユニット
である。
位相ロックループ402(破線区画)は4 F、。の書
込みクロック信号FWによυクロッキングされ、計数値
が映像入力信号S3の水平同期成分FHの周期Tに等し
いとき比較器412によってリセットされる計数器41
0を含んでいる。信号S3の周期は次の様に累算器41
4と加算器416によって決まる。分離器22からの同
期信号FHは濾波器418により低域濾波されて累算器
414に印加され、ここでパルスFHの中心と計数器4
10の出力に結合された復号器420から供給される親
同期パルスMSの発生時点との間の時間差が測定される
。この時間差(即ち誤差)信号は書込みクロックのサイ
クル(およびその端数)で誤差を表わす様に調整されて
おり、濾波器419で低域濾波された後加算器416で
NTSC標準信号の1水平線中の4Fsc書込みクロッ
ク周期数に等しい数910に加算される。
込みクロック信号FWによυクロッキングされ、計数値
が映像入力信号S3の水平同期成分FHの周期Tに等し
いとき比較器412によってリセットされる計数器41
0を含んでいる。信号S3の周期は次の様に累算器41
4と加算器416によって決まる。分離器22からの同
期信号FHは濾波器418により低域濾波されて累算器
414に印加され、ここでパルスFHの中心と計数器4
10の出力に結合された復号器420から供給される親
同期パルスMSの発生時点との間の時間差が測定される
。この時間差(即ち誤差)信号は書込みクロックのサイ
クル(およびその端数)で誤差を表わす様に調整されて
おり、濾波器419で低域濾波された後加算器416で
NTSC標準信号の1水平線中の4Fsc書込みクロッ
ク周期数に等しい数910に加算される。
この様にして加算器416で生成された周期表示信号T
は比較器412の閾値を制御して計数器410を映像入
力信号の水平同期成分に固定する。
は比較器412の閾値を制御して計数器410を映像入
力信号の水平同期成分に固定する。
標準外信号の受信時には、計数器410の周期に書込み
クロック信号のスキューに等しい量だけ誤差を生じる。
クロック信号のスキューに等しい量だけ誤差を生じる。
これは計数器410が書込みクロック信号の整数サイク
ルだけを計数し、同期パルスFHの周期が1クロツクサ
イクルの端数を含むためである。親同期パルスMSは計
数器410の計数値を復号することにより発生されるか
ら、書込みクロックの整数サイクルでのみ生じ、従って
書込みクロックスキューの量だけ誤差を生じる。累算器
414の出力もパルスMSで同期されるためスキュー誤
差を含む。位相ロックループ402の残シの成分は書込
みクロックのスキューを検知して周期信号Tのスキュー
誤差を補正する作用をする。
ルだけを計数し、同期パルスFHの周期が1クロツクサ
イクルの端数を含むためである。親同期パルスMSは計
数器410の計数値を復号することにより発生されるか
ら、書込みクロックの整数サイクルでのみ生じ、従って
書込みクロックスキューの量だけ誤差を生じる。累算器
414の出力もパルスMSで同期されるためスキュー誤
差を含む。位相ロックループ402の残シの成分は書込
みクロックのスキューを検知して周期信号Tのスキュー
誤差を補正する作用をする。
スキュー誤差はラッチ422と加算器424で検知され
る。前述の様に、スキューは第3図に示す様にクロック
信号とクロックサイクルの端数で表ワされる同期信号と
の時間差である。周期表示信号Tが正確に映像入力信号
の線周期を示すものとし、その信号Tの端数部分が零で
なければ、スキューには線間変化が生じる。例えば、信
号FHの周期が正確に910,1クロツクサイクルであ
れば、書込みクロックFWは同期信号FHに対して各線
ごとに正しく0.1クロツクサイクルの割合で先行する
。従ってスキューが線1の始めに零であれば、線2の始
めに0.1、線3の始めに0.2となる。スキューデー
タは前の線のスキュー(ラッチ422に記憶されている
)を周期信号Tに加算する加算器424によって発生さ
れる。次にこの和の端数部分はスキューデータの累算器
として働らくラッチ422に記憶され、整数部分は比較
器412に印加されて計数器410の周期を調節する。
る。前述の様に、スキューは第3図に示す様にクロック
信号とクロックサイクルの端数で表ワされる同期信号と
の時間差である。周期表示信号Tが正確に映像入力信号
の線周期を示すものとし、その信号Tの端数部分が零で
なければ、スキューには線間変化が生じる。例えば、信
号FHの周期が正確に910,1クロツクサイクルであ
れば、書込みクロックFWは同期信号FHに対して各線
ごとに正しく0.1クロツクサイクルの割合で先行する
。従ってスキューが線1の始めに零であれば、線2の始
めに0.1、線3の始めに0.2となる。スキューデー
タは前の線のスキュー(ラッチ422に記憶されている
)を周期信号Tに加算する加算器424によって発生さ
れる。次にこの和の端数部分はスキューデータの累算器
として働らくラッチ422に記憶され、整数部分は比較
器412に印加されて計数器410の周期を調節する。
スキューの検知は周期表示信号Tが映像入力信号の周期
を表わすという仮定に基いているが、以上の説明から、
累算器414の出力は整数クロックサイクルでのみ発生
し得るパルスMSで調時されるためスキュー誤差を含ん
でいる。この誤差はラッチ422からの検知スキューデ
ータを累算器414の出力から差引く減算器426によ
り信号Tから除去される。
を表わすという仮定に基いているが、以上の説明から、
累算器414の出力は整数クロックサイクルでのみ発生
し得るパルスMSで調時されるためスキュー誤差を含ん
でいる。この誤差はラッチ422からの検知スキューデ
ータを累算器414の出力から差引く減算器426によ
り信号Tから除去される。
累算器414は装置のクロック(FW)の解像度より高
い精度で位相測定を行うが、例えば米国特許第4471
299号記載のように構成することができる。
い精度で位相測定を行うが、例えば米国特許第4471
299号記載のように構成することができる。
第5図はその測定の仕方を簡単に示すもので、波形Aは
パルスFHを時間の関数として示す。累算器414は本
質的にパルスFHのパルスMS(波形B)より前の面積
(面積1)と後の面積(面積2)を測定する。これはま
ず累算器の計数値を零にセットシ、パルスMSより前の
各クロックサイクル(垂直の短線)ごとにパルスFHの
大きさに比例して計数値を逓減し、パルスMSより後の
各クロックサイクルごとにパルスFHの大きさに比例し
て計数値を逓増することにより行えばよい。パルスMS
が正しくパルスFHの中心と(図示のように)一致して
おれば1面積工、2は等しく、累算器の出力は零になる
が、パルスMSがパルスFHの中心より前に来ればその
面積は(C,Dで示すように)異り、累算器の出力は交
差斜線部の面積に比例する。この面積はパルスMSと水
平同期パルスFHの真の中心との時間差を表わす。この
累算器の出力を書込みクロックサイクル(およびその端
数)で結果を表わすように調整することもできる。
パルスFHを時間の関数として示す。累算器414は本
質的にパルスFHのパルスMS(波形B)より前の面積
(面積1)と後の面積(面積2)を測定する。これはま
ず累算器の計数値を零にセットシ、パルスMSより前の
各クロックサイクル(垂直の短線)ごとにパルスFHの
大きさに比例して計数値を逓減し、パルスMSより後の
各クロックサイクルごとにパルスFHの大きさに比例し
て計数値を逓増することにより行えばよい。パルスMS
が正しくパルスFHの中心と(図示のように)一致して
おれば1面積工、2は等しく、累算器の出力は零になる
が、パルスMSがパルスFHの中心より前に来ればその
面積は(C,Dで示すように)異り、累算器の出力は交
差斜線部の面積に比例する。この面積はパルスMSと水
平同期パルスFHの真の中心との時間差を表わす。この
累算器の出力を書込みクロックサイクル(およびその端
数)で結果を表わすように調整することもできる。
スキュータイミングプロセッサ404は1次スキューデ
ータから2時スキューデータを引出す演算回路とそのス
キューデータを第3図の波形りで示すフォーマットでフ
リッカ低減プロセッサに伝送する多重化回路を含んでい
る。2次スキューデータSは加算器430により生成さ
れる。加算器430゛はラッテ422で生成された1次
スキューデータまたは書込みスキューデータPを周期信
号Tを2で割る除算器432の出力に加算する。この半
周期(′r/り信号と書込みクロックまたは1次スキュ
ーPの和の端数は線M+1、M+3等(第3図)に対ス
る読取りクロックのスキュー(2次スキューS)である
。
ータから2時スキューデータを引出す演算回路とそのス
キューデータを第3図の波形りで示すフォーマットでフ
リッカ低減プロセッサに伝送する多重化回路を含んでい
る。2次スキューデータSは加算器430により生成さ
れる。加算器430゛はラッテ422で生成された1次
スキューデータまたは書込みスキューデータPを周期信
号Tを2で割る除算器432の出力に加算する。この半
周期(′r/り信号と書込みクロックまたは1次スキュ
ーPの和の端数は線M+1、M+3等(第3図)に対ス
る読取りクロックのスキュー(2次スキューS)である
。
加算器430から供給される和信号の整数部分は次のよ
うに傍線周波数(2H)タイミングパルスの発生に用い
られる。計数器410の生成するランプ信号は零からあ
る最大値(例えばNTSC標準信号の場合910、標準
外信骨の場合910の数カウント以内)まで変る。減算
器434はこの計数信号を(「遅延制御データ」と呼ぶ
)定数から差引いてその遅延制御信号の値で決まる正の
値で始まり零を通って負のピーク値に至る(図示のよう
な)反転ランプ信号を生成する。この零交差点はデジタ
ル方式では容易に検知され、遅延制御信号を変化させる
ことにより、その時点を前後させることができる。この
減算器434により生成されるランプ信号の零を検知す
ることによυ線周波数のタイミングパルス(IH)が生
成され、そのランプ信号を半周期(T/2)だけずらせ
て零を検知することにより傍線周波数(2H)のタイミ
ングパルスが生成される。(このずれは加算器436に
より与えられ、検知は零検知器422によって行われる
。)これにより、例えば加速映像信号S4が蒙ることの
ある遅延を処理するため表示器の掃引を補正するような
目的で遅延制御信号を変化するとき、線周波数(IH)
の各パルス位置のあらゆる変化が確実に傍線周波数(2
H)のパルスにより追跡されるようになる。
うに傍線周波数(2H)タイミングパルスの発生に用い
られる。計数器410の生成するランプ信号は零からあ
る最大値(例えばNTSC標準信号の場合910、標準
外信骨の場合910の数カウント以内)まで変る。減算
器434はこの計数信号を(「遅延制御データ」と呼ぶ
)定数から差引いてその遅延制御信号の値で決まる正の
値で始まり零を通って負のピーク値に至る(図示のよう
な)反転ランプ信号を生成する。この零交差点はデジタ
ル方式では容易に検知され、遅延制御信号を変化させる
ことにより、その時点を前後させることができる。この
減算器434により生成されるランプ信号の零を検知す
ることによυ線周波数のタイミングパルス(IH)が生
成され、そのランプ信号を半周期(T/2)だけずらせ
て零を検知することにより傍線周波数(2H)のタイミ
ングパルスが生成される。(このずれは加算器436に
より与えられ、検知は零検知器422によって行われる
。)これにより、例えば加速映像信号S4が蒙ることの
ある遅延を処理するため表示器の掃引を補正するような
目的で遅延制御信号を変化するとき、線周波数(IH)
の各パルス位置のあらゆる変化が確実に傍線周波数(2
H)のパルスにより追跡されるようになる。
スキューデータは零検知器442の生成するパルスによ
って調時される並入百出(PISO)レジスタ440に
より直列形式(第3図波形D)に変換される。線周波数
動作スイッチ444はIHと2Hのランプ信号をそれぞ
れ減算器434および加算器436から交互に検知器4
42に印加すると共に、1次(P)および2次(S)ス
キューデータをそれぞれラッチ422および加算器43
0から交互にPISO440に供給する。検知器442
はその受けるIHまたは2Hのランプ信号が零に等しい
ときPISO440をトリガしてPまたはSのスキュー
データを7リツカ低減プロセツサ24に伝送する。スイ
ッチ “444は位相補正ループ406で生成された
傍線周波数(2H)の偏向パルスを2で割るフリップフ
ロップ446で制御される。この様にして第3図に波形
り、E%Fで示すように、1次および2次スキュー信号
が多重化されてフリッカ低減プロセッサ24に供給され
、前述のように処理される。
って調時される並入百出(PISO)レジスタ440に
より直列形式(第3図波形D)に変換される。線周波数
動作スイッチ444はIHと2Hのランプ信号をそれぞ
れ減算器434および加算器436から交互に検知器4
42に印加すると共に、1次(P)および2次(S)ス
キューデータをそれぞれラッチ422および加算器43
0から交互にPISO440に供給する。検知器442
はその受けるIHまたは2Hのランプ信号が零に等しい
ときPISO440をトリガしてPまたはSのスキュー
データを7リツカ低減プロセツサ24に伝送する。スイ
ッチ “444は位相補正ループ406で生成された
傍線周波数(2H)の偏向パルスを2で割るフリップフ
ロップ446で制御される。この様にして第3図に波形
り、E%Fで示すように、1次および2次スキュー信号
が多重化されてフリッカ低減プロセッサ24に供給され
、前述のように処理される。
位相補正ループ406は減算器434のランプ信号とス
イッチ444のタイミング信号およびスキュー信号を受
けて、表示器30の傍線周波数偏向信号(2FH)を発
生する。減算器434のランプ出力信号は復号器450
で検知されて遅延線周波数(IH)親同期パルス(MS
’ )を生成する。傍線周波数の同期パルス2FHは偏
向駆動器454で生成され(変換器456でデジタル化
され)だフライバックパルスFBをパルスMS’と比較
する位相検知器452によって生成される。親同期パル
スMS/はクロックの端縁で生じるため、位相検知器4
52の出力に出するスキュー誤差を含む。この誤差はそ
の出力からプロセッサ404のスキューデータを差引く
減算器453で除去される。検知器452の生成する(
減算器453の出力の)誤差信号は濾波器458で低域
濾波され、加算器460でスイッチ444からのタイミ
ングおよびスキュー信号に加算される。得られた和信号
の整数部分は検知器462により零検知されて傍線周波
数パルス2FHを生成し、これをその和信号の端数部分
で制御される遅延器464を介して偏向駆動器に印加し
て偏向パルス(2FH)中のクロックスキュー誤差を補
正する。実際にはメモリ読取シおよび書込み動作を補正
するために用いられる同じ1次および第2スキユー信号
は偏向駆動器に印加され、表示の掃引をメモリスキュー
誤差と同様に確実に補正する。従って、フリッカ低域プ
ロセッサ24で補正されるスキュー誤差は偏向スキュー
誤差によって再導入されない。
イッチ444のタイミング信号およびスキュー信号を受
けて、表示器30の傍線周波数偏向信号(2FH)を発
生する。減算器434のランプ出力信号は復号器450
で検知されて遅延線周波数(IH)親同期パルス(MS
’ )を生成する。傍線周波数の同期パルス2FHは偏
向駆動器454で生成され(変換器456でデジタル化
され)だフライバックパルスFBをパルスMS’と比較
する位相検知器452によって生成される。親同期パル
スMS/はクロックの端縁で生じるため、位相検知器4
52の出力に出するスキュー誤差を含む。この誤差はそ
の出力からプロセッサ404のスキューデータを差引く
減算器453で除去される。検知器452の生成する(
減算器453の出力の)誤差信号は濾波器458で低域
濾波され、加算器460でスイッチ444からのタイミ
ングおよびスキュー信号に加算される。得られた和信号
の整数部分は検知器462により零検知されて傍線周波
数パルス2FHを生成し、これをその和信号の端数部分
で制御される遅延器464を介して偏向駆動器に印加し
て偏向パルス(2FH)中のクロックスキュー誤差を補
正する。実際にはメモリ読取シおよび書込み動作を補正
するために用いられる同じ1次および第2スキユー信号
は偏向駆動器に印加され、表示の掃引をメモリスキュー
誤差と同様に確実に補正する。従って、フリッカ低域プ
ロセッサ24で補正されるスキュー誤差は偏向スキュー
誤差によって再導入されない。
第1図および第2図の加速メモリ50を第7図のように
改変してメモリの記憶条件を低減することもできる。即
ち、2つの1フイールドメモリ52.54を入力および
出力緩衝器704.706を備えた1つの1フイールド
メモ!J(RAM)702で置換することができる。動
作時には、緩衝器704がブイールドRAMに記憶され
る映像入力信号の各線を時間圧縮して各書込みサイクル
間にRAMからデ−夕を読取り得る様にする。RA M
702に記憶された各線は2本またはそれ以上の群と
して一時に読取られ、次に直列形式で読取るため出力緩
衝器706に記憶される。このメモリ構成によると同時
物取りおよび書込み動作が等価になって、第7図の読取
りおよび書込みのタイミング図に示すように、その線の
半分が記憶されると直ちにフィールドの読取りを開始し
得るようになる。
改変してメモリの記憶条件を低減することもできる。即
ち、2つの1フイールドメモリ52.54を入力および
出力緩衝器704.706を備えた1つの1フイールド
メモ!J(RAM)702で置換することができる。動
作時には、緩衝器704がブイールドRAMに記憶され
る映像入力信号の各線を時間圧縮して各書込みサイクル
間にRAMからデ−夕を読取り得る様にする。RA M
702に記憶された各線は2本またはそれ以上の群と
して一時に読取られ、次に直列形式で読取るため出力緩
衝器706に記憶される。このメモリ構成によると同時
物取りおよび書込み動作が等価になって、第7図の読取
りおよび書込みのタイミング図に示すように、その線の
半分が記憶されると直ちにフィールドの読取りを開始し
得るようになる。
第1図および第2図はこの発明を実施したテレビジョン
受像機のブロック図、第3図は第1図および第2図の受
像機に関係するタイミング図、第4図は第1図および第
2図の受像機に適するスキュー測定装置の詳細ブロック
図、第5図は第4図の装置に関係するタイミング図、第
6図は第1図および第2図の受像機に適する遅延装置の
ブロック図、第7図は第1図および第2図の受像機に適
する代替加速メモリ構体のブロック図である。 工8・・・映像信号源、2o・・・クロック信号源、3
゜・・・遅延装置、32・・・スキュー発生手段、5o
・・・記憶手段、60.62.70.72.80.82
・・・有効遅延印加手段。
受像機のブロック図、第3図は第1図および第2図の受
像機に関係するタイミング図、第4図は第1図および第
2図の受像機に適するスキュー測定装置の詳細ブロック
図、第5図は第4図の装置に関係するタイミング図、第
6図は第1図および第2図の受像機に適する遅延装置の
ブロック図、第7図は第1図および第2図の受像機に適
する代替加速メモリ構体のブロック図である。 工8・・・映像信号源、2o・・・クロック信号源、3
゜・・・遅延装置、32・・・スキュー発生手段、5o
・・・記憶手段、60.62.70.72.80.82
・・・有効遅延印加手段。
Claims (1)
- (1)与えられた線周波数とフィールド周波数の映像入
力信号を供給する映像信号源と、 上記映像入力信号の色副搬送波成分の周波数の整数倍に
同期された読取りおよび書込みクロック信号を供給する
クロック信号源と、 上記各信号源に結合されて上記映像入力信号の少くとも
1つのフィールドを記憶すると共に、Nを1より大きい
整数としたとき、フィールド周波数が上記与えられたフ
ィールド周波数のN倍で線周波数が上記与えられた線周
波数の少くともN倍の映像出力信号を表示装置に供給す
る記憶手段と、少くとも上記読取りクロック信号と上記
映像入力信号の線同期成分に応じて、上記記憶手段に記
憶された各線に対する書込みクロックスキュー表示信号
と、上記記憶手段の信号から回復された各線に対する読
取りクロックスキュー表示信号を供給するスキュー発生
手段と、 上記記憶手段に結合されて上記映像出力信号の各線に上
記スキュー表示信号間の差の関数として有効遅延を与え
る手段とを含むテレビジョン表示方式。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/761,215 US4680632A (en) | 1985-07-31 | 1985-07-31 | Television display system with flicker reduction processor having burst locked clock and skew correction |
US761215 | 1985-07-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6231289A true JPS6231289A (ja) | 1987-02-10 |
JPH0783467B2 JPH0783467B2 (ja) | 1995-09-06 |
Family
ID=25061530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61181211A Expired - Fee Related JPH0783467B2 (ja) | 1985-07-31 | 1986-07-30 | テレビジヨン表示方式 |
Country Status (7)
Country | Link |
---|---|
US (1) | US4680632A (ja) |
JP (1) | JPH0783467B2 (ja) |
KR (1) | KR950007898B1 (ja) |
DE (1) | DE3625933C2 (ja) |
FR (1) | FR2585916A1 (ja) |
GB (2) | GB2178267B (ja) |
HK (1) | HK18295A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0712523A (ja) * | 1993-06-23 | 1995-01-17 | Res Dev Corp Of Japan | 膜厚・屈折率の高感度色差観察法 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8615214D0 (en) * | 1986-06-21 | 1986-07-23 | Quantel Ltd | Video processing systems |
US5365346A (en) * | 1987-03-16 | 1994-11-15 | Sharp Kabushiki Kaisha | Image signal processor generating reduced memory consumption still images yet preserving image quality |
NL8700903A (nl) * | 1987-04-16 | 1988-11-16 | Philips Nv | Beeldweergeefinrichting met een rastertalomzetter. |
DE3722170A1 (de) * | 1987-07-04 | 1989-01-12 | Thomson Brandt Gmbh | Verfahren und vorrichtung zur verminderung der sichtbarkeit der zeilenstruktur eines fernsehbildes |
JP2601840B2 (ja) * | 1987-09-30 | 1997-04-16 | 株式会社東芝 | 映像表示装置 |
JPH01319389A (ja) * | 1988-06-20 | 1989-12-25 | Fujitsu Ltd | カラー画像表示制御装置 |
JPH0220183A (ja) * | 1988-07-08 | 1990-01-23 | Mitsubishi Electric Corp | 走査線変換装置 |
EP0445336B1 (de) * | 1990-03-09 | 1995-01-18 | Deutsche ITT Industries GmbH | Verfahren und Vorrichtung zur Reduktion des Kantenflackerns eines Fernsehbildes |
DE4015437A1 (de) * | 1990-05-14 | 1991-11-21 | Philips Patentverwaltung | Schaltungsanordnung zum verringern des zeilen- und kantenflimmerns bei fernsehbildern und signalverarbeitungsschaltung hierzu |
JP3154190B2 (ja) * | 1992-04-10 | 2001-04-09 | ソニー株式会社 | 汎用走査周期変換装置 |
FR2696010B1 (fr) * | 1992-09-24 | 1994-12-02 | Agelec | Procédé et installation de désentrelacement d'images radar. |
DE4233368C1 (ja) * | 1992-10-05 | 1993-04-29 | Loewe Opta Gmbh, 8640 Kronach, De | |
FR2719928B1 (fr) * | 1994-05-10 | 1996-08-02 | Essilor Int | Procédé de transformation d'une image vidéo en une image pour matrice d'affichage. |
JP3536409B2 (ja) * | 1995-03-20 | 2004-06-07 | ソニー株式会社 | 垂直偏向制御回路及びテレビジョン受像機 |
FR2750279B1 (fr) * | 1996-06-19 | 1998-08-07 | Thomson Multimedia Sa | Procede et dispositif de modification de la frequence-trame d'un signal de television |
KR101206503B1 (ko) * | 2006-06-30 | 2012-11-29 | 삼성전자주식회사 | 스큐 제거 회로 및 그에 의한 스큐 제거 방법 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6043707B2 (ja) * | 1978-03-08 | 1985-09-30 | 株式会社東京放送 | 位相変換装置 |
US4322750A (en) * | 1979-05-08 | 1982-03-30 | British Broadcasting Corporation | Television display system |
JPS57106285A (en) * | 1980-12-22 | 1982-07-02 | Sony Corp | Time base collector |
US4623913A (en) * | 1984-04-13 | 1986-11-18 | Rca Corporation | Progressive scan video processor |
US4593315A (en) * | 1984-05-29 | 1986-06-03 | Rca Corporation | Progressive scan television receiver for non-standard signals |
US4573080A (en) * | 1984-06-28 | 1986-02-25 | Rca Corporation | Progressive scan television receiver with adaptive memory addressing |
US4595953A (en) * | 1984-10-31 | 1986-06-17 | Rca Corporation | Television receiver having character generator with burst locked pixel clock and correction for non-standard video signals |
US4639763A (en) * | 1985-04-30 | 1987-01-27 | Rca Corporation | Interlace to non-interlace scan converter for RGB format video input signals |
US4630098A (en) * | 1985-07-31 | 1986-12-16 | Rca Corporation | Progressive scan display system with correction for non-standard signals |
-
1985
- 1985-07-31 US US06/761,215 patent/US4680632A/en not_active Expired - Lifetime
-
1986
- 1986-07-24 GB GB8618101A patent/GB2178267B/en not_active Expired - Fee Related
- 1986-07-30 FR FR8611063A patent/FR2585916A1/fr active Granted
- 1986-07-30 KR KR1019860006250A patent/KR950007898B1/ko not_active IP Right Cessation
- 1986-07-30 JP JP61181211A patent/JPH0783467B2/ja not_active Expired - Fee Related
- 1986-07-31 DE DE3625933A patent/DE3625933C2/de not_active Expired - Fee Related
-
1989
- 1989-06-27 GB GB8914701A patent/GB2218877B/en not_active Expired - Fee Related
-
1995
- 1995-02-09 HK HK18295A patent/HK18295A/xx not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0712523A (ja) * | 1993-06-23 | 1995-01-17 | Res Dev Corp Of Japan | 膜厚・屈折率の高感度色差観察法 |
Also Published As
Publication number | Publication date |
---|---|
GB2178267B (en) | 1990-02-28 |
GB2218877A (en) | 1989-11-22 |
KR950007898B1 (ko) | 1995-07-21 |
FR2585916B1 (ja) | 1993-02-26 |
KR870001727A (ko) | 1987-03-17 |
GB2218877B (en) | 1990-03-14 |
GB8618101D0 (en) | 1986-09-03 |
JPH0783467B2 (ja) | 1995-09-06 |
GB8914701D0 (en) | 1989-08-16 |
GB2178267A (en) | 1987-02-04 |
DE3625933C2 (de) | 1995-06-08 |
US4680632A (en) | 1987-07-14 |
HK18295A (en) | 1995-02-17 |
DE3625933A1 (de) | 1987-02-12 |
FR2585916A1 (fr) | 1987-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6231289A (ja) | テレビジヨン表示方式 | |
US5933196A (en) | Pixel conversion apparatus | |
JPH0851646A (ja) | 多規格適合形ビデオ信号復号器及びビデオ信号復号化方法 | |
US4573080A (en) | Progressive scan television receiver with adaptive memory addressing | |
US4630098A (en) | Progressive scan display system with correction for non-standard signals | |
JP2838402B2 (ja) | テレビジョン装置 | |
KR940011064B1 (ko) | 비데오 신호 처리 장치 | |
US6380980B1 (en) | Method and apparatus for recovering video color subcarrier signal | |
US4593315A (en) | Progressive scan television receiver for non-standard signals | |
KR960007855B1 (ko) | 시간축 보정기 | |
JP3426090B2 (ja) | 画像情報処理装置 | |
JP3384693B2 (ja) | 画像データ処理装置 | |
US7298418B2 (en) | Method and system for processing in a non-line locked system | |
US7002635B1 (en) | Method for superimposing pictures | |
JP2002300425A (ja) | デジタル・ビデオ処理回路および方法 | |
JP3880177B2 (ja) | 時間軸補正装置 | |
EP0592533A1 (en) | Horizontal line counter stabilization in a video receiver | |
JPH10191265A (ja) | ビデオ信号の時間軸補正装置 | |
JPH0771198B2 (ja) | 基準信号再生回路 | |
JPH06311521A (ja) | 色ノイズ低減回路 | |
JPH10145815A (ja) | サンプリング位相変換装置 | |
JPH10234056A (ja) | サンプリング位相変換装置 | |
JPH0870397A (ja) | 雑音低減回路および映像信号処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |