JPS62299014A - 半導体膜の製造方法及びプラズマｃｖｄ用マスク - Google Patents
半導体膜の製造方法及びプラズマｃｖｄ用マスクInfo
- Publication number
- JPS62299014A JPS62299014A JP61142529A JP14252986A JPS62299014A JP S62299014 A JPS62299014 A JP S62299014A JP 61142529 A JP61142529 A JP 61142529A JP 14252986 A JP14252986 A JP 14252986A JP S62299014 A JPS62299014 A JP S62299014A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- film
- substrate
- semiconductor film
- plasma cvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 title abstract 4
- 239000010408 film Substances 0.000 claims abstract description 59
- 239000000919 ceramic Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 15
- 239000010409 thin film Substances 0.000 claims abstract description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 18
- 230000005684 electric field Effects 0.000 abstract description 5
- 230000001737 promoting effect Effects 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔概要〕
水素化アモルファスシリコン膜等の半導体膜を、プラズ
マＣＶＤ法を使用して、簡略に、しかも、高速をもって
製造しうるようになす改良である。
マＣＶＤ法を使用して、簡略に、しかも、高速をもって
製造しうるようになす改良である。
本発明の要旨は、表面に金属膜等の導電体膜が形成され
ているセラミック板状体よりなるマスクを使用し、この
マスクの導電体膜を基板側の電極電位と同一の電位に維
持しながらプラズマＣＶＤ法を実行する半導体膜の製造
方法と、この方法の実施に必須なマスク（表面に金属膜
等の導電体膜が形成されているセラミック板状体よりな
るマスク）とである。
ているセラミック板状体よりなるマスクを使用し、この
マスクの導電体膜を基板側の電極電位と同一の電位に維
持しながらプラズマＣＶＤ法を実行する半導体膜の製造
方法と、この方法の実施に必須なマスク（表面に金属膜
等の導電体膜が形成されているセラミック板状体よりな
るマスク）とである。
本発明は水素化アモルファスシリコン膜等の半導体膜を
製造する方法と、この方法の実施に直接使用するプラズ
マＣＶＤ用マスクとに関する。
製造する方法と、この方法の実施に直接使用するプラズ
マＣＶＤ用マスクとに関する。
水素化アモルファスシリコン膜等の半導体膜の製造方法
に、プラズマＣＶＤ法が使用されることは周知である。
に、プラズマＣＶＤ法が使用されることは周知である。
プラズマＣＶＤ法を使用してなす半導体膜の製造方法に
は、従来、レジストマスクが使用されていたが、操作を
簡略にするため、セラミックマスクまたはメタルマスク
を使用してなす半導体膜の製造方法が開発された。
は、従来、レジストマスクが使用されていたが、操作を
簡略にするため、セラミックマスクまたはメタルマスク
を使用してなす半導体膜の製造方法が開発された。
セラミックマスクを使用してなす半導体膜の製造方法に
おいては、半導体膜成長速度がマスクレス法の場合に比
し約半分であるという欠点がある。
おいては、半導体膜成長速度がマスクレス法の場合に比
し約半分であるという欠点がある。
また、メタルマスクを使用してなす半導体膜の製造方法
においては、メタルマスクの温度が上昇するため、メタ
ルマスクが基板上で歪み、アモルファスシリコン等の半
導体が滲み出すという欠点がある。
においては、メタルマスクの温度が上昇するため、メタ
ルマスクが基板上で歪み、アモルファスシリコン等の半
導体が滲み出すという欠点がある。
本発明は、これらの欠点を解消することにあり、プラズ
マＣＶＤ法を使用して、水素化アモルファスシリコン膜
等を、簡略に、しかも、高速をもって製造しうる半導体
膜の製造方法と、この方法の実施に直接使用するプラズ
マＣＶＤ用マスクとを提供することにある。
マＣＶＤ法を使用して、水素化アモルファスシリコン膜
等を、簡略に、しかも、高速をもって製造しうる半導体
膜の製造方法と、この方法の実施に直接使用するプラズ
マＣＶＤ用マスクとを提供することにある。
上記の目的を達成するために本発明が採った第１の手段
は、 選択された領域に対応する開口を有し表面に金属の薄膜
２が形成されているセラミック板状体１よりなるマスク
３を使用し、 このマスク３の金属の薄膜２の電位を、基板６が載置さ
れる電極４の電位と同一電位に維持してなすプラズマＣ
ＶＤ法を使用して、 基板上の選択された望誠に、水素化アモルファスシリコ
ン膜等の半導体膜を製造することにある。
は、 選択された領域に対応する開口を有し表面に金属の薄膜
２が形成されているセラミック板状体１よりなるマスク
３を使用し、 このマスク３の金属の薄膜２の電位を、基板６が載置さ
れる電極４の電位と同一電位に維持してなすプラズマＣ
ＶＤ法を使用して、 基板上の選択された望誠に、水素化アモルファスシリコ
ン膜等の半導体膜を製造することにある。
上記の目的を達成するために本発明が採った第２の手段
は、 選択された領域に開口を有し表面に金属の薄膜２が形成
されているセラミック板状体１をもってプラズマＣＶＤ
用マスクを構成することにある。
は、 選択された領域に開口を有し表面に金属の薄膜２が形成
されているセラミック板状体１をもってプラズマＣＶＤ
用マスクを構成することにある。
本発明の動作機構は必ずしも明らかではないが、従来技
術に係るセラミ−７クマスクを使用すると、Ｕｆｉ体で
あるセラミックマスクの存在により、プラズマＣＶＤ装
この平行平板間に十分に大きな電界強度が発生しないに
反し、本発明に係るプラズマＣＶＤ用マスクは表面に導
？！ｔｉｌｌ！Ｊが形成されているセラミック板状体よ
りなり、しかも、この導″ｒＬ膜の電位は基板側の電極
の電位と同一の電位とされているので、プラズマＣＶＤ
装コノ平行平板間に十分大きな電界強度が発生し、プラ
ズブ化が促進されるとともに、基板表面にも大きな電界
強度が存在することになり、これらが相剰的に作用して
、半導体膜の形成される速度が向上するものと考えられ
る。
術に係るセラミ−７クマスクを使用すると、Ｕｆｉ体で
あるセラミックマスクの存在により、プラズマＣＶＤ装
この平行平板間に十分に大きな電界強度が発生しないに
反し、本発明に係るプラズマＣＶＤ用マスクは表面に導
？！ｔｉｌｌ！Ｊが形成されているセラミック板状体よ
りなり、しかも、この導″ｒＬ膜の電位は基板側の電極
の電位と同一の電位とされているので、プラズマＣＶＤ
装コノ平行平板間に十分大きな電界強度が発生し、プラ
ズブ化が促進されるとともに、基板表面にも大きな電界
強度が存在することになり、これらが相剰的に作用して
、半導体膜の形成される速度が向上するものと考えられ
る。
以下、図面を参照しっ覧、本発明の一実施例に係る半導
体膜の製造方法及びプラズマＣＶＤ用マスクについて、
さらに説明する。
体膜の製造方法及びプラズマＣＶＤ用マスクについて、
さらに説明する。
ガラス板拳セラミック板等１の上に水素化アモルファス
シリコン膜を形成する場合について述べる。
シリコン膜を形成する場合について述べる。
第１ａ図参照
所望のパターンを有するセラミック板状体ｌの表面に、
金属の薄膜２を形成し、セラミック板状体１の表面に導
電膜２が形成されているプラズマＣＶＤ用マスク３を製
造する。セラミ−２り板状体１の厚さは約１■が適当で
あり、金属膜２の厚さは約１．０００人が適当である。
金属の薄膜２を形成し、セラミック板状体１の表面に導
電膜２が形成されているプラズマＣＶＤ用マスク３を製
造する。セラミ−２り板状体１の厚さは約１■が適当で
あり、金属膜２の厚さは約１．０００人が適当である。
第１ｂ図参照
平行平板型プラズマＣＶＤ装置の一方の電極４上に基板
６（その上に水素化アモルファスシリコン膜が形成され
るセラミック板状体基板）を取り付け、その上に、上記
のマスク３を取り付ける。
６（その上に水素化アモルファスシリコン膜が形成され
るセラミック板状体基板）を取り付け、その上に、上記
のマスク３を取り付ける。
このとき、マスク３の金属膜２の電位は電極４の電位と
同一とするように接続する。
同一とするように接続する。
平行平板型プラズマＣＶＤ装置にはモノシランを供給し
、内圧は１〜３Ｔｏｒｒとし、基板温度は２００〜３０
０℃とし、上記の電極４と他の電極５との間に １３．
５８ＨｚのＲＦパワーを供給して、プラズマＣＶＤを実
行する。
、内圧は１〜３Ｔｏｒｒとし、基板温度は２００〜３０
０℃とし、上記の電極４と他の電極５との間に １３．
５８ＨｚのＲＦパワーを供給して、プラズマＣＶＤを実
行する。
このようにすると、基板６上に水素化アモルファスシリ
コン膜の薄＄７が２００人／分の速度で形成される。こ
の成膜速度はマスクレス法の場合の約８０％であり、十
分に速い、しかも、マスクを使用しているので、操作は
極めて簡略である。
コン膜の薄＄７が２００人／分の速度で形成される。こ
の成膜速度はマスクレス法の場合の約８０％であり、十
分に速い、しかも、マスクを使用しているので、操作は
極めて簡略である。
以上説明せるとおり、本発明に係る、プラズマＣＶＤ法
を使用して基板上の選択された領域に半導体膜を製造す
る方法においては、半導体膜が形成される領域に対応す
る開口を有し表面に金属の薄膜が形成されているセラミ
−２り板状体よりなるマスクが使用され、このマスクの
金属の薄膜の電位は基板６が載置される電極の電位と同
一電位に維持してなすプラズマＣＶＤ法が使用されてい
るので、水素化アモルファスシリコン膜等の半導体膜を
簡略に製造することができる。
を使用して基板上の選択された領域に半導体膜を製造す
る方法においては、半導体膜が形成される領域に対応す
る開口を有し表面に金属の薄膜が形成されているセラミ
−２り板状体よりなるマスクが使用され、このマスクの
金属の薄膜の電位は基板６が載置される電極の電位と同
一電位に維持してなすプラズマＣＶＤ法が使用されてい
るので、水素化アモルファスシリコン膜等の半導体膜を
簡略に製造することができる。
第１ａ図は、本発明の一実施例に係るプラズマＣＶＤ用
マスクの断面図である。 第１ｂ図は、本発明の一実施例に係る半導体膜の製造方
法の説明図である。 １・・・セラミック板状体、 ２・拳Φ金属膜、 ３・拳・プラズマＣＶＤ用マスク、 ４・・・プラズマＣＶＤ装置の一方の電極、５・・・プ
ラズマＣＶＤ装置の他方の電極。 ６・・・基板（その上に水素化アモルファスシリコン膜
が形成されるセラミック板状体 基板）、 ７・・・水素化アモルファスシリコン膜の薄膜。 本発明めマスク 第１ａ図 本発計ｉ遣せ玉 第１ｂ図
マスクの断面図である。 第１ｂ図は、本発明の一実施例に係る半導体膜の製造方
法の説明図である。 １・・・セラミック板状体、 ２・拳Φ金属膜、 ３・拳・プラズマＣＶＤ用マスク、 ４・・・プラズマＣＶＤ装置の一方の電極、５・・・プ
ラズマＣＶＤ装置の他方の電極。 ６・・・基板（その上に水素化アモルファスシリコン膜
が形成されるセラミック板状体 基板）、 ７・・・水素化アモルファスシリコン膜の薄膜。 本発明めマスク 第１ａ図 本発計ｉ遣せ玉 第１ｂ図
Claims (1)
- 【特許請求の範囲】 ［１］プラズマＣＶＤ法を使用して、基板（６）上の選
択された領域に半導体膜を製造する方法において、 前記選択された領域に対応する開口を有し表面に金属の
薄膜（２）が形成されてなるセラミック板状体（１）よ
りなるマスク（３）を使用し、該マスク（３）の前記金
属の薄膜（２）の電位を、前記基板（６）が載置される
電極（４）の電位と同一電位に維持してプラズマＣＶＤ
をなすことを特徴とする半導体膜の製造方法。 ［２］選択された領域に開口を有し表面に金属の薄膜（
２）が形成されてなるセラミック板状体（１）よりなる
ことを特徴とするプラズマＣＶＤ用マスク。 ［３］前記半導体膜は水素化アモルファスシリコン膜で
あることを特徴とする特許請求の範囲第１項記載の半導
体膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61142529A JPS62299014A (ja) | 1986-06-18 | 1986-06-18 | 半導体膜の製造方法及びプラズマｃｖｄ用マスク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61142529A JPS62299014A (ja) | 1986-06-18 | 1986-06-18 | 半導体膜の製造方法及びプラズマｃｖｄ用マスク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62299014A true JPS62299014A (ja) | 1987-12-26 |
Family
ID=15317478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61142529A Pending JPS62299014A (ja) | 1986-06-18 | 1986-06-18 | 半導体膜の製造方法及びプラズマｃｖｄ用マスク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62299014A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0362923A (ja) * | 1989-07-31 | 1991-03-19 | Kokusai Electric Co Ltd | プラズマｃｖｄ装置用電極構造 |
-
1986
- 1986-06-18 JP JP61142529A patent/JPS62299014A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0362923A (ja) * | 1989-07-31 | 1991-03-19 | Kokusai Electric Co Ltd | プラズマｃｖｄ装置用電極構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03271200A (ja) | ダイヤモンド薄膜のエッチング方法 | |
| JPS6110279A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
| JPS62299014A (ja) | 半導体膜の製造方法及びプラズマｃｖｄ用マスク | |
| JPH03100516A (ja) | 液晶表示装置の製造方法 | |
| JPS61231714A (ja) | 薄膜トランジスタの製造方法 | |
| JP2564748B2 (ja) | プラズマ気相反応装置およびプラズマ気相反応方法 | |
| JPS59149060A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6347981A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS577972A (en) | Insulated gate type thin film transistor | |
| JPS61214526A (ja) | 半導体装置の製造方法 | |
| JP3261795B2 (ja) | プラズマ処理装置 | |
| JPS6216509A (ja) | 半導体装置用基板の製造方法 | |
| KR940004853A (ko) | 박막 트랜지스터의 저항층 식각방법 | |
| JP2000138184A5 (ja) | ||
| JPH05267663A (ja) | 半導体装置の製造方法 | |
| JPH03129821A (ja) | 半導体装置の製造方法 | |
| SU834805A1 (ru) | Способ получени рисунка на пленкеАлюМиНи | |
| JPS5870572A (ja) | 半導体装置とその製造法 | |
| JPS612328A (ja) | プラズマ処理装置 | |
| JPH10270706A (ja) | 半導体装置の作製方法 | |
| JPS60117685A (ja) | 非晶質シリコン太陽電池 | |
| JPS6366910B2 (ja) | ||
| JPS59123769A (ja) | エツチング方法 | |
| JPH05259086A (ja) | 薄膜トランジスタアレイの製造装置 | |
| JPS57192073A (en) | Semiconductor device |