JPS62295106A - 機器制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 く技術分野〉 本発明は複数の負荷を有する機器を制御する機器制御装
置に関する。

〈発明の背景〉 近年、ＯＡ（オフィス・オートメーション）を始めとす
るＦＡ（ファクトリ・オートメーション）、ＬＡ（ラボ
ラトリ・オートメーション）等全ての産業分野における
進展は、目ざましい。それはエレクトロニクスとメカと
の融合を上手に行った成果と言っても良い。

言うまでのなくその基盤は半導体集積技術の著しい進展
とコンピュータ技術の相乗効果に依存する所が大きい。

大量に物を安く普及させるには何と言ってもシステムの
ＬＳＩ化による。しかしメカと、それを制御するエレク
トロニクスとの接点はまだ無駄な所が多い。従ってユー
ザはこの接点に余計なお金を払わされていると考えられ
る。現状のメカトロニスクの制御例について、ＯＡ機器
の花形である複写機を例に説明する。

第３図に卓上型自動両面複写機の断面図を示す。

複写機の機能を大別すると給紙搬送系、露光系、作像系
、それに制御系の４つのブロックで構成される。

第３図に基づいて機械の動きを説明する。まずコピーし
ようとするオペレーターは原稿台カバー１を開けてオリ
ジナル（原稿）をセットする。図示してない操作部より
、縮小又は拡大する場合は、変倍キーによって必要に応
じて変倍率をセットする。さらにコピ一枚数、濃度のオ
ート、マニュアルの選択、コピーモード、片面又は両面
の選択をそれぞれのキーによって行う。両面コピーの例
で話を進める。両面モードに選択してコピースタートキ
ーをＯＮする。

ハロゲンランプ３が点灯し、感光体ドラム２０が回転し
、コロナ帯電器１３が付勢される。ランプ３と第１ミラ
ー４は同一の構造体になっており原稿面をスキャンして
行く。画像は第１ミラー４、第２ミラー５、第３ミラー
６、夫々ズームレンズ１１を通って第４ミラー７、第５
ミラー８、第６ミラー９によって光軸が形成され、ドラ
ム面に結像される。ドラム面上の像（静電潜像）はイレ
ースランプ１５によって、紙サイズに応じて、像の乗っ
てない部分の表面電位が除去される。更に現像部１７で
トナーが電位ののっている領域に付着して潜像は顕像化
される。−力選択されたカセット２２又は２４により給
紙された転写紙はレジストローラ３０で待機している。

所定のタイミングで３０が回転し、ドラム面上の像と位
置合せが行われて、転写コロナ帯電器１４の付勢によっ
てドラム面上の像は転写紙に転写される。次に分離ロー
ラー３１によって転写紙はドラムと分離して、紙搬送ベ
ルト３２によって定着部３３へ運ばれる。ここで熱遍圧
力を加えられて、トナーは融着する。次に紙ガイド板３
４は、両面モードであるから排紙ローラ３７に導・き両
面排紙台３８に一旦運ばれる。ここに運ばれた紙は、重
力によって自然に下方に滑ってローラ３９に（わえこま
れて、中間カセット２６にストックされる。なお両面排
紙台３８に紙はストックされる事はなく、１枚毎に滑り
落で行く。

このようにしてセットした枚数分、表面にコピーされた
紙は中間カセットに貯えられて行く。一方転写の終了し
たドラム面上の像はクリーニング部１９でドラム面の清
浄が行なわれる。ドラム面に付着していた残トナーは除
去される。さらに除電ランプ１８が照射されてドラム面
上の残留電位の除去が行なわれる。

次にコロナ帯電器１３によって新たに帯電され、所定の
表面電位がドラムにのって新たな画像が形成される。

次に片面（両面）のコピーが終了した時、オペレータは
オリジナルを変えて次のコピー動作（裏面コピー）を行
う。オリジナルをセットして新たにコピースタートキー
（図示してない）をＯＮすると、裏面のコピー動作が開
始する。所定のタイミングで中間トレー２６より給紙ロ
ーラ２５が回転して給紙される。ガイド板２９によって
紙は反転してレジストローラ３０Ｉ：（わえ込まれる。

画像の先端合せを行うため所定のタイミングでスタート
信号があるまで待機している。

画先を合わせるため、所定のタイミングによって、レジ
ストローラ３０が回転し、感光体ドラム２０上に形成さ
れた画像の転写が行なわれる。この時、所定のタイミン
グで転写コロナ１４が付勢され裏面に画像が転写される
。分離ローラ３１でドラムと分離され、搬送ベルト３２
で定着部３３に運ばれる。ここでトナーは融着される。

次にローラ４０にくわえ込まれる。ガイド板３４は今度
は排紙台３６に導くようにガイドされ、両面にコピーさ
れた転写紙は排紙台３６にストックされる。この様にし
て両面コピーのプロセスが完了する。通常の片面のみの
コピーの場合はガイド板３４は排紙台３６に導いている
。又裏面のみのコピーの時カセット２２又は２４から給
紙された紙は、紙搬送系のみ付勢されて白紙の状態で中
間カセット２６に移送される。この時作像系の動作は一
切行なわないで、給紙カセット２２又は２４から紙を給
紙して、中間カセット２６に紙を搬送する系のみが動作
する。コピーの品質を良（する為、自動露光機能がつい
ている。これは感光体にのる表面電位を一定値に制御し
て原稿濃度に関係なく、常に良好な濃度を得る事が、可
能なようにコントロールするものである。コピーの開始
の前にまず表面電位のモニターが行われる。これは、標
準反射板１０で反射した光を感光体２０に照射して、表
面電位センサー１６でモニターして適正な値になるよう
にまず帯電器１３のコロナ電圧のコントロールを行う。

コピー動作の時、ユーザがオートに選択した時、光学系
は原稿モニターの為にブリスキャンを行い、原稿の濃度
のモニターを行ってコロナ電圧、バイアス値の設定を行
う。１回コピー毎にモニターを行う為にブリスキャン動
作が面倒な場合はリアルタイムで逐次原稿濃度をモニタ
ーしながら適正濃度になる様、現像バイアスの値をコン
トロールする。連続コピーの場合（１枚目の原稿から複
数枚のコピーをとること）は２枚目からコロナ電圧、ラ
ンプの光量をコントロールして適正濃度にする事が出来
る。又原稿濃度を原稿面にあてた反射光をサンプリング
して適正濃度と原稿サイズの検知を行うこともある。

以上卓上型自動両面コピーマシーンに付簡単に説明した
。

本体機械の外にＡＤＦ　（自動原稿フィーダー）、ソー
タ、又はコレ−ター、ペーパーデツキ、料金カウンター
等が機械の周辺に装着する場合がある。

第３図中４１は外部装置との接続用のインタフェースで
、例えばパソコンと接続する場合、Ｒ３２３２ｃ等の汎
用インタフェース端子が備えられている。

第４図ａ、ｂは従来例における複写機の制御回路の構成
を示した。ＣＰＵにワンチップコントローラ、インテル
社製のマイクロコンピュータ８ｏ５１を２ケ、Ｉ１０拡
張チップ８２５５を２ケにより構成される。第４図（ａ
）　ノｃｐＵ、　　（インテル社製８０５１　）はＣＭ
Ｏ５のチップを用い、バッテリバックＵＰによって電源
遮断時の情報の保持が可能としている。ＣＰＵ　、は複
写機の給紙、搬送、ドラム回転、その他機横要素のタス
クの実行を行い、第４図（ｂ）のＣＰＵ　２は光学系ス
キャナー用サーボモーター、ＰＣＭ変倍用ズームレンズ
移動用のパルスモータＰＭ、それに操作表示部のキー人
力マトリクスＫＩＭ　、液晶表示部ＬＣＤのコントロー
ルを行う。なお液晶は偏光板によって、バックライトを
照射して２色の発色が可能である。

コピー可能な状態の時には緑が、コピー不可の状態にお
いては赤が発色される。

第４図（ａ）においてＣＰＵ　、には原稿濃度パターン
検知による原稿サイズ検知と、ＡＥ（自動露光）用のセ
ンサーＰＤ、感光体の表面電位センサーＳＥ、温度コン
トロールセンサＮ　Ｔ　Ｃ、それにノイズレベルの高い
信号入力として１チヤンネル、計４チャンネルのＡ／Ｄ
コンバータを使用している。ＣＰＵ　、にはＡ／Ｄコン
バータ内蔵形のワンチップマイコンを使用する例が多い
。

複写機のタイミング制御はドラム駆動モーターの回転に
よって発生するエンコーダーＥＮＣの出力パルスをカウ
ントしてタイミングを進めて行くイベントカウンター入
力端子Ｔ１にこのパルスを入力する。入力端子Ｔ。には
交流のゼロクロス点を検出する検出器ｚＸの出力パルス
を入力し、タイマー用のカウントパルス、温度、露光ラ
ンプコントロールにおけるＡＣ電源のゼロクロストリガ
ーに利用される。その他人出力ポートはＣＰＵ本体ＣＰ
Ｕ　、と、Ｉ１０拡張チップＩ／○Ｅ１，２には各種セ
ンサー、機構制御用のソレノイド、クラッチ等を接続し
てこれらの検出付勢を行う。コピープロセスは給紙、帯
電、露光、現像、転写、搬送、定着、排紙、それに感光
体のクリーニングによってコピー動作は完了する。それ
に異常状態の検知、即ち重異常として定着温度の異常上
昇、露光ランプの異常点灯、紙詰り、軽異常として紙ナ
シ、トナーナシ、等があげられる。それにコピー前に異
常があるかないかをチェックする診断を行う。

これらはセンサー人力とソフトウェアの処理によって判
定される。

以上の説明からも容易に理解されると思うがアナログ複
写機は、入出力数が多いのと実時間処理の多いのが特徴
と言える。

以上入出力機能を整理し、代表的なものを図示すると第
５図の様になる。

先にも述べた様に複写機の制御部の主な特徴は次の通り
である。

■　入出力ポート数が多い ■　回路基板が小さい ■　リアルタイム制御・表示 ■　きわめてコストの低減を求めねばならない従ってＲ
ＯＮｉ　、　　ＲＡ　Ｍ　、　　Ｔ　Ｉ　Ｍ　Ｅ　Ｒ、
、Ｉ　１０端子を全て内藏したワンチップマイコンを用
いることにより、ＬＳＩの数を減らすのと同時に、この
ワンチップマイコンを複数用いることにより、Ｉ／○ポ
−ト数の増加、リアルタイム性の確保ＲＯＭ、ＲＡＭ容
量の増加が計られている。

しかしながら最近の複写機はその高機能性、表示画面の
コピー等の多機能化がなされているため、Ｉ１０ポート
数の増加が著しく、ワンチップマイコン内蔵のＩ１０端
子のみでは必要なＩ１０数が確保できないのが現状であ
る。

そこで最近普及の著しいゲートアレーを使用して、周辺
のＩｌｏ、バッファ等を数チップにまとめる方法も使用
されているが、量産品については、思った程コストが下
らない、又機能等を大きく差別化する事が出来ない。

〈目　的） 本発明は上述の如き従来技術の欠点に鑑み、複数の処理
を並列に実行でき、しかも各種外部装置と通信が可能な
機器制御装置の提供を目的としている。

〈実施例〉 第１図（ａ）に本実施例の制御装置（以下コントローラ
）の構造（アーキテクチャ）の概念図を示す。

コントローラは階層構造となっており、モニタＣＰＵ　
（モニタ制御部）システムインタフェースコープロセツ
サ（制御実行部）群、それに各種ｌ１０（入出力部）と
なっている。モニタＣＰＵは一般汎用プロセッサで主に
コープロセツサとシステムインタフェースとＩｌｏの管
理を行う。これは、要するにモニタの（ソフト上で言う
管理プログラム）役割とコープロセツサで処理出来ない
複雑な演算及び、コントローラ内部、外部とのインタフ
ェース等をこのモニタＣＰＵが処理する。即ち、実時間
処理を行うメカトロニクス制御システムにおいて、時間
のかかる、複雑な処理をモニタＣＰＵが受は持ってその
処理結果を要求のあったコープロセツサにわたす事にな
る。コープロセツサは数チャンネルから数十チャンネル
あり、それぞれが、ＣＰＵとは独立して動作する事が出
来る。そしてモニタＣＰＵと同様に外部のＲＯＭＳＲＡ
Ｍをアクセスフェッチを行う。システムバスはモニタＣ
ＰＵが使用していないサイクルに順番にコープロセツサ
が使用する。

従ってモニタＣＰＵに比し、コープロセツサは、もし１
６チヤンネルあれば、そのスピードは１／１６の速さに
減速される。各種Ｉ１０は、メカトロニクス制御用のＩ
ｌｏで、入出力ポート及びその拡張機能、パルスモータ
−コントロール用多相パルス発生装置、電源、ランプ制
御用のＰＷＭ　（パルス巾制御装置）、それにＡ／Ｄコ
ンバータ、外部との通信用端末装置がある。

特に第１図（ａ）の階層構造によるアーキテクチャーの
特徴は、システムインタフェースをモニタＣＰＵ、及び
コープロセツサ群によって管理出来る事である。第５図
に示した様にメカトロニクスの制御はＩｌｏのポート数
が機能と共に上昇し、かつ制御そのものが、他の機器と
有機的に結合してさらに新たな機能と用途が生まれる様
になった。例えば、最近普及の著しいパソコン（ｐｃ）
と制御装置（メカトロコントローラ）を接続して操作性
、診断機能、それに制御機能を向上させ、さらに制御コ
ストを低減させる事も行なわれて来た。本提案は時代の
要請によって年々複雑さを増大させている制御機能を効
率良くコントロールする事にある。

従来これを効率良く行なおうとするとＣＰＵ。

マイクロコントローラを複数個、いくつも用いて、マル
チプロセッサ処理を行って来た。しかし最近各方面で言
われているようにそれに伴ってソフトウェアの増大によ
る危機が叫ばれるようになった。

マルチプロセッサシステムはそれなりに、効率は良いが
、ソフトウェアが複雑になるのと、プロセッサ間の情報
のやりとりを行うためのオーバーヘッドが大きく、まだ
研究の余地を多く残している。第１図（ａ）のヒエラル
キー（階層）構造によるコントローラは、メカトロニク
スの制御に必要なＩｌｏとメモリ、外部機器との通信の
ためのインタフェース信号ラインをその目的に応じて４
本もっている事である。第１図（ｂ）はコントローラの
内部及びブロック図である。ＲＡＭ　（１）は汎用ＲＡ
Ｍで、モニタＣＰＵはじめ内部のシステムバスを介して
コープロセッサも使用出来る。ＲＡＭ　（２）はデュア
ルポートＲＡＭで主に汎用ＣＰＵとコープロセツサ間の
データー交換のインタフェースに用いられる。例えばコ
ープロセッサの一つがモニタＣＰＵにあるデーターを渡
したい場合、このＲＡＭ　（２）の指定した領域にデー
ターを投入すれば一定のタイミングの後にモニタＣＰＵ
がとりに来る。そしてそのデーターをもとにモニタＣＰ
Ｕが高速演算処理を行って加工したデーターを同様にＲ
ＡＭ　（２）の特定の領域にそのデーターを収めておけ
ば、コープロセツサの一つがそのデータをとりに来て、
それを実行中のタスクの処理に用いる事が出来る。

即ち、コープロセツサは、演算処理はモニタＣＰＵに任
せて、他のタスクの処理を休まず実行出来る。

このようにコープロセッサはタスクの処理に忙しい時、
高速なモニタＣＰＵを使って処理を同時に並列に行う事
が出来る。コントロールレジスターはモニタＣＰＵから
見てツープロセッサ１６チヤンネルのスタート、ストッ
プ、その他各種の要求、制御信号を送るためのコントロ
ールレジスタで、同様にコープロセツサよりＣＰＵに対
するのと同様である。

当然、モニタＣＰＵはツープロセッサ１６チヤンネルの
うちどのコープロセッサよりどんな要求があったかを認
知する事が出来る。

先きにも述べたがコープロセッサのもと、各種のメカト
ロ制御用Ｉ１０装置が用意されている。

本コントローラｌは通常のタスクは１６個のコープロセ
ツサが並列に実行し、緊急なもの、複雑な処理は汎用Ｃ
ＰＵが行ってその結果を、処理をモニタＣＰＵに依頼し
たコープロセッサが取りに行くだけで、全て問題なく実
行出来る。通常メカトロニクスのコントローラの場合、
同時に実行するタスクは、シーケンスコントロール、サ
ーボ、パルスモータ−１が２〜４　（ＦＡにおける三軸
ｘ、　　ｙ、　ｚ同時処理の場合は３つのサーボ又はパ
ルスのタスクを実行する）、表示キーボードスキャン、
光学系露光装置、温度コシトロール、紙搬送装置、電源
制御、それに各種センサー信号の処理、診断制御等があ
げられるが、このうちオーバラップして同時に並行処理
しなければならないものは７〜８です（なくとも１０の
タスク程度である。従って、１６個のコープロセッサで
十分はとんどのものは処理可能である。

いろいろなタスクを例えばＡのタスクが終ったら、Ｂの
タスクをという具合に並列処理の必要のないものであっ
たならば一つのコープロセツサでタスクを変更しながら
実行出来る。従って、本コントローラは、近年あらゆる
分野で問題提起されているソフトウニアクライシス（ソ
フトウェアの危機）に対応出来るものである。即ち、プ
ログラムをある機械を開発する都度作るのではなく、あ
る共通要素毎に標準化し、パーケツジ化してライブラリ
にしておけば、その都度プログラムを作らなくて、この
様なコープロセツサに処理出来る様な形にしておけば良
い。必要に応じてＲＯＭ上に備えておいて、呼び出して
使用すれば良い。従って、本コントローラを使用すれば
、ソフトウェアに要する負担を軽減する事が出来る。ヒ
エラルキー（階層）の下位に位置するＩｌｏは、入出力
ポートそのもの、及びその拡張装置（外部に入出力ポー
トを拡張する場合の、コープロセッサとレジスターを用
いてあたかも自身のチップ上のＩｌｏかの様にシステム
バスを通して入出力出来るバーチカル（仮想）Ｉ１０装
置）がある。

本提案はバーチカルＩ１０をＩ１０専用のバスをもつ事
で効率を上げた。又、パルスモータ−のコントロールを
行う場合、出力装置はコープロセツサと共に任意のパル
ス幅の、波形を生成出来るものである。例えば５相のパ
ルスモータ−を使用する場合は１０のパルス生成が必要
である。もしプロセッサーが８ビツトの場合、同時出力
は理論上不可能であるが、先きに述べたバーチカルＩ１
０と５相パルスモータ−を接続するＩ１０チップ上にＲ
Ａ　Ｍを内蔵させて、あらかじめそのＲＡ　Ｍ上にモー
ターのデーターを格納しておき、出力するタイミングを
コントローラより出して行けば問題ない。

本コントローラの別の特徴はモニタＣＰＵのアドレス／
データバス（システムバス）と独立したＩ１０バスをも
っている事にある。第１図（ｂ）に示すようにＩ１０拡
張用ウィンドと言うレジスタがあり、このウィンドオペ
レーション用レジスタにアドレスをセットすればフィジ
カルアドレスとして出力される。このＩ１０スペースは
バンク構造になっており例として６バンクのアクセスが
可能である。

各バンクは６４バイトからなりでいる。従ってこのＩ１
０バスだけで、３．０７２ポートの拡張が可能である。

従ってシステムバスと分離しているため、命令のフェッ
チ、アクセスはシステムバス上のＲＯＭより呼び出し、
Ｉｌｏのリード、ライトはこのＩ１０バスを用いれば、
アクセスの速度は速く、効率が良い。システムバスは従
来のＣＰＵと同様にメモリＩ１０デバイスを接続する事
が可能である。このＩ１０バスの利点は、ウィンドと称
するレジスタにアクセスするだけで、外部のＩ１０バス
上に接続されたＩ１０デバイスのリード、ライトが可能
である。

次に本コントローラはμｍＬＡＮと称する非同期のシリ
アル通信装置をもっている。μｍＬＡＮについては現在
米国を始め世界的に標準化しようとする動きがある。

これにはＩ１０デバイス、スレイブのプロセッサを接続
出来、２本のラインで拡張可能であるから、かなり遠方
との通信に適している。第１図（Ｃ）にそのμｍＬＡＮ
の構成を示した。送信、受信の２つのレジスタμＢＵＦ
　、〜μＢＵＦ　２と制御レジスタμＣＯＮとμＮＣ０
Ｎを持つ。

μＢＵＦ１＋２はシリアルポートの送受信データを一時
的に格納するためのバッファである。シリアルポート制
御レジスタμＣＯＮはシリアルポートの制御を行う読み
／書き可能なレジスタである。μＣＯＭは、シリアル・
ポートの動作モード、送受信データのＭＳＢおよび送受
信完了割り込み要求フラグを収容している。

拡張シリアル・ポート制御レジスタ（μＣ０Ｎ）の設定
がこの制御レジスタの設定に優先する。

μＮＣ０Ｎ制御レジスタは拡張シリアル・ポート・レジ
スタと称し、シリアルポートの動作モードを設定し、エ
ラー発生を示す読み／書き可能なレジスタである。ボー
レイトは使用する発振器の周波数とりロードレジスタ（
１６ビツトタイマー）の分解能に依存する、本システム
では５０から４，８００．９．６００．１９，２００Ｂ
ＰＳをカバー出来る。

本コントローラのもつ１つの特徴はＩＣＥ　（インサー
キットエミュレータ）の機能がコントローラ本体に備え
られている事である。

これはシステムバスとは別にモニタＣＰＵを始めコープ
ロセツサ各種レジスタ、ＲＡＭの内容をリアルタイムで
出力して来る構造になっている。第１図（ｄ）にそのタ
イムチャートを示した。

アドレスコマンド（コントローラ内部のレジスタ、ＲＡ
Ｍ等の）に応じてＩＡＬＥによってラッチし、次にリー
ド信号（ＩＲＤ）によって出力したデーターをランチし
て開発支援システム上に写し出される。Ａ／Ｃは開発支
援装置のキーボード上よりコマンドされる。

従来、アドレス／データバスライン上を通してソフトウ
ェアによってブレークポイントをかけて、その後１時止
めて（ＣＰＵを）内容を見ていたものが、実時間でコン
トローラ内部を、ＣＰＵを動かしなからハキ出す事が出
来る。ＣＲＴに実時間で写し出しても見えないから（人
間の目が５ｐｅｅｄに追いつかない）開発支援システム
のＲＡＭ上に貯ておき、後からその内容を見る方法がと
られる。

第２図は本システムによる制御システムの構成例を示し
た構成としては第３図に示した複写機を１まわり機能を
大きくしたＯＡワークステーションの制御システムと考
えてよい。

従って第４図の制御システムより数倍機能が向上してい
る。第２図のシステムにおいて５つのブロックに大きく
分ける事が出来る。即ちコントローラ本体、μｍＣＡＮ
、Ｉ１０バス、システムバス、ＩＣＥバスに分ける事が
出来る。

コントローラ本体はコープロセツサより管理される１１
０群と・１つのシステムバスより構成される。

Ｉ１０群は、原稿の濃度を読み取るフォトサンサーアレ
ーからのイメージ入力の８チヤンネル、表面電位、温度
の計測、それにノイズレベルの高いノイズ源からの信号
入力の、５チヤンネル、サーボモーターのコントロール
ＰＬＬ　、、ＰＬＬ　２の２チヤンネル、それにゼロク
ロス入力、ＰＷＭ出力４チャンネル、これは図示してい
ない光量の制御及びＤ／Ａコンバーターに用い、各種電
源の制御に用いられる。ＰＣＬＫ　、〜、の３チヤンネ
ルは外部からのクロックをカウントする外部割り込みは
２チヤンネルあり、ここでは１チヤンネルのみ用いてい
る。電源遮断を検知して、コントローラの電源をすばや
く電池電源に切り換え、情報の蒸発を未然に防せぐ役割
りをはたす。

μｍＣＡＮはＯＡワークステーションの標作部、表示デ
ィスプレイ、キーボード、それに装置外にＡＤＦ　（自
動原稿送り装置）、ソータ、（頁ぞろい機）、ソータ２
のＩｌｏとのインタフェースを行っている。この様にμ
ｍＣＡＮはシリカル通信で、９．６ｋ１９．２にのボー
レイトの通信が可能である。

従ってコントローラの外部に広く遠隔にシステムを構築
する場合、東線が少ないのと、ノイズによる影響が少な
いので好都合である。この例としてＯＡワークステーシ
ョンとしたが、例えばμｌ１０２〜４に他のワークステ
ーションをおいてワークステーション同志のコミュニケ
ーションに用いても良い。

次にＩ１０バスは本システムはＩ１０ポートの拡張に用
いている。Ｕ、〜ｕ３はＩ１０ボートデバイスで例えば
インテル社製Ｉ１０装置８２５５を２つ集積されたデバ
イスと考えれば良い。本システムではＥｌｌｏ、〜Ｅ　
ｌ１０３の３つのチップで１４４個Ｉ１０ポートの拡張
を行っている。

次にシステムバスは、本マイクロコントローラのメモリ
（ＲＯＭ、ＲＡＭ）と汎用インタフェースが接続されて
いる。汎用インタフェースは例えば、Ｒ３２３２Ｃ，Ｇ
Ｐ　Ｉ　Ｂ等、他の機器（ＣＲＴ、ＰＣ。

Ｗ　ｐ　ｅ　ｔ　ｃ　）との接続に用いられる。次にＩ
ＣＥインタフェースが備えられていて、システムの故障
等があった時診断に用いたり、開発当初のディバックに
用いる事が出来る。

以上述べた様に本実施例によれば、階層構造を有するコ
ントローラのシステムで、外部とのインタフェースを汎
用ＣＰＵ、コープロセツサ群によってアクセス可能で、
目的に応じて効果的に使う事が出来る。又これらのバス
が階層構造中に存在し、ＣＰＵ又はコープロセツサ群に
よって管理される事は、メカトロニクスの様なリアルタ
イム制御を要求され、Ｉ１０数の多い、複雑な制御に指
向したシステムと言える。

〈効　果〉 以上の如（、本発明に依れば複数の処理を並列に実行で
きると共に、各種外部機器との接続が容易になり、機器
の制御効率を大幅に増大させることができる。

【図面の簡単な説明】

第１図（ａ）は本実施例の制御装置の構造を示す概念図
、第１図（ｂ）は制御装置の内部及び周辺の回路ブロッ
ク図、第１図（ｃ）はμｍＬＡＮの措成ブロック図、第
１図（ｄ）はＩＣＥデータパスラインのタイミング図、
第２図は複写機の制御回路図、第３図は複写機の断面図
、第４図（ａ）、　　（ｂ）は脱来の複写機の制御回路
図、第５図は複写機の入出力機能を示す図である。 ７４３１　口　（Ｃ） ＩＭ−ＬＡＮｔｈ’ｊ’ｌｆｋ’ 奮１図（ｄ） ＩＣＥ　　子°°−７バスライ） Ａｒｃ　ニアｌ′Ｌスコア；ト°。 垢５図

Claims (1)

1. 【特許請求の範囲】 複数の負荷を有する機器を制御する機器制御装置におい
   て、 複数の処理を並列に実行する複数の制御実行部、前記複
   数の制御実行部を管理するモニタ制御部、入出力部、及
   び複数のシステムインタフェースを有することを特徴と
   する機器制御装置。