JPS62294978A - Detection of poor continuity for through hole - Google Patents
Detection of poor continuity for through holeInfo
- Publication number
- JPS62294978A JPS62294978A JP61138190A JP13819086A JPS62294978A JP S62294978 A JPS62294978 A JP S62294978A JP 61138190 A JP61138190 A JP 61138190A JP 13819086 A JP13819086 A JP 13819086A JP S62294978 A JPS62294978 A JP S62294978A
- Authority
- JP
- Japan
- Prior art keywords
- holes
- hole
- substrate
- patterns
- closed loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 23
- 238000012360 testing method Methods 0.000 claims description 14
- 239000000523 sample Substances 0.000 abstract description 19
- 238000007689 inspection Methods 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000000059 patterning Methods 0.000 abstract description 3
- 230000007547 defect Effects 0.000 description 9
- 238000011179 visual inspection Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 4
- XTKDAFGWCDAMPY-UHFFFAOYSA-N azaperone Chemical compound C1=CC(F)=CC=C1C(=O)CCCN1CCN(C=2N=CC=CC=2)CC1 XTKDAFGWCDAMPY-UHFFFAOYSA-N 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- SEPPVOUBHWNCAW-FNORWQNLSA-N (E)-4-oxonon-2-enal Chemical compound CCCCCC(=O)\C=C\C=O SEPPVOUBHWNCAW-FNORWQNLSA-N 0.000 description 1
- LLBZPESJRQGYMB-UHFFFAOYSA-N 4-one Natural products O1C(C(=O)CC)CC(C)C11C2(C)CCC(C3(C)C(C(C)(CO)C(OC4C(C(O)C(O)C(COC5C(C(O)C(O)CO5)OC5C(C(OC6C(C(O)C(O)C(CO)O6)O)C(O)C(CO)O5)OC5C(C(O)C(O)C(C)O5)O)O4)O)CC3)CC3)=C3C2(C)CC1 LLBZPESJRQGYMB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
不発明は、スルーホールの導通不良の検出方法に関し、
ざらに詳しく述べると、基板の両面にそれぞれ形成され
た配線パターン、部品ランド等の導電体のパターンを基
板を貫通して接続するスルーホールの導通不良を検出す
る方法に関する。[Detailed description of the invention] 3. Detailed description of the invention [Industrial application field] The invention relates to a method for detecting conduction failure in a through hole,
More specifically, the present invention relates to a method for detecting conduction defects in through-holes that connect conductor patterns such as wiring patterns and component lands formed on both sides of a substrate through the substrate.
従来、両面基板におけるスルーホールの導通不良を検出
する一つの方法として、パターン上に検査用プローブを
当てて通電検査を行うと共に、目視検査ご行い、これら
の検査に基づきスルーホールの′４通不良を検出するよ
うにした方法がある。Conventionally, one method for detecting conduction defects in through holes in double-sided boards is to conduct a conduction test by placing an inspection probe on the pattern, as well as a visual inspection. There is a method to detect this.
第５図には上述した従来の検出方法およびその問題点を
説明するための両面基板の一例が示される。第５図にお
いて、くべは基板の一方の面から見た平面図、（Ｅ）は
平面図（（至）に示されるＩ−Ｉ線から見た断面図、（
Ｃ）は基板の他方の而から見た底面図、（Ｄ）は平面図
（Ａ）に示される■−■線から見た断面図、である。図
中、５１は基板であり、この基板５１の一方の面には配
線パターン５２が形成され、他方の面には配線パターン
５３および５４が形成されている。配線パターン５２と
５３は１個のスルーホール５５′５：介して接続され、
配線パターン５２と５４は２個のスルーホール５６およ
び５７を介して接続されている。また、５８と５９は通
電検査装置（図示せず）に接続された１組のプローブを
示し、さらにＱｌｅ ｑ２１ Ｑ３およびＱ４ はプ
ローブ５８または５９が当てられる個所（以下、チェッ
クポイントと称する）を示す。なお、第５図に例示され
るスルーホールの大きさは、多少誇張して描かれている
。FIG. 5 shows an example of a double-sided substrate for explaining the above-mentioned conventional detection method and its problems. In Fig. 5, the horn is a plan view seen from one side of the substrate, (E) is a cross-sectional view taken from the II line shown in (to), and (E) is a cross-sectional view taken from the I-I line shown in
C) is a bottom view seen from the other side of the substrate, and (D) is a sectional view taken from the line ■-■ shown in the plan view (A). In the figure, 51 is a substrate, and a wiring pattern 52 is formed on one surface of this substrate 51, and wiring patterns 53 and 54 are formed on the other surface. The wiring patterns 52 and 53 are connected through one through hole 55'5,
Wiring patterns 52 and 54 are connected via two through holes 56 and 57. Further, 58 and 59 indicate a pair of probes connected to a current testing device (not shown), and Q3 and Q4 indicate locations to which probes 58 or 59 are applied (hereinafter referred to as checkpoints). . Note that the size of the through hole illustrated in FIG. 5 is somewhat exaggerated.
第５図に示されるように配線パターンが形成された両面
基板のスルーホールの導通不良を検出する場合、スルー
ホール５５については、チェックポイントＱ１およびＱ
２にそれぞれプローブ５８゜５９を当てて通電検査を行
うことにより、当該スルーホール５５の導通不良を正確
に検出することかできる。なぜならば、この場合には断
面図（Ｂ）に示されるように配線パターン５２および５
３がスルーホール５５および５６ご介して閉ループを形
成しておらず、従って、プローブ５８および５９の一方
から流出して他方に流入するべき電流はスルーホール５
５が不良でない限り必ず当該スルーホール５５を介して
流れ、しかもこのスルーホール５５以外に電流の流れる
経路が無いからである。When detecting a conduction failure in a through hole on a double-sided board on which a wiring pattern is formed as shown in FIG.
By applying the probes 58 and 59 to each of the holes 2 and 2 to conduct a conduction test, it is possible to accurately detect a conduction failure in the through hole 55. This is because, in this case, as shown in the cross-sectional view (B), the wiring patterns 52 and 5
3 does not form a closed loop through the through-holes 55 and 56, therefore, the current that should flow out of one of the probes 58 and 59 and flow into the other is through the through-hole 5.
This is because the current always flows through the through hole 55 unless the current is defective, and there is no other path for the current to flow other than through the through hole 55.
しかしながら、スルーホール５６または５７については
、チェックポイントＱ３およびＱ４にそれぞれプローブ
５８．５９を当てて通電検査を行う以外に別の通電方法
は無い。なぜならば、この場合には断面図（Ｄ）に示さ
れるように配線バＰ−ン５２および５４がスルーホール
５６および５７ご介して閉ループを形成しているからで
ある。However, for the through-holes 56 and 57, there is no other way to apply electricity other than applying the probes 58 and 59 to the checkpoints Q3 and Q4, respectively, to perform an electrification test. This is because, in this case, wiring bars 52 and 54 form a closed loop via through holes 56 and 57, as shown in cross-sectional view (D).
従って、この場合には、プローブ５８および５９の一方
から流出した電流はスルーホール５６および５７の少く
とも一方が不良でない限り、プローブ５８および５９の
他方に流入することになり、通電検査の結果からだけで
はスルーホール５６および５７のそれぞれの導通不良を
個々に検出することができないという問題が生じる。Therefore, in this case, the current flowing out from one of the probes 58 and 59 will flow into the other of the probes 58 and 59 unless at least one of the through-holes 56 and 57 is defective. A problem arises in that conduction defects in each of the through holes 56 and 57 cannot be detected individually.
このために、従来より目視検査が併用されている。しか
しながら、目視検査により検査工数が増えると共に、検
査時間が目視検査の分だけ長くかかり、このようなこと
は好ましいことではない。For this purpose, visual inspection has traditionally been used. However, visual inspection increases the number of inspection man-hours and also takes longer inspection time, which is not desirable.
また、別の観点から見ると、目視検査はあくまでも人為
的な検査であるため、常に信頼性の高い検査を期待する
のは難しいという問題が生じる。Furthermore, from another perspective, since visual inspection is essentially an artificial inspection, it is difficult to always expect highly reliable inspection.
不発明は、上述した従来技術における問題点に鑑み創作
されたもので、目視検査の必要性を無くし、個々のスル
ーホールの導通不良を正確に検出することができるスル
ーホールの導通不良の検出方法を提供することを目的と
している。The invention was created in view of the problems in the prior art described above, and is a method for detecting continuity defects in through holes that eliminates the need for visual inspection and can accurately detect continuity defects in individual through holes. is intended to provide.
本発明によれば、基板の両面にそれぞれ形成された導電
体のパターンをこの基板を貫通して接続するスルーホー
ルの導通不良を検出する方法であって、上述したパター
ンがスルーホールな介して閉ループを形成している場合
、この閉ループが開ループとなるようにパターンに不連
続部を形成した後で、スルーホールの通電検査を行い、
この通電検査に基づきスルーホールの導通不良２検出す
るようにしたこと’Ｅ％徴とＴるスルーホールの導通不
良の検出方法が提供される。According to the present invention, there is provided a method for detecting a conduction failure in a through hole that connects conductive patterns formed on both sides of a substrate through the substrate, and in which the above-described pattern is connected to a closed loop through the through hole. If a through-hole is formed, after forming a discontinuity in the pattern so that this closed loop becomes an open loop, conduct a conduction test of the through-hole.
A method for detecting a conduction failure in a through hole is provided, which detects a conduction failure in a through hole based on this energization test.
本発明による方法においては、基板の両面にそれぞれ形
成されたパターンがスルーホールひ介して閉ループを形
成している場合、言い換えると、パターンが少くとも２
個のスルーホールを介して閉ループを形成している場合
、このスルーホールの通電検査号行うことに先立って、
上述した閉ループが開ループとなるようにパターンに不
連続部を形成するようにしている。In the method according to the invention, when the patterns formed on both sides of the substrate form a closed loop through the through holes, in other words, the patterns are formed on at least two
If a closed loop is formed through several through-holes, before conducting a current test for these through-holes,
A discontinuous portion is formed in the pattern so that the above-described closed loop becomes an open loop.
このような方法を実施することにより、閉ループの一部
であった少くとも２個のスルーホールが互いに電気的に
絶縁された状卯となり、これによって個々のスルーホー
ルの導通不良を正確に検出することが可能になる。この
ため、目視検査の必要性が着くなる。By implementing such a method, at least two through holes that were part of a closed loop become electrically insulated from each other, thereby allowing accurate detection of continuity failures in individual through holes. becomes possible. This creates the need for visual inspection.
第１図には本発明によるスルーホールの導通不良の検出
方法？実施するための両面基板の一例が示される。FIG. 1 shows a method for detecting conduction defects in through holes according to the present invention. An example of a double-sided substrate for implementation is shown.
第１図において、（Ａ）は基板の一方の面から見た平面
図、（Ｂ）は平面図（Ａ）に示されるＬ−Ｅｌｌ、線か
ら見た断面図、（０）は基板の他方の面から見た底面図
、である。図中、１は基板であり、この基板１の一方の
面には不連続部３を有する配線パターン２が形成され、
他方の面には配線パターン４が形成されている。配線パ
ターン２および４は２個のスルーホール５および６を介
して接続されている。上述した不連続部３は、基板の両
面にそれぞれ形成されるべきパターンがスルーホールを
介して閉ループを形成する場合の当該パターンに対して
、予め基板製作時のバターニング工程において形成され
る。また、ｐｏ、ｐ、およびＰ２はチェックポイントを
示し、通電検査装置（図示せずンに接続された１組のプ
ローブのうち一方がチェックポイントＰｏに、他方がチ
ェックポイントＰ１またはＰ２に、それぞれ当てられ９
る。In Figure 1, (A) is a plan view seen from one side of the substrate, (B) is a sectional view taken from the L-El line shown in plan view (A), and (0) is the other side of the substrate. This is a bottom view as seen from the surface. In the figure, 1 is a substrate, and a wiring pattern 2 having a discontinuous portion 3 is formed on one surface of this substrate 1.
A wiring pattern 4 is formed on the other surface. Wiring patterns 2 and 4 are connected via two through holes 5 and 6. The above-described discontinuous portions 3 are formed in advance in a patterning process during substrate manufacture for patterns to be formed on both sides of the substrate, each forming a closed loop via a through hole. In addition, po, p, and P2 indicate check points, and one of a set of probes connected to the current testing device (not shown) is applied to check point Po, and the other is applied to check point P1 or P2, respectively. Rare 9
Ru.
第２図には第１図に示される両面基板のスルーホールの
導通不良の検出方法を説明するための工程が示される。FIG. 2 shows steps for explaining a method for detecting conduction defects in through holes in the double-sided substrate shown in FIG. 1.
第２図において、工程（１）に示される断面図は第１図
に示される断面図（Ｂ）に対応する。In FIG. 2, the cross-sectional view shown in step (1) corresponds to the cross-sectional view (B) shown in FIG.
以下、第２図２参照しながら本実施例の検出方法につい
て説明する。The detection method of this embodiment will be described below with reference to FIG. 2.
工程（１）に示されるように不連続部３が形成された両
面基板１に対して、まず工程（２）ではスルーホール５
の通電検査が行われる。これは、一方のプローブ２１を
チェックポイントＰ１ に、他方のプローブ２２をチェ
ックポイン）Ｐ。にそれぞれ当てることにより実施され
る。不連続部３が形成されてし）るので、プローブ２１
（または２２ンから流出してプローブ２２（または２１
）に流入するべき電流は、スルーホール５が不良でない
限り必ず当該スルーホール５のみを介して流れる。この
ようにして、スルーホール５が導通不良か否かの正確な
検査な行うことができる。First, in step (2), through holes 5 are formed on the double-sided substrate 1 on which discontinuous portions 3 are formed as shown in step (1).
A power test will be conducted. This places one probe 21 at checkpoint P1 and the other probe 22 at checkpoint P1. It is carried out by applying each. Since the discontinuity 3 is formed, the probe 21
(or from probe 22 (or 21)
), unless the through hole 5 is defective, the current that should flow into the through hole 5 always flows only through the through hole 5. In this way, it is possible to accurately test whether or not the through hole 5 has poor continuity.
工程（３）ではスルホール６の通電検査が行われる。In step (3), the through-hole 6 is tested for energization.
これは、一方のプローブ２１をチェックポイントＰ２に
、他方のプローブ２２をチェックポイントｐｏ にそれ
ぞれ当てることにより実施される。この場合、プローブ
２１（または２２ンから流出してプローブ２２（または
２１）に流入するべき電流は、スルーホール６が不良で
ない限り必ず当該スルーホール６のみな介して流れる。This is carried out by applying one probe 21 to checkpoint P2 and the other probe 22 to checkpoint po. In this case, the current that should flow out from the probe 21 (or 22) and flow into the probe 22 (or 21) will necessarily flow only through the through hole 6 unless the through hole 6 is defective.
これにより、スルーホール６が導通不良か否かの正確な
検査を行うことができる。Thereby, it is possible to accurately test whether or not the through hole 6 has poor conductivity.
工程（４）においては、配線パターン２を元の電気的に
接続された状態に戻すための処理が行われる。In step (4), a process is performed to return the wiring pattern 2 to its original electrically connected state.
すなわち工程（４）ではレジスト２３が配線パターン２
．４の上に塗布される。このレジスト２３は、不連続部
３およびスルーホール５．乙に対応する領域が開口する
ように塗布される。このあとは、基板の部品実装工程に
おいて、はんだディップ法でレジスト２３の開口部を接
着する。但しこの場合、配線パターン４側を基板の部品
面とする。That is, in step (4), the resist 23 is connected to the wiring pattern 2.
．． It is applied on top of 4. This resist 23 includes discontinuous portions 3 and through holes 5. It is applied so that the area corresponding to B is open. After this, in the component mounting process of the board, the openings of the resist 23 are bonded by a solder dip method. However, in this case, the wiring pattern 4 side is the component side of the board.
なお、上述した実施例においては、不連続部３は予め基
板製作時に形成されるものとしたが、それに限らず、例
えば、配線のバターニングを行なった後、前述したよう
な条件を具備Ｔるパターンに対して閉ループが開ループ
となるように当該パターンの任意の個所をレーザにより
切断し、そして通電検査を行うようにしてもよい。In the above-mentioned embodiment, the discontinuous portion 3 is formed in advance during the manufacturing of the board, but the present invention is not limited thereto. An arbitrary part of the pattern may be cut with a laser so that a closed loop becomes an open loop with respect to the pattern, and then a conduction test may be performed.
第３図には第１図に示される両面基板の他の例が示され
る。第３図の例示は、配線パターンの代わりに部品ラン
ドが基板上に形成されている場合を示す。FIG. 3 shows another example of the double-sided substrate shown in FIG. 1. The example in FIG. 3 shows a case where component lands are formed on the board instead of wiring patterns.
第３図において、（Ａ）は基板の一方の面から見た平面
図、（Ｂ）は平面図（Ａ）に示されるＭ−Ｍ＠から見た
断面図である。なお、基板の他方の面から見た底面図に
ついては、第１図の底面図（ＣＩ）と同様であるものと
する。図中、３１は基板であり、この基板３１の上には
スルーホール３３を含む部品ランド３２とスルーホール
６４を含む＆Ｍパターン３６が形成されている。さらに
、スルーホール３３と３４を互いに電気的に絶縁するた
めにスルーホール３３と同心円状に不連続部３５が形成
されている。この不連続部３５は、第１図に示される不
連続部３５と同様に、予め基板製作時のバターニング工
程において形成されるものである。この不連続部３５が
形成される前の状態の部品ランド３２は、２個のスルー
ホール３３および３４を介して基板３１の底面側のパタ
ーン（図示せず）と接続されており、Ｔなわち閉ループ
が形成されている。In FIG. 3, (A) is a plan view seen from one side of the substrate, and (B) is a sectional view taken along the line MM shown in the plan view (A). Note that the bottom view seen from the other side of the substrate is the same as the bottom view (CI) in FIG. 1. In the figure, 31 is a substrate, and on this substrate 31, a component land 32 including a through hole 33 and an &M pattern 36 including a through hole 64 are formed. Further, a discontinuous portion 35 is formed concentrically with the through hole 33 in order to electrically insulate the through holes 33 and 34 from each other. This discontinuous portion 35, like the discontinuous portion 35 shown in FIG. 1, is formed in advance in the patterning process during substrate manufacture. The component land 32 in a state before the discontinuous portion 35 is formed is connected to a pattern (not shown) on the bottom side of the substrate 31 via two through holes 33 and 34, and is connected to a pattern (not shown) on the bottom surface side of the substrate 31. A closed loop is formed.
第３図に示される部品ランド３２内のスルーホールの導
通不良の検出方法については、第２図（２）および（３
）に示される工程と同様であるので、その説明は省略す
る。Regarding the method of detecting conduction failure of the through hole in the component land 32 shown in FIG. 3, please refer to FIGS.
), so the explanation thereof will be omitted.
第４図には第５図に示されるスルーホール３３と３４を
元の電気的に接続された状態に戻すための方法の一例が
示される。この例では、部品のリード線４１を利用して
はんだ４２により電気的接続を行うようにしている。FIG. 4 shows an example of a method for returning the through holes 33 and 34 shown in FIG. 5 to their original electrically connected state. In this example, electrical connection is made by solder 42 using lead wires 41 of the components.
以上説明したように本発明によれば、基板の両面にそれ
ぞれ形成されたパターンがスルーホールを介して閉ルー
プを形成している場合でも、個々のスルーホールの導通
不良を正確に検出Ｔることができ、これによって目視検
査の必要性が皆無となるので検査時間の短縮および検査
工数の削減を図ることもできる。As explained above, according to the present invention, even if the patterns formed on both sides of the substrate form a closed loop through the through holes, it is possible to accurately detect conduction defects in individual through holes. This eliminates the need for visual inspection, thereby reducing inspection time and inspection man-hours.
第１図は本発明によるスルーホールの導通不良の検出方
法を実施するための両面基板の一例を示す図、
第２図は第１図に示される両面基板のスルーホールの導
通不良の検出方法を説明するための工程図、
第３図は第１図に示される両面基板の他の例を示す図、
第４図は第３図に示されるスルーホール３３と３４２元
の電気的接続状態に戻すための方法の一例を示す図、
第５図は従来形における検出方法およびその問題点を説
明するための両面基板の一例を示す図、である。
１・・・基板、２，４・・・配線パターン、３・・・不
連続部、５． ６・・・スルーホール、３１・・・基板
、３２・・・部品ランド、３３．３４・・・スルーホー
ル、Ｐｏ。
ｐ、、ｐ２・・・チェ、クポイント。
竺１図
１−−一基板
２．４ −ｍ−配線・？ターン′
３−−−不連続部
５．６−ｍ−スルーボール
ＰＯ，Ｐｌ、Ｐ２−−−チェノクツインド第２図
１−−一基板
２．４−−一配線パターフ
３−一一不連伏部
５．６−−−スルーホール
２１．２２− プローブ
２３〜−−レジストFIG. 1 is a diagram showing an example of a double-sided board for carrying out the method for detecting conduction defects in through holes according to the present invention, and FIG. A process diagram for explaining, FIG. 3 is a diagram showing another example of the double-sided board shown in FIG. 1, and FIG. 4 is a diagram showing how the through holes 33 and 342 shown in FIG. 3 are restored to their original electrical connection state. FIG. 5 is a diagram showing an example of a double-sided substrate for explaining a conventional detection method and its problems. 1... Board, 2, 4... Wiring pattern, 3... Discontinuous part, 5. 6... Through hole, 31... Board, 32... Component land, 33.34... Through hole, Po. p,, p2...Che, ku point. Figure 1--One board 2.4-m-Wiring・? Turn' 3---Discontinuous part 5.6-m-Through ball PO, Pl, P2---Chenok twin figure 2 1--One board 2.4--One wiring pattern 3-1 One Discontinuous part 5.6---Through hole 21.22- Probe 23~---Resist
Claims (1)
基板を貫通して接続するスルーホールの導通不良を検出
する方法であって、 該パターンが該スルーホールを介して閉ループを形成し
ている場合、該閉ループが開ループとなるように該パタ
ーンに不連続部を形成した後で、該スルーホールの通電
検査を行い、該通電検査に基づき該スルーホールの導通
不良を検出するようにしたことを特徴とするスルーホー
ルの導通不良の検出方法。[Claims] A method for detecting conduction failure in through holes that connect conductive patterns formed on both sides of a substrate through the substrate, the patterns forming a closed loop through the through holes. If a discontinuous part is formed in the pattern so that the closed loop becomes an open loop, conduction test of the through hole is performed, and conduction failure of the through hole is detected based on the conduction test. A method for detecting conduction failure in a through hole, characterized in that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61138190A JPS62294978A (en) | 1986-06-16 | 1986-06-16 | Detection of poor continuity for through hole |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61138190A JPS62294978A (en) | 1986-06-16 | 1986-06-16 | Detection of poor continuity for through hole |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62294978A true JPS62294978A (en) | 1987-12-22 |
Family
ID=15216179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61138190A Pending JPS62294978A (en) | 1986-06-16 | 1986-06-16 | Detection of poor continuity for through hole |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62294978A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012121146A (en) * | 2010-12-06 | 2012-06-28 | Brother Industries Ltd | Method of manufacturing piezoelectric actuator |
-
1986
- 1986-06-16 JP JP61138190A patent/JPS62294978A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012121146A (en) * | 2010-12-06 | 2012-06-28 | Brother Industries Ltd | Method of manufacturing piezoelectric actuator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5263240A (en) | Method of manufacturing printed wiring boards for motors | |
| KR20160141279A (en) | PCB substrate having blind via and method of testing electric current through blind via and method of manufacturing semiconductor package | |
| US5966020A (en) | Method and apparatus for facilitating detection of solder opens of SMT components | |
| JPS62294978A (en) | Detection of poor continuity for through hole | |
| JPH0367358B2 (en) | ||
| JPH03296672A (en) | Inspecting method of printed circuit board having through hole | |
| JPH0749821Y2 (en) | Printed circuit board equipment | |
| JPH0360192B2 (en) | ||
| JP4131137B2 (en) | Interposer substrate continuity inspection method | |
| JPH06260799A (en) | Circuit board inspecting method, and circuit board | |
| JP3116975B2 (en) | Pattern inspection method for printed wiring boards | |
| JPH0621180A (en) | Inspecting method for misregistration of solder-resist layer of printed wiring board | |
| JPH02198186A (en) | Method of inspecting printed circuit board shielding layer and inspecting means thereof | |
| JPS6340391A (en) | Surface mount printed circuit board | |
| JPH088000A (en) | Connector | |
| JPH077272A (en) | Multilayer printed interconnection board | |
| JPH05302955A (en) | Pattern inspection method of printed wiring board | |
| JPS59206776A (en) | Method and apparatus for testing printed circuit board | |
| JPH02165071A (en) | Inspector for clearance hole for intermediate layer substrate | |
| JPH0419574A (en) | Inspection jig for printed circuit board | |
| JPH0545398A (en) | Testing method of circuit board | |
| JPS59188943A (en) | Composition of space wiring pattern | |
| JPS634960B2 (en) | ||
| JPS62243388A (en) | Printed wiring board and test of the same | |
| JPH08110362A (en) | Method for inspecting continuity of printed wiring board containing fine pattern |