JPS62291212A - 音質制御装置 - Google Patents
音質制御装置Info
- Publication number
- JPS62291212A JPS62291212A JP61134546A JP13454686A JPS62291212A JP S62291212 A JPS62291212 A JP S62291212A JP 61134546 A JP61134546 A JP 61134546A JP 13454686 A JP13454686 A JP 13454686A JP S62291212 A JPS62291212 A JP S62291212A
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- notch
- sound quality
- frequency
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003908 quality control method Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 3
- 230000005236 sound signal Effects 0.000 claims abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 241000824268 Kuma Species 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
〔産業上の利用分野〕
本発明は、デジタル信号処理プロセッサ(DSP)を用
いた音質制御装置に関する。
いた音質制御装置に関する。
テープ等を音源とする楽音は20Hz〜20KHz程度
の周波数成分を有しているが、聴取者の好みは全周波数
域にわたり一様な強さでないことが多い。このため従来
からラウドネスやバス・トレブルの様な音質制御装置が
用いられる。
の周波数成分を有しているが、聴取者の好みは全周波数
域にわたり一様な強さでないことが多い。このため従来
からラウドネスやバス・トレブルの様な音質制御装置が
用いられる。
この種の音質制御は一般に強調したい周波数域のレベル
を持ち上げる補正をするが、逆に希望しない帯域を低下
させても同様の効果が得られる。
を持ち上げる補正をするが、逆に希望しない帯域を低下
させても同様の効果が得られる。
後者の音質制御は中心周波数の異なるノツチフィルタを
多段に接続することで実現できるが、これをアナログ回
路で実現すると回路構成(ハードウェア)が著しく複雑
になり、多数の周波数を除去する装置構成は掻めて高価
になる。
多段に接続することで実現できるが、これをアナログ回
路で実現すると回路構成(ハードウェア)が著しく複雑
になり、多数の周波数を除去する装置構成は掻めて高価
になる。
本発明はこれをDSPを用いて容易に実現しようとする
ものである。
ものである。
第1図は本発明の基本構成図で、DSP内に多段に構成
されたノツチフィルタNFI、NF2゜N F 31
・・・・・・の一部を示している。図中、Z はlサン
プリングの遅延、KO,Kl、・・・・・・はフィルタ
係数を示し、信号の流れは左から右である。
されたノツチフィルタNFI、NF2゜N F 31
・・・・・・の一部を示している。図中、Z はlサン
プリングの遅延、KO,Kl、・・・・・・はフィルタ
係数を示し、信号の流れは左から右である。
1段のノツチフィルタは5つの係数でその特性が規定さ
れる。例えばノツチフィルタNF+では係9KO−に4
を用いる。このフィルタの伝達関数H(Z)は である。
れる。例えばノツチフィルタNF+では係9KO−に4
を用いる。このフィルタの伝達関数H(Z)は である。
(11式で
K O= 0.7585770
K 1 = 0.1175800 K 3 = −0
,1200000K 2 = 0.7585770
K 4 = −0,500000に設定すればノツチポ
イントは10KHzになる。
,1200000K 2 = 0.7585770
K 4 = −0,500000に設定すればノツチポ
イントは10KHzになる。
また、KO,に2.に4を同じにして
K 1 = −0,1175800K 3 = 0.1
200000に設定すればノツチポイントは9KHzに
なる。
200000に設定すればノツチポイントは9KHzに
なる。
このようにして各ノツチフィルタNFI、NF2゜・・
・・・・のノツチポイントf+、f2.・・・・・・を
第2図のように異なる値に設定できる。尚、使用しない
フィルタは、信号経路に挿入された係数(KO1K5.
に10)を1.0000000にし、他の係数をo、
oooooooに設定しておけばフラットな特性となる
。
・・・・のノツチポイントf+、f2.・・・・・・を
第2図のように異なる値に設定できる。尚、使用しない
フィルタは、信号経路に挿入された係数(KO1K5.
に10)を1.0000000にし、他の係数をo、
oooooooに設定しておけばフラットな特性となる
。
第3図はFMチューナ1、AMチューナ2、カセットデ
ツキアンプ3を音源とするオーディオシステムのブロッ
ク図で、チューナ1.2はいずれもスーパーヘテロゲイ
ン方式のI’LLシンセサイザ型である。ANTはアン
テナ、RFは高周波段、MIXは周波数ミキサ段、LO
は局部発振器、■Fは中間周波段、DETは検波段で、
局部発振器LOの発振周波数は制御用マイクロコンビエ
ータ(CPU)4からの分周比N値によって変更される
。つまり、局部発振器LOの出力AMLO/ FMLO
は位相同期部PLL内の可変分周器で1/Nに分周され
た後に位相比較器で基準周波数frと比較され、その誤
差分がローパスフィルタLPFを通過してチューニング
バイアスTBとなる。LO,PLL、LPFは閉ループ
を構成するので、分周比N値を変更するとLOの周波数
はLPFの出力TBをOにするように変化する。
ツキアンプ3を音源とするオーディオシステムのブロッ
ク図で、チューナ1.2はいずれもスーパーヘテロゲイ
ン方式のI’LLシンセサイザ型である。ANTはアン
テナ、RFは高周波段、MIXは周波数ミキサ段、LO
は局部発振器、■Fは中間周波段、DETは検波段で、
局部発振器LOの発振周波数は制御用マイクロコンビエ
ータ(CPU)4からの分周比N値によって変更される
。つまり、局部発振器LOの出力AMLO/ FMLO
は位相同期部PLL内の可変分周器で1/Nに分周され
た後に位相比較器で基準周波数frと比較され、その誤
差分がローパスフィルタLPFを通過してチューニング
バイアスTBとなる。LO,PLL、LPFは閉ループ
を構成するので、分周比N値を変更するとLOの周波数
はLPFの出力TBをOにするように変化する。
カセットデツキアンプ3は磁気ヘッドHD、イコライザ
アンプEQ AMP、フラットアンプFLAT A
MP、ノイズリダクション・システムDOLBY (
商標)からなり、カセットデツキ(デツキドライバを含
む)5が対となる。CPU4に対してはキーバッド・マ
トリクス6から音源選択、音量開面等の各種指示を入力
できる。7は各音源の動作状態を表示するディスプレイ
、8はCPU4からの指示で音源切換えを行う切換機能
と、選択された音声信号をデジタル信号に量子化する機
能を有する16ビツトのA/D変換器、9はチューナ1
.2の各シグナルレベル(電界強度を示す)をデジタル
信号に量子化してCPU4に入力する6ビツトのA/D
変換器、10はA/D変換器8の出力を信号処理するデ
ジタル信号処理プロセッサ(DSP) 、11は量子化
されているDSPIOの出力をアナログ信号に復元する
16ビツトのD/A変換器、POW AMPはパワー
アンプ、SPはスピーカである。
アンプEQ AMP、フラットアンプFLAT A
MP、ノイズリダクション・システムDOLBY (
商標)からなり、カセットデツキ(デツキドライバを含
む)5が対となる。CPU4に対してはキーバッド・マ
トリクス6から音源選択、音量開面等の各種指示を入力
できる。7は各音源の動作状態を表示するディスプレイ
、8はCPU4からの指示で音源切換えを行う切換機能
と、選択された音声信号をデジタル信号に量子化する機
能を有する16ビツトのA/D変換器、9はチューナ1
.2の各シグナルレベル(電界強度を示す)をデジタル
信号に量子化してCPU4に入力する6ビツトのA/D
変換器、10はA/D変換器8の出力を信号処理するデ
ジタル信号処理プロセッサ(DSP) 、11は量子化
されているDSPIOの出力をアナログ信号に復元する
16ビツトのD/A変換器、POW AMPはパワー
アンプ、SPはスピーカである。
第4図はDSPIOのアーキテクチャを示す概略構成図
で、プログラムバス20にはプログラムメモリ (RO
M)21、プログラムカウンタ22、I10インターフ
ェイス23、クロック発振器24が接続され、インター
フェイス23は更に制御用マイクロコンピュータ4やA
/D、D/A変換器8.11に接続される。一方、デー
タバス31にはデータメモリ (RAM)25やアドレ
スカウンタ26、或いは乗算器27、加算器28、アキ
エムレータ29、演算器30が接続される。
で、プログラムバス20にはプログラムメモリ (RO
M)21、プログラムカウンタ22、I10インターフ
ェイス23、クロック発振器24が接続され、インター
フェイス23は更に制御用マイクロコンピュータ4やA
/D、D/A変換器8.11に接続される。一方、デー
タバス31にはデータメモリ (RAM)25やアドレ
スカウンタ26、或いは乗算器27、加算器28、アキ
エムレータ29、演算器30が接続される。
DSPIOで扱う数は10進数で0.99804687
5〜−1.0、バイナリ数で表示すると0111111
111〜1000000000 (符号材2の補数)、
ヘキサ数ではlFF−200である。このDSP 10
とCPU4の間の通信はアドレス8ビツト、データ10
ビツトのシリアルクロック同期式で、アドレ不はDSP
プログラム上に定義付けられたDSP内RAMアドレス
である。データ(係数値)はDSP内RAMアドレスで
指示されたアドレスに格納され、DSPプログラムに従
って各種フィルタの係数値として使用される。
5〜−1.0、バイナリ数で表示すると0111111
111〜1000000000 (符号材2の補数)、
ヘキサ数ではlFF−200である。このDSP 10
とCPU4の間の通信はアドレス8ビツト、データ10
ビツトのシリアルクロック同期式で、アドレ不はDSP
プログラム上に定義付けられたDSP内RAMアドレス
である。データ(係数値)はDSP内RAMアドレスで
指示されたアドレスに格納され、DSPプログラムに従
って各種フィルタの係数値として使用される。
第5図は制御用マイクロコンピュータ(CP U)4の
処理フローである。CPU4はキーパソドマトリクス6
のキー人力に従いチューナ(Tuner )処理やカセ
7)(C3)処理を行うが、本発明ではマトリクス6に
100Hz 〜2000Hzまで100Hzきざみで周
波数の除去を指示できるスイッチ(除去SW)とフラ□
ソト特性に戻すリセットスイッチ(Reset SW)
を設け、CPU4で対応するフィルタ係数の算出処理を
する。これに対応して、DSP1θ内には20段のノツ
チフィルタが構成され、CPU4からフィルタ係数を転
送されると対応するフィルタでノツチポイントを実現す
る。
処理フローである。CPU4はキーパソドマトリクス6
のキー人力に従いチューナ(Tuner )処理やカセ
7)(C3)処理を行うが、本発明ではマトリクス6に
100Hz 〜2000Hzまで100Hzきざみで周
波数の除去を指示できるスイッチ(除去SW)とフラ□
ソト特性に戻すリセットスイッチ(Reset SW)
を設け、CPU4で対応するフィルタ係数の算出処理を
する。これに対応して、DSP1θ内には20段のノツ
チフィルタが構成され、CPU4からフィルタ係数を転
送されると対応するフィルタでノツチポイントを実現す
る。
以上述べたように本発明によれば、任意の周波数を除去
して最適な音楽音を生成するノツチフィルタを多段に構
成することができ、しかもハードウェアの増加が一切な
いので、小型、軽量且つ安価に実施できる利点がある。
して最適な音楽音を生成するノツチフィルタを多段に構
成することができ、しかもハードウェアの増加が一切な
いので、小型、軽量且つ安価に実施できる利点がある。
第1図は本発明の基本構成図、第2図はその周波数特性
図、第3図はDSPを用いたオーディオシステムのブロ
ック図、第4図はDSPの概略構成図、第5図は制御用
マイクロコンピュータの処理を示すフローチャートであ
る。 図中、4は制御用マイクロコンピュータ、6はキーパノ
ドマトリクス、10はデジタル信号処理プロセッサ、N
FI、NF2.・・・・・・はノツチフィルタ、KO,
K1.・・・・・・はノツチフィルタである。 出 願 人 富士通テン株式会社 代理人弁理士 青 柳 稔 −くま0
図、第3図はDSPを用いたオーディオシステムのブロ
ック図、第4図はDSPの概略構成図、第5図は制御用
マイクロコンピュータの処理を示すフローチャートであ
る。 図中、4は制御用マイクロコンピュータ、6はキーパノ
ドマトリクス、10はデジタル信号処理プロセッサ、N
FI、NF2.・・・・・・はノツチフィルタ、KO,
K1.・・・・・・はノツチフィルタである。 出 願 人 富士通テン株式会社 代理人弁理士 青 柳 稔 −くま0
Claims (1)
- オーディオ信号を処理するデジタル信号処理プロセッサ
内に中心周波数の異なるノッチフィルタを多段に構成し
、外部スイッチの指示を受けた制御用マイクロコンピュ
ータから該プロセッサに対し除去すべき周波数のフィル
タ係数を与えるようにしてなることを特徴とする音質制
御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61134546A JPS62291212A (ja) | 1986-06-10 | 1986-06-10 | 音質制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61134546A JPS62291212A (ja) | 1986-06-10 | 1986-06-10 | 音質制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62291212A true JPS62291212A (ja) | 1987-12-18 |
Family
ID=15130844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61134546A Pending JPS62291212A (ja) | 1986-06-10 | 1986-06-10 | 音質制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62291212A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01307309A (ja) * | 1988-06-06 | 1989-12-12 | Roland Corp | ディジタル音響効果装置 |
JPH03240307A (ja) * | 1990-02-19 | 1991-10-25 | Sanyo Electric Co Ltd | 音響装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55126300A (en) * | 1979-03-23 | 1980-09-29 | Sony Corp | Voice pitch converter |
JPS58182315A (ja) * | 1982-03-31 | 1983-10-25 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | デイジタル式音質調節装置 |
-
1986
- 1986-06-10 JP JP61134546A patent/JPS62291212A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55126300A (en) * | 1979-03-23 | 1980-09-29 | Sony Corp | Voice pitch converter |
JPS58182315A (ja) * | 1982-03-31 | 1983-10-25 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | デイジタル式音質調節装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01307309A (ja) * | 1988-06-06 | 1989-12-12 | Roland Corp | ディジタル音響効果装置 |
JPH03240307A (ja) * | 1990-02-19 | 1991-10-25 | Sanyo Electric Co Ltd | 音響装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6256358B1 (en) | Digital signal processing architecture for multi-band radio receiver | |
US6717533B2 (en) | Method and apparatus for combining a wireless receiver and a non-wireless receiver | |
US5089981A (en) | Hybrid form digital filter | |
JPH0247891B2 (ja) | ||
JPS62291212A (ja) | 音質制御装置 | |
JPH0650810B2 (ja) | 音質制御装置 | |
JPS62292008A (ja) | 音量制御装置 | |
JPS62292009A (ja) | 音質制御装置 | |
CN1039370C (zh) | 离散时间信号处理*** | |
JPH06101658B2 (ja) | 音質制御装置 | |
US4803647A (en) | Sampled data audio tone control apparatus | |
JPH0716140B2 (ja) | 自動音質制御回路 | |
JPH0738564B2 (ja) | ラジオ受信機 | |
JPS62200931A (ja) | 自動ステレオ分離度制御回路 | |
JP2001119270A (ja) | 帯域幅切替型デジタル・フィルター | |
JPS62264732A (ja) | ユニバ−サルダブルコンバ−タ | |
US6643323B1 (en) | Digital filtering method | |
Kontro et al. | Use of short floating-point formats in audio applications | |
JPS62195933A (ja) | デイエンフアシス回路 | |
JPS62293566A (ja) | デイエンフアシス回路 | |
JPH0633754Y2 (ja) | オーディオ再生装置 | |
JP4128109B2 (ja) | デジタルシグナルプロセッサ | |
JP2003110438A (ja) | トーン除去フィルタ | |
JP2968847B2 (ja) | 雑音発生装置 | |
JP2898007B2 (ja) | グラフィックイコライザ駆動回路 |