JPS62291134A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62291134A JPS62291134A JP13661786A JP13661786A JPS62291134A JP S62291134 A JPS62291134 A JP S62291134A JP 13661786 A JP13661786 A JP 13661786A JP 13661786 A JP13661786 A JP 13661786A JP S62291134 A JPS62291134 A JP S62291134A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- spin
- glass
- coated
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000011521 glass Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 230000002209 hydrophobic effect Effects 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000007788 liquid Substances 0.000 claims description 5
- 238000004528 spin coating Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229920001721 polyimide Polymers 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明は、半導体基板に溝を形成し、この溝を絶縁物で
埋めて、前記半導体基板に形成される素子間の絶縁分′
＃１を行うことを含む半導体装置の製造方法に関する。
埋めて、前記半導体基板に形成される素子間の絶縁分′
＃１を行うことを含む半導体装置の製造方法に関する。
従来、この種の絶縁用の溝を絶縁物で埋める技術のひと
つとして、第２図の断面図に示すように、上面に酸化膜
１２が形成されたシリコン基板１１に溝を形成した後、
この基板にスピンオングラス液をスピンコートして、溝
内をガラス６でもって埋める方法が行なわれていた。
つとして、第２図の断面図に示すように、上面に酸化膜
１２が形成されたシリコン基板１１に溝を形成した後、
この基板にスピンオングラス液をスピンコートして、溝
内をガラス６でもって埋める方法が行なわれていた。
しかしながら、上述した従来のガラス充填方法では、溝
幅より溝の深さが深い場合には、溝中にスピンオングラ
ス液が入シに＜＜、このガラスでもって溝内を充分に埋
めることができないという欠点があった。この問題を解
決するには、スピンコート時の回転数を、低くする方法
が有効であるが、回転数を低くすると、溝部以外の平坦
部におけるスピンオングラス膜の膜厚が大きくばらつく
ため、後で素子形成のため行なう、イオン注入に際し、
拡散層の層抵抗を制御できないという不都合が生じる。
幅より溝の深さが深い場合には、溝中にスピンオングラ
ス液が入シに＜＜、このガラスでもって溝内を充分に埋
めることができないという欠点があった。この問題を解
決するには、スピンコート時の回転数を、低くする方法
が有効であるが、回転数を低くすると、溝部以外の平坦
部におけるスピンオングラス膜の膜厚が大きくばらつく
ため、後で素子形成のため行なう、イオン注入に際し、
拡散層の層抵抗を制御できないという不都合が生じる。
本発明では、半導体基板の溝部以外の平坦部は、疎水性
の膜で被っておいて、低速でもって前記半導体基板上に
スピンオンガラス液のスピンコートを行なう。このよう
にすると、溝部以外は、疎水性の膜で被われているため
、スピンオングラス液をはじき、この平坦部にはスピン
オンガラス族が被着されず、溝内にだけスピンオンガラ
スが十分に入シ込む。したがって、スピンオンガラス膜
が存在しない平坦部には当然ガラス膜の膜厚のばらつき
はなく、溝だけがガラスで十分に埋められ、理想的な絶
縁分離溝が実現できる。
の膜で被っておいて、低速でもって前記半導体基板上に
スピンオンガラス液のスピンコートを行なう。このよう
にすると、溝部以外は、疎水性の膜で被われているため
、スピンオングラス液をはじき、この平坦部にはスピン
オンガラス族が被着されず、溝内にだけスピンオンガラ
スが十分に入シ込む。したがって、スピンオンガラス膜
が存在しない平坦部には当然ガラス膜の膜厚のばらつき
はなく、溝だけがガラスで十分に埋められ、理想的な絶
縁分離溝が実現できる。
つぎに本発明を実施例によシ説明する。
第１図（ａｌ 、 （ｂ）は本発明の一実施例を説明す
るための断面図である。まず第１図（ａＪに示すように
。
るための断面図である。まず第１図（ａＪに示すように
。
シリコン基板１を１０００″Ｃのスチームで酸化を行っ
て酸化膜２を形成した後、疎水性のポリイミド膜３を厚
さ１．０μｍ被着し、その上にフォトレジスト４を塗布
する。つぎに７オトレジストに対し写真転写技術を施し
て所定のレジストパターンを形成し、このパターンをマ
スクとして異方性エツチングにより深さ５μｍ程度の溝
５を形成する。つぎに第１図（ｂ）に示すように、フォ
トレジスト４を除去してスピンオングラス液を低速回転
でスピンコートする。すると溝部以外は疎水性のポリイ
シド膜３で被われているので、溝５内にのみスピンオン
グラス６が入シ込み、溝５はスピンオングラス６で、十
分に埋められる。
て酸化膜２を形成した後、疎水性のポリイミド膜３を厚
さ１．０μｍ被着し、その上にフォトレジスト４を塗布
する。つぎに７オトレジストに対し写真転写技術を施し
て所定のレジストパターンを形成し、このパターンをマ
スクとして異方性エツチングにより深さ５μｍ程度の溝
５を形成する。つぎに第１図（ｂ）に示すように、フォ
トレジスト４を除去してスピンオングラス液を低速回転
でスピンコートする。すると溝部以外は疎水性のポリイ
シド膜３で被われているので、溝５内にのみスピンオン
グラス６が入シ込み、溝５はスピンオングラス６で、十
分に埋められる。
上述のとおシ本発明では、半導体基板の溝部を除いた平
坦部を疎水性の膜で被っておいて、低速でスピンオング
ラスのスピンコート全行うので、溝内にはスピンオング
ラスが十分に入シ込むと共に、平坦部は疎水性の膜でス
ピンオングラスが撥ねられて付着しない。よって、平坦
部におけるスピンオングラスのバラツキの問題は起らす
、溝内を十分に絶縁ガラスでもって埋めることができ、
信頼性の高い素子間絶縁分離がなされた半導体装を全製
造できる。
坦部を疎水性の膜で被っておいて、低速でスピンオング
ラスのスピンコート全行うので、溝内にはスピンオング
ラスが十分に入シ込むと共に、平坦部は疎水性の膜でス
ピンオングラスが撥ねられて付着しない。よって、平坦
部におけるスピンオングラスのバラツキの問題は起らす
、溝内を十分に絶縁ガラスでもって埋めることができ、
信頼性の高い素子間絶縁分離がなされた半導体装を全製
造できる。
第１図（ａｌ 、 （ｂｌは本発明の一実施例に係る、
絶縁物で埋められた絶縁分離溝の形成工程を説明するだ
めの断面図、第２図は従来の半導体装置の絶縁分離部の
断面図である。 １・・シリコン基板、２・・・シリコン酸化膜、３・・
疎水性ポリイミド膜、４・・フォトレジスト、５・・・
溝、６・・スピンオングラス。 第 １図 躬Ｚ口
絶縁物で埋められた絶縁分離溝の形成工程を説明するだ
めの断面図、第２図は従来の半導体装置の絶縁分離部の
断面図である。 １・・シリコン基板、２・・・シリコン酸化膜、３・・
疎水性ポリイミド膜、４・・フォトレジスト、５・・・
溝、６・・スピンオングラス。 第 １図 躬Ｚ口
Claims (1)
- 半導体基板上に形成された溝部を除いた平坦部に疎水性
の膜を被着する工程と、前記半導体基板に、スピンオン
グラス液を、スピンコートして前記溝部をスピンオング
ラスで埋める工程とを含むことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13661786A JPS62291134A (ja) | 1986-06-11 | 1986-06-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13661786A JPS62291134A (ja) | 1986-06-11 | 1986-06-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62291134A true JPS62291134A (ja) | 1987-12-17 |
Family
ID=15179488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13661786A Pending JPS62291134A (ja) | 1986-06-11 | 1986-06-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62291134A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100426455C (zh) * | 2000-12-22 | 2008-10-15 | 精工爱普生株式会社 | 图案形成方法、装置及半导体器件、电路、显示体模件和发光元件 |
-
1986
- 1986-06-11 JP JP13661786A patent/JPS62291134A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100426455C (zh) * | 2000-12-22 | 2008-10-15 | 精工爱普生株式会社 | 图案形成方法、装置及半导体器件、电路、显示体模件和发光元件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58210634A (ja) | 半導体装置の製造方法 | |
| EP0199965B1 (en) | Method of fabricating isolation trenches in a semiconductor wafer | |
| JPH1145874A (ja) | 半導体装置の製造方法 | |
| JPS62291134A (ja) | 半導体装置の製造方法 | |
| JPS586306B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPS5918858B2 (ja) | ホトレジスト被膜の埋込方法 | |
| KR100265177B1 (ko) | 반도체소자분리방법 | |
| JPH0461500B2 (ja) | ||
| JPH049380B2 (ja) | ||
| JP2597424B2 (ja) | 半導体装置の製造方法 | |
| JPS63202034A (ja) | 半導体装置の製造方法 | |
| JPS6155939A (ja) | 半導体装置の製造方法 | |
| JP2912002B2 (ja) | 半導体装置の製造方法 | |
| KR100241518B1 (ko) | 반도체 장치의 필드 산화막 제조방법 | |
| JPH01225318A (ja) | レジスト層の形成方法 | |
| JPS6322067B2 (ja) | ||
| JPH04199718A (ja) | 半導体装置の製造方法 | |
| JPH0269934A (ja) | 半導体装置の製造方法 | |
| JPS61148836A (ja) | 半導体装置の製造方法 | |
| JPH02105552A (ja) | 半導体装置の製造方法 | |
| JPS6116549A (ja) | 半導体装置の製造方法 | |
| JPS61159749A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5893342A (ja) | 半導体装置の製造方法 | |
| JPS6312131A (ja) | 半導体装置の製造方法 | |
| JPS60140839A (ja) | 半導体装置の製造方法 |