JPS62291121A - プレ−ナ型半導体装置 - Google Patents
プレ−ナ型半導体装置Info
- Publication number
- JPS62291121A JPS62291121A JP13665286A JP13665286A JPS62291121A JP S62291121 A JPS62291121 A JP S62291121A JP 13665286 A JP13665286 A JP 13665286A JP 13665286 A JP13665286 A JP 13665286A JP S62291121 A JPS62291121 A JP S62291121A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- dielectric constant
- substrate
- type substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 abstract description 23
- 230000005684 electric field Effects 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052593 corundum Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 44
- 238000009792 diffusion process Methods 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
1 発明の詳細な説明
〔産業上の利用分野〕
本発明は、プレーナ型半導体装置に関し、特に接合を覆
う絶縁膜の構成に関する。
う絶縁膜の構成に関する。
従来、プレーナ型半導体装置の耐圧向上技術の一つにフ
ィールドプレート構造がある。第3図にフィールドプレ
ート構造を持ったPN接合型Siダイオードの一般例を
示し、以下にフィールドプレート構造の作用を説明する
。
ィールドプレート構造がある。第3図にフィールドプレ
ート構造を持ったPN接合型Siダイオードの一般例を
示し、以下にフィールドプレート構造の作用を説明する
。
第3図のStダイオードはN型基板24にP型拡散層2
5が設けられ、PN接合端をおおって絶縁膜21が設け
られ、この絶縁膜上にフィールドプレート22が設けら
れている。まず仁のPN接合に逆バイアスを印加すると
、第3図中破線に示す通ヤN型基板24に空乏層が広が
る。この時、フィールドプレート22の電位がP型拡散
層と同電位であることから、フィールドブレート直下の
絶縁[21とN型基板24との界面近傍の空乏層が伸び
、一般のフィールドプレート構造を持たないプレーナ型
半導体装置よシも、耐圧が同上する。
5が設けられ、PN接合端をおおって絶縁膜21が設け
られ、この絶縁膜上にフィールドプレート22が設けら
れている。まず仁のPN接合に逆バイアスを印加すると
、第3図中破線に示す通ヤN型基板24に空乏層が広が
る。この時、フィールドプレート22の電位がP型拡散
層と同電位であることから、フィールドブレート直下の
絶縁[21とN型基板24との界面近傍の空乏層が伸び
、一般のフィールドプレート構造を持たないプレーナ型
半導体装置よシも、耐圧が同上する。
上述した従来のフィールドプレート構造では、フィール
ドプレートの材質が金属であるため、フィールドプレー
ト全域が等電位となシ、フィールドプレート端部の電界
が強く、外部イオンの吸着等が起シ易く、信頼性上の不
安定要因となる。また、フィールドプレート直下の電界
が強いと絶縁膜との界面近傍のN型基板表面がPチャン
ネルに反転し、P散拡散層が伸びた状態になシ、最悪の
場合2段ブレークダウンを起すことがある。更に、上述
の現象は、絶縁膜中の電荷密度によって変化し、工程能
力上の問題も関係する 〔問題点を解決するための手段〕 本発明のプレーナ型半導体装置は、金属(An等)のフ
ィールドプレート構造のかわシに、高誘電率の誘電体膜
を使用して、N型基板表面及び、フールドブレート端部
での電界集中を緩和するものである。
ドプレートの材質が金属であるため、フィールドプレー
ト全域が等電位となシ、フィールドプレート端部の電界
が強く、外部イオンの吸着等が起シ易く、信頼性上の不
安定要因となる。また、フィールドプレート直下の電界
が強いと絶縁膜との界面近傍のN型基板表面がPチャン
ネルに反転し、P散拡散層が伸びた状態になシ、最悪の
場合2段ブレークダウンを起すことがある。更に、上述
の現象は、絶縁膜中の電荷密度によって変化し、工程能
力上の問題も関係する 〔問題点を解決するための手段〕 本発明のプレーナ型半導体装置は、金属(An等)のフ
ィールドプレート構造のかわシに、高誘電率の誘電体膜
を使用して、N型基板表面及び、フールドブレート端部
での電界集中を緩和するものである。
本発明のプレーナ型半導体装置は、PN接合を1つ以上
有するプレーナ型半導体装置において接合終端を保護し
ている第1の絶縁膜よに第1の絶縁膜の誘電率よシ高い
誘電率を有する第2の絶縁膜を形成されていることを特
徴とする。
有するプレーナ型半導体装置において接合終端を保護し
ている第1の絶縁膜よに第1の絶縁膜の誘電率よシ高い
誘電率を有する第2の絶縁膜を形成されていることを特
徴とする。
好ましい実施態様では、第2の絶縁膜の形成されていな
い第1の絶縁膜上と第2の絶縁膜上とに第1の絶縁膜と
同じ、又はよシ低い誘電率を有し、且つ膜厚が第2の絶
縁膜と同じ又は、厚い第3の絶lf&膜が形成されてい
る。
い第1の絶縁膜上と第2の絶縁膜上とに第1の絶縁膜と
同じ、又はよシ低い誘電率を有し、且つ膜厚が第2の絶
縁膜と同じ又は、厚い第3の絶lf&膜が形成されてい
る。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の縦断面図である。
N型基板4に形成されたP散拡散層5とのPN接合端t
−aい、基板上に設けられた第1の絶縁膜lは、熱酸化
によって形成された比誘電率4.6〜4.8の5iOz
膜である。第1の絶縁膜上に設けられ、PN接合端の上
部を覆う第2の絶縁膜2は、比誘電率8.6〜10.5
のA7zOsMMである。第1および第2の絶縁膜上に
設けられた第3の絶縁膜3は、比誘電率4.0〜4.3
cDCVDSiOzMuT6る。
−aい、基板上に設けられた第1の絶縁膜lは、熱酸化
によって形成された比誘電率4.6〜4.8の5iOz
膜である。第1の絶縁膜上に設けられ、PN接合端の上
部を覆う第2の絶縁膜2は、比誘電率8.6〜10.5
のA7zOsMMである。第1および第2の絶縁膜上に
設けられた第3の絶縁膜3は、比誘電率4.0〜4.3
cDCVDSiOzMuT6る。
電極6は、P形波散層5にオーミック接触を持つAl薄
膜であシ、電極7はN形基板lとオーミック接触を持つ
AJ薄膜である。ここで電極6はequipotenf
ial ring (EQPR)として働く。
膜であシ、電極7はN形基板lとオーミック接触を持つ
AJ薄膜である。ここで電極6はequipotenf
ial ring (EQPR)として働く。
まず、PN接合に逆バイアスを印加すると、N形基板4
中に空乏層が広がシ、第2の絶縁膜2の形成された部位
近傍を通る等電位線8は、第1図中に破線で示す通シと
なる。これは、第2の絶縁膜2の誘電率ε2が第1の絶
縁膜1の誘電率#lよル高いため、第2の絶縁膜2中の
電界が弱くなシ、第2の絶縁膜2直下の第1の絶縁膜上
中の電界が強くなh、N形基板4表面付近の空乏層を伸
ばす方向に働く。更に、第2の絶縁膜2上には誘電率t
3が第1の絶縁膜1と同程度の第3の絶縁膜が形成され
、第2の絶縁M2中も電気力線が通過するため、第3の
絶縁膜3上の電位分布は一様となシ、外部イオンの偏シ
による特性変動の少ないプレーナ型半導体装置となる。
中に空乏層が広がシ、第2の絶縁膜2の形成された部位
近傍を通る等電位線8は、第1図中に破線で示す通シと
なる。これは、第2の絶縁膜2の誘電率ε2が第1の絶
縁膜1の誘電率#lよル高いため、第2の絶縁膜2中の
電界が弱くなシ、第2の絶縁膜2直下の第1の絶縁膜上
中の電界が強くなh、N形基板4表面付近の空乏層を伸
ばす方向に働く。更に、第2の絶縁膜2上には誘電率t
3が第1の絶縁膜1と同程度の第3の絶縁膜が形成され
、第2の絶縁M2中も電気力線が通過するため、第3の
絶縁膜3上の電位分布は一様となシ、外部イオンの偏シ
による特性変動の少ないプレーナ型半導体装置となる。
第2図は本発明の第2の実施例の縦断面図である。第2
の実施例は本発明をMOSFET 外周部に適用したも
のである。第1の絶縁膜41は熱酸化によって形成され
た比誘電率4.6〜4.8のSi0g膜であシ、第2の
絶縁膜12は、比誘電率30〜100のTi0z膜であ
る。第3の絶縁膜13は、比[率4.0〜4.30CV
DSiOzMである。N型基板14は、比抵抗20〜6
0Ωαの基板であり、MOSFETのドレインとして働
く。
の実施例は本発明をMOSFET 外周部に適用したも
のである。第1の絶縁膜41は熱酸化によって形成され
た比誘電率4.6〜4.8のSi0g膜であシ、第2の
絶縁膜12は、比誘電率30〜100のTi0z膜であ
る。第3の絶縁膜13は、比[率4.0〜4.30CV
DSiOzMである。N型基板14は、比抵抗20〜6
0Ωαの基板であり、MOSFETのドレインとして働
く。
P型拡散層15は、N型基板14内に形成され、ゲート
領域として働く拡散層である。高濃度N型拡散層11j
:P型拡散層15内に形成され、MOSFETのソース
領域として働きP散拡散層よシ高濃度拡散層である。電
極17はソース電極、電極18はゲート電極(Poly
i Si etc)である。
領域として働く拡散層である。高濃度N型拡散層11j
:P型拡散層15内に形成され、MOSFETのソース
領域として働きP散拡散層よシ高濃度拡散層である。電
極17はソース電極、電極18はゲート電極(Poly
i Si etc)である。
まず、電極17.18間をショート状態で接地し、ドレ
イン領域に、正バイアスを印加すると、N型基板14中
に空乏層が広がり、第2の絶縁膜12の近傍の第1の絶
R膜とN型基板との界面の等電位線は第2図中に破線で
示す通シとなシ、空乏層が伸びゲート領域周辺部の電界
集中が緩和される。また、N型基板表面が反転すること
もなくなり、これまで耐圧保持のみであった外周領域も
、6一 電流経路として使用できる。
イン領域に、正バイアスを印加すると、N型基板14中
に空乏層が広がり、第2の絶縁膜12の近傍の第1の絶
R膜とN型基板との界面の等電位線は第2図中に破線で
示す通シとなシ、空乏層が伸びゲート領域周辺部の電界
集中が緩和される。また、N型基板表面が反転すること
もなくなり、これまで耐圧保持のみであった外周領域も
、6一 電流経路として使用できる。
以上説明したように本発明は、PN接合上を保護する第
1の絶縁膜の誘電率よシも高い誘電率を有する第2の絶
縁膜によシ、N型基板表面上の第1の絶縁膜中の電気力
線を変調させ、N型基板表面近傍の空乏層を伸ばすこと
ができる。
1の絶縁膜の誘電率よシも高い誘電率を有する第2の絶
縁膜によシ、N型基板表面上の第1の絶縁膜中の電気力
線を変調させ、N型基板表面近傍の空乏層を伸ばすこと
ができる。
また、第2の絶縁膜上は、第1の絶縁膜と同程度の誘電
率を有する第3の絶縁膜により覆われているため、半導
体装置表面での電位分布は一様となシ、フィールドプレ
ート構造におけるプレート端へのイオン集中による特性
変動が起らず、耐圧が向上できる効果がある。
率を有する第3の絶縁膜により覆われているため、半導
体装置表面での電位分布は一様となシ、フィールドプレ
ート構造におけるプレート端へのイオン集中による特性
変動が起らず、耐圧が向上できる効果がある。
第1図は本発明の第1の実施例の縦断面図、第2図は本
発明の第2の実施例の縦断面図、第3図は従来のフィー
ルドプレート構造の縦断面図である。
発明の第2の実施例の縦断面図、第3図は従来のフィー
ルドプレート構造の縦断面図である。
Claims (2)
- (1)PN接合を1つ以上有するプレーナ型半導体装置
において、接合終端を保護している第1の絶縁膜上に第
1の絶縁膜の誘電率より高い誘電率を有する第2の絶縁
膜が形成されていることを特徴とするプレーナ型半導体
装置。 - (2)前記第2の絶縁膜の形成されていない第1の絶縁
膜上と第2の絶縁膜上とに第1の絶縁膜と同じ、又は低
い誘電率を有し、且つ膜厚が第2の絶縁膜と同じ、又は
厚い第3の絶縁膜3が形成されていることを特徴とする
特許請求の範囲第1項記載のプレーナ型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13665286A JPS62291121A (ja) | 1986-06-11 | 1986-06-11 | プレ−ナ型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13665286A JPS62291121A (ja) | 1986-06-11 | 1986-06-11 | プレ−ナ型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62291121A true JPS62291121A (ja) | 1987-12-17 |
Family
ID=15180334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13665286A Pending JPS62291121A (ja) | 1986-06-11 | 1986-06-11 | プレ−ナ型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62291121A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012105611A1 (ja) * | 2011-02-02 | 2012-08-09 | ローム株式会社 | 半導体パワーデバイスおよびその製造方法 |
JP2016015482A (ja) * | 2014-06-09 | 2016-01-28 | パナソニックIpマネジメント株式会社 | 半導体装置 |
-
1986
- 1986-06-11 JP JP13665286A patent/JPS62291121A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012105611A1 (ja) * | 2011-02-02 | 2012-08-09 | ローム株式会社 | 半導体パワーデバイスおよびその製造方法 |
JP5858934B2 (ja) * | 2011-02-02 | 2016-02-10 | ローム株式会社 | 半導体パワーデバイスおよびその製造方法 |
US9472405B2 (en) | 2011-02-02 | 2016-10-18 | Rohm Co., Ltd. | Semiconductor power device and method for producing same |
US9947536B2 (en) | 2011-02-02 | 2018-04-17 | Rohm Co., Ltd. | Semiconductor power device and method for producing same |
US10515805B2 (en) | 2011-02-02 | 2019-12-24 | Rohm Co., Ltd. | Semiconductor power device and method for producing same |
US10840098B2 (en) | 2011-02-02 | 2020-11-17 | Rohm Co., Ltd. | Semiconductor power device and method for producing same |
US11276574B2 (en) | 2011-02-02 | 2022-03-15 | Rohm Co., Ltd. | Semiconductor power device and method for producing same |
US12009213B2 (en) | 2011-02-02 | 2024-06-11 | Rohm Co., Ltd. | Semiconductor power device and method for producing same |
JP2016015482A (ja) * | 2014-06-09 | 2016-01-28 | パナソニックIpマネジメント株式会社 | 半導体装置 |
US10361266B2 (en) | 2014-06-09 | 2019-07-23 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4009483A (en) | Implementation of surface sensitive semiconductor devices | |
CA1037160A (en) | Semiconductor device having at least one pn junction and channel stopper surrounded by a protective conducting layer | |
US3302076A (en) | Semiconductor device with passivated junction | |
US4963970A (en) | Vertical MOSFET device having protector | |
GB2089118A (en) | Field-effect semiconductor device | |
JPH07202205A (ja) | 高い表面破壊電圧を有する半導体素子 | |
US4881106A (en) | DV/DT of power MOSFETS | |
JP2601143B2 (ja) | 半導体装置 | |
EP0519741A2 (en) | High-breakdown-voltage semiconductor element | |
JP2781175B2 (ja) | 半導体デバイス | |
KR910008861A (ko) | 집적회로소자 | |
JPS62291121A (ja) | プレ−ナ型半導体装置 | |
US4584593A (en) | Insulated-gate field-effect transistor (IGFET) with charge carrier injection | |
JPS5753944A (en) | Semiconductor integrated circuit | |
GB1503300A (en) | Schottky barrier diode memory devices | |
JPH04125972A (ja) | Mos型半導体素子の製造方法 | |
GB1066159A (en) | Semiconductor devices | |
US5554879A (en) | High voltage component having a low stray current | |
JPH07254707A (ja) | 半導体装置 | |
JP2883779B2 (ja) | 半導体装置 | |
JPH10190011A (ja) | 高耐圧ダイオード | |
JPH0669510A (ja) | 高耐圧半導体装置 | |
JPS6355976A (ja) | 電界効果半導体装置 | |
CA1123122A (en) | High voltage dielectrically isolated dual gate solid-state switch | |
JPH02312281A (ja) | 伝導度変調型mosfet |