JPS62287647A - 半導体チツプの接続バンプ - Google Patents
半導体チツプの接続バンプInfo
- Publication number
- JPS62287647A JPS62287647A JP61132327A JP13232786A JPS62287647A JP S62287647 A JPS62287647 A JP S62287647A JP 61132327 A JP61132327 A JP 61132327A JP 13232786 A JP13232786 A JP 13232786A JP S62287647 A JPS62287647 A JP S62287647A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor chip
- bump
- alloy
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 229910001128 Sn alloy Inorganic materials 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 25
- 239000000758 substrate Substances 0.000 abstract description 16
- 239000011521 glass Substances 0.000 abstract description 11
- 238000007747 plating Methods 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 239000000956 alloy Substances 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 229910045601 alloy Inorganic materials 0.000 abstract description 3
- 230000004927 fusion Effects 0.000 abstract 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000008018 melting Effects 0.000 description 6
- 238000002844 melting Methods 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 4
- 229910020220 Pb—Sn Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
- H01L2224/11849—Reflowing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
産業上の利用分野
本発明は、半導体チップに代表される、チップ状の電子
部品を基板上の端子電極群に接続する際の半導体チップ
の接続バンブ(端子)に関するものである。
部品を基板上の端子電極群に接続する際の半導体チップ
の接続バンブ(端子)に関するものである。
従来の技術
従来、電子部品の接続端子と基板上の回路パターン端子
との接続には半田付け(Pb −Sn半田)がよく利用
されていたが、近年、例えばICフラットパッケージ等
の小型化と、接続端子の増加により接続端子間、いわゆ
るピッチ間隔が次第に狭くなり、従来の半田付は技術で
対処することが困難になってきた。また最近では電卓、
電子時計あるいは液晶デバイス等にあっては、裸の半導
体チップをガラス基板上の透明電極にフェースダウンで
直付けして実装面積の効率的使用と配線の合理化を図ろ
うとする動きがあり、従来法に代わる有効かつ微細な電
気的接続手段が望まれている。裸の半導体チップをガラ
ス基板上の透明電極に電気的に接続する方法としては、
電子材料1985年9月号(P 49)に示されている
様に異方導電性シートを使った圧接方式が知られている
。
との接続には半田付け(Pb −Sn半田)がよく利用
されていたが、近年、例えばICフラットパッケージ等
の小型化と、接続端子の増加により接続端子間、いわゆ
るピッチ間隔が次第に狭くなり、従来の半田付は技術で
対処することが困難になってきた。また最近では電卓、
電子時計あるいは液晶デバイス等にあっては、裸の半導
体チップをガラス基板上の透明電極にフェースダウンで
直付けして実装面積の効率的使用と配線の合理化を図ろ
うとする動きがあり、従来法に代わる有効かつ微細な電
気的接続手段が望まれている。裸の半導体チップをガラ
ス基板上の透明電極に電気的に接続する方法としては、
電子材料1985年9月号(P 49)に示されている
様に異方導電性シートを使った圧接方式が知られている
。
半導体チップを直接実装する、いわゆるフリップチップ
実装においては、従来からPb −Snからなる半田バ
ンプを用いたのが一般的である。液晶デバイス等のガラ
ス基板上の透明電極上へのフリップチップ実装も種々検
討されているが、その主な方法の1つとしては、透明電
極上に端子電極としてCr、 Cu等の電極を形成し、
この上にPb −Snの半田バンプが形成された半導体
チップを実装する方法がある。また他の例としてはAu
バンプと異方導電性シートを使った方式がある。そこで
従来例として、異方導電性シートを使った圧接方式を図
4゜5を用いて説明する。第5図で示しである様に、半
導体チップのアルミニウムパッド上に、Auバンプ16
を形成し、これと対応する電極をパネル電極上に設け1
8、パネル電極とAuバンプ間に凸状のこの導電性シー
トを介在させ、押さえ金具15で圧接した構成により半
導体チップをガラス基板の透明電極上に接続している。
実装においては、従来からPb −Snからなる半田バ
ンプを用いたのが一般的である。液晶デバイス等のガラ
ス基板上の透明電極上へのフリップチップ実装も種々検
討されているが、その主な方法の1つとしては、透明電
極上に端子電極としてCr、 Cu等の電極を形成し、
この上にPb −Snの半田バンプが形成された半導体
チップを実装する方法がある。また他の例としてはAu
バンプと異方導電性シートを使った方式がある。そこで
従来例として、異方導電性シートを使った圧接方式を図
4゜5を用いて説明する。第5図で示しである様に、半
導体チップのアルミニウムパッド上に、Auバンプ16
を形成し、これと対応する電極をパネル電極上に設け1
8、パネル電極とAuバンプ間に凸状のこの導電性シー
トを介在させ、押さえ金具15で圧接した構成により半
導体チップをガラス基板の透明電極上に接続している。
発明が解決しようとする問題点
しかしながら斯かる方法にあっては異方導電性シートを
別工程で作り込む必要があり、工程が複雑になる。また
Auバンプを使用する為コストアップの要因となる加え
て、その精度も問題となる。
別工程で作り込む必要があり、工程が複雑になる。また
Auバンプを使用する為コストアップの要因となる加え
て、その精度も問題となる。
また接続方式がパネル電極と回路基板との間にゼブラ状
の異方導電性シートを介在させ押さえ金具で圧接した間
接圧接方式である為、接触抵抗の増大、押さえ金具の絶
縁リークを考慮しなければならない。
の異方導電性シートを介在させ押さえ金具で圧接した間
接圧接方式である為、接触抵抗の増大、押さえ金具の絶
縁リークを考慮しなければならない。
本発明は上記問題点に鑑みて発明されたもので、その目
的とするところはガラス基板上に微細に形成された透明
電極と半導体チップの接続バンプを信頼性よく電気的接
続を行うことにある。
的とするところはガラス基板上に微細に形成された透明
電極と半導体チップの接続バンプを信頼性よく電気的接
続を行うことにある。
問題点を解決するための手段
上記問題点を解決するために、本発明の半導体チップの
接続バンプは、アルミニウムパッド上に中間金属層を介
してIn −Sn合金からなる突起電極を構成したこと
を特徴としている。
接続バンプは、アルミニウムパッド上に中間金属層を介
してIn −Sn合金からなる突起電極を構成したこと
を特徴としている。
作用
本発明は上記した構成によって、従来法の様に異方導電
性シートを別工程で作るという様な、複雑な工程はなく
、In −Sn合金の接続バンプ(端子)−もホトリソ
技術と蒸着法あるいはメッキ法によって構成できるので
工法も簡単で安価である。またこの接続バンプは金属材
料による合金接合であり、さらにIn −Sn合金は比
較的柔らかく熱疲労に強い為、接合部の信頼性が高くな
ると言える。加えて有機材料を使った場合に比べ接触抵
抗も低くなる。
性シートを別工程で作るという様な、複雑な工程はなく
、In −Sn合金の接続バンプ(端子)−もホトリソ
技術と蒸着法あるいはメッキ法によって構成できるので
工法も簡単で安価である。またこの接続バンプは金属材
料による合金接合であり、さらにIn −Sn合金は比
較的柔らかく熱疲労に強い為、接合部の信頼性が高くな
ると言える。加えて有機材料を使った場合に比べ接触抵
抗も低くなる。
又In −Sn合金は低融点の合金である為、接着時に
過大な熱および圧力がかからないという特色も備えてい
る。
過大な熱および圧力がかからないという特色も備えてい
る。
実施例
以下に本発明の半導体チ・ノブの接続バンプの一実施例
について図面を参照しながら説明する。第1図と第2図
は接続バンプ(端子)の構成された半導体チップの断面
図を示す。また第3図はこの接続バンプ(端子)を有す
る半導体チ・ノブをガラス基板上の透明端子電極上に実
装した時の断面図である。第4図は異方導電性シートを
用いた従来例の断面図、第5図は従来例の半導体チ・ノ
ブと異方導電性シートの断面図である。
について図面を参照しながら説明する。第1図と第2図
は接続バンプ(端子)の構成された半導体チップの断面
図を示す。また第3図はこの接続バンプ(端子)を有す
る半導体チ・ノブをガラス基板上の透明端子電極上に実
装した時の断面図である。第4図は異方導電性シートを
用いた従来例の断面図、第5図は従来例の半導体チ・ノ
ブと異方導電性シートの断面図である。
lはシリコン基板、2はAl電極、3は表面保護膜、4
は中間金属層、5はSn層、6はInJii、7はIn
−Sn接続バンプ(端子)、10はガラス基板、11
は液晶、12は透明電極、13は半導体チップである。
は中間金属層、5はSn層、6はInJii、7はIn
−Sn接続バンプ(端子)、10はガラス基板、11
は液晶、12は透明電極、13は半導体チップである。
本発明の接続ハンプ(端子)の構成法を説明する。1の
シリコン基板上にAl電極2を形成し、SiO□等の表
面保護層3を形成する。前記AI電極上にCr、 Ti
等のへ1電極のバリア層とCu、 Au等の密着強度強
化層からなる中間金属層4を蒸着とホトリソ技術により
形成する。次にメソキレシストをバターンニングし、A
I電極上のみにSnメッキとInメッキを行い約20〜
30μmの高さのバンプを形成する。この時のメッキの
順序は適宜選択すればよい。
シリコン基板上にAl電極2を形成し、SiO□等の表
面保護層3を形成する。前記AI電極上にCr、 Ti
等のへ1電極のバリア層とCu、 Au等の密着強度強
化層からなる中間金属層4を蒸着とホトリソ技術により
形成する。次にメソキレシストをバターンニングし、A
I電極上のみにSnメッキとInメッキを行い約20〜
30μmの高さのバンプを形成する。この時のメッキの
順序は適宜選択すればよい。
またこのバンプは蒸着法により形成してもよい。
続いてIn −Sn合金の溶融温度で加熱溶融すること
により第2図の様な半球状のIn −Snの合金バンプ
を形成する。尚In −Sn合金の組成であるが、液晶
表示装置に用いる場合は150℃以下に液相温度をもつ
低融点の組成が適切であり、52In 48Snの共
晶合金、あるいは50In−50Sn (液相温度12
5℃)52Sn−48In (液相温度131℃)が適
切と言えるが、必要に応じその組成は選択すればよい。
により第2図の様な半球状のIn −Snの合金バンプ
を形成する。尚In −Sn合金の組成であるが、液晶
表示装置に用いる場合は150℃以下に液相温度をもつ
低融点の組成が適切であり、52In 48Snの共
晶合金、あるいは50In−50Sn (液相温度12
5℃)52Sn−48In (液相温度131℃)が適
切と言えるが、必要に応じその組成は選択すればよい。
前記の様にして形成された接続バンプを有する半導体チ
ップをガラス基板上の透明端子電極と位置合わせ後、適
切な加熱溶融法あるいは適切な加熱超音波法により電気
的接続と接着を同時に行う。
ップをガラス基板上の透明端子電極と位置合わせ後、適
切な加熱溶融法あるいは適切な加熱超音波法により電気
的接続と接着を同時に行う。
発明の効果
以上の様に本発明は、半導体チップのアルミニウムパッ
ド上に中間金属層を介してIn −Sn合金からなる突
起電極を構成したことを特徴とする特許体チップの接続
バンプであり、これにより従来法の様に異方導電性シー
トを別工程で作るという様な複雑な工程はなく、In
−Sn合金の接続バンプ(@子)もメッキ法あるいは蒸
着法により構成できるので工法も簡単で安価になる。ま
た接続バンプ(端子)は金属材料による合金接合であり
、さらにIn −Sn合金は比較的柔らか(熱疲労に強
い為、接合部の信頼性も高(なる。加えて有機材料を使
った場合に比べ接触抵抗も低くなる。In −Sn合金
を低融点の合金材料である為、接着時に過大な熱および
圧力がからなくなると言える。
ド上に中間金属層を介してIn −Sn合金からなる突
起電極を構成したことを特徴とする特許体チップの接続
バンプであり、これにより従来法の様に異方導電性シー
トを別工程で作るという様な複雑な工程はなく、In
−Sn合金の接続バンプ(@子)もメッキ法あるいは蒸
着法により構成できるので工法も簡単で安価になる。ま
た接続バンプ(端子)は金属材料による合金接合であり
、さらにIn −Sn合金は比較的柔らか(熱疲労に強
い為、接合部の信頼性も高(なる。加えて有機材料を使
った場合に比べ接触抵抗も低くなる。In −Sn合金
を低融点の合金材料である為、接着時に過大な熱および
圧力がからなくなると言える。
第1図と第2図は接続バンプ(端子)の形成された半導
体チップの断面図、第3図はこの接続バンプ(端子)を
有する半導体チップをガラス基板上の透明端子電極上に
実装した時の断面図、第4図は異方導電性シートを用い
た実装法の断面図、第5図は従来例の半導体チップと異
方導電性シートの断面図である。 1・・・・・・シリコン基板、2・・・・・・A1電極
、3・・・・・・表面保護膜、4・・・・・・中間金属
層、5・・・・・・Sn層、6・・・・・・In層、7
・・・・・・In−5n接続バンプ(端子)、10・・
・・・・ガラス基板、11・・・・・・液晶、12・・
・・・・透明電極、13・・・・・・半導体チップ、1
4・・・・・・異方導電性シート、15・・・・・・押
さえ金具、16・・・・・・Auバンブ、17・・・・
・・ポリイミド、18・・・・・・導電性シリコン樹脂
。 代理人の氏名 弁理士 中尾敏男 ほか1名/−−−シ
1jコン邑坂 2−−−Al電境 5−−−3nJA 第1 図 6−−−エ7L17−−
−エ几−3rLオ逅Δ究ンくンフ℃咋S)第2図 7 第3図 /27 /2// y0 第4図 i s v /3 ! /?″
体チップの断面図、第3図はこの接続バンプ(端子)を
有する半導体チップをガラス基板上の透明端子電極上に
実装した時の断面図、第4図は異方導電性シートを用い
た実装法の断面図、第5図は従来例の半導体チップと異
方導電性シートの断面図である。 1・・・・・・シリコン基板、2・・・・・・A1電極
、3・・・・・・表面保護膜、4・・・・・・中間金属
層、5・・・・・・Sn層、6・・・・・・In層、7
・・・・・・In−5n接続バンプ(端子)、10・・
・・・・ガラス基板、11・・・・・・液晶、12・・
・・・・透明電極、13・・・・・・半導体チップ、1
4・・・・・・異方導電性シート、15・・・・・・押
さえ金具、16・・・・・・Auバンブ、17・・・・
・・ポリイミド、18・・・・・・導電性シリコン樹脂
。 代理人の氏名 弁理士 中尾敏男 ほか1名/−−−シ
1jコン邑坂 2−−−Al電境 5−−−3nJA 第1 図 6−−−エ7L17−−
−エ几−3rLオ逅Δ究ンくンフ℃咋S)第2図 7 第3図 /27 /2// y0 第4図 i s v /3 ! /?″
Claims (1)
- 半導体チップのアルミニウムパッド上に中間金属層を介
してIn−Sn合金からなる突起電極を構成したことを
特徴とする半導体チップの接続バンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61132327A JPS62287647A (ja) | 1986-06-06 | 1986-06-06 | 半導体チツプの接続バンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61132327A JPS62287647A (ja) | 1986-06-06 | 1986-06-06 | 半導体チツプの接続バンプ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62287647A true JPS62287647A (ja) | 1987-12-14 |
Family
ID=15078726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61132327A Pending JPS62287647A (ja) | 1986-06-06 | 1986-06-06 | 半導体チツプの接続バンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62287647A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000068410A (ja) * | 1998-08-20 | 2000-03-03 | Nishihara Riko Kk | Pbに代わる接合材料で接合端子部にバンプメッキを施した BGA又は CSP等のICパッケ−ジ |
JP2004289113A (ja) * | 2003-03-05 | 2004-10-14 | Mitsubishi Electric Corp | 金属電極とこれを用いた接合方法 |
JPWO2016056656A1 (ja) * | 2014-10-10 | 2017-09-14 | 石原ケミカル株式会社 | 合金バンプの製造方法 |
WO2022050186A1 (ja) * | 2020-09-04 | 2022-03-10 | 株式会社新菱 | Sn-In系低融点接合部材およびその製造方法ならびに半導体電子回路およびその実装方法 |
-
1986
- 1986-06-06 JP JP61132327A patent/JPS62287647A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000068410A (ja) * | 1998-08-20 | 2000-03-03 | Nishihara Riko Kk | Pbに代わる接合材料で接合端子部にバンプメッキを施した BGA又は CSP等のICパッケ−ジ |
JP2004289113A (ja) * | 2003-03-05 | 2004-10-14 | Mitsubishi Electric Corp | 金属電極とこれを用いた接合方法 |
JPWO2016056656A1 (ja) * | 2014-10-10 | 2017-09-14 | 石原ケミカル株式会社 | 合金バンプの製造方法 |
WO2022050186A1 (ja) * | 2020-09-04 | 2022-03-10 | 株式会社新菱 | Sn-In系低融点接合部材およびその製造方法ならびに半導体電子回路およびその実装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3262497B2 (ja) | チップ実装回路カード構造 | |
JPH11219420A (ja) | Icカードモジュール、icカード及びそれらの製造方法 | |
JPH07302797A (ja) | 半導体素子ならびにその製造および使用方法 | |
JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
JPH0432541B2 (ja) | ||
JP2643613B2 (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
JPS62287647A (ja) | 半導体チツプの接続バンプ | |
JPS63168028A (ja) | 微細接続構造 | |
JPH04263434A (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
JPH02163950A (ja) | 半導体装置の実装体およびその実装方法 | |
JPS63122155A (ja) | 半導体チツプの接続バンプ | |
JPH05109820A (ja) | 半導体装置の実装方法 | |
JPS5825242A (ja) | 半導体装置の製法 | |
JP3006957B2 (ja) | 半導体装置の実装体 | |
JPS63122135A (ja) | 半導体チツプの電気的接続方法 | |
JPH05136201A (ja) | 半導体装置用電極と実装体 | |
JPS6267829A (ja) | フリップチップの実装構造 | |
JPH02168640A (ja) | 異なる基板間の接続構造 | |
JP3553246B2 (ja) | Icカード用icモジュールの製造方法、icモジュールの製造方法 | |
JPS5815252A (ja) | バンプ構造 | |
JPH05166881A (ja) | フリップチップ実装方法 | |
JPH06103701B2 (ja) | 半導体装置の実装体 | |
JPH0436115Y2 (ja) | ||
JPH04127547A (ja) | Lsi実装構造体 | |
JPH04335542A (ja) | 半導体装置の実装体 |