JPS5921043A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5921043A JPS5921043A JP13275582A JP13275582A JPS5921043A JP S5921043 A JPS5921043 A JP S5921043A JP 13275582 A JP13275582 A JP 13275582A JP 13275582 A JP13275582 A JP 13275582A JP S5921043 A JPS5921043 A JP S5921043A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- metal layer
- layer
- metallic layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体乗積回路寿との半導体装置を製造する
方法に係シ、特にその多層金視配線(以下、多層配線と
いう)において下層金属配線と」二層金稿配線との層間
絶縁膜及び下層金属膜と−1一層金属膜との連絡用開孔
部の形成方法に関するものである。
方法に係シ、特にその多層金視配線(以下、多層配線と
いう)において下層金属配線と」二層金稿配線との層間
絶縁膜及び下層金属膜と−1一層金属膜との連絡用開孔
部の形成方法に関するものである。
半導体乗積回路などの半導体装置を製造する際に多層配
線技術(/i不可欠であり、最近増々断線防止、微細パ
ターン化が要求されている。
線技術(/i不可欠であり、最近増々断線防止、微細パ
ターン化が要求されている。
従来の多層配線の製造方法全第1図に示して説明すると
、図において、(1)は半導体基板、(2)は半導体基
板(1)上に形成された厚い酸化膜よlりなる絶縁膜、
(3)は第1の金属層、(4)は第2の金属層である。
、図において、(1)は半導体基板、(2)は半導体基
板(1)上に形成された厚い酸化膜よlりなる絶縁膜、
(3)は第1の金属層、(4)は第2の金属層である。
(5)は前記第1及び第2の金属層(3)、 (4)間
に形成される層間絶縁膜、(6)は前記第1及び第2の
金属M(3)、(4)の連絡用開孔部である。かかる多
層配線を製造する場合は、まず半導体基板(1)上に公
知の方法で第1金属層(3)によシミ極及び配線を写真
食刻法により形成し、次いで前記第1金属層(3)と第
2金属層(4)との間に公知の技術によシ層間絶縁膜0
)を形成する。このとき、層間絶R膜(5)としては酸
化膜あるいは窒化膜等を用い、膜厚は層間耐圧及び配線
容量等の問題よJl、0.m 程度必要になる。そして
、写真食刻法によシ第1金属層(3)と第2金属層(4
)との連絡用開孔部(6)全形成する。次いで、前記開
孔部(6)及び第1金属層(3)ヲ含む半導体基板(1
)上の全面に第2金属層(4)を形成し、しかる後写真
食刻法によシ第2金属層(4)の配線及び第1金属層(
3)との接続を行なう方法がとられている。
に形成される層間絶縁膜、(6)は前記第1及び第2の
金属M(3)、(4)の連絡用開孔部である。かかる多
層配線を製造する場合は、まず半導体基板(1)上に公
知の方法で第1金属層(3)によシミ極及び配線を写真
食刻法により形成し、次いで前記第1金属層(3)と第
2金属層(4)との間に公知の技術によシ層間絶縁膜0
)を形成する。このとき、層間絶R膜(5)としては酸
化膜あるいは窒化膜等を用い、膜厚は層間耐圧及び配線
容量等の問題よJl、0.m 程度必要になる。そして
、写真食刻法によシ第1金属層(3)と第2金属層(4
)との連絡用開孔部(6)全形成する。次いで、前記開
孔部(6)及び第1金属層(3)ヲ含む半導体基板(1
)上の全面に第2金属層(4)を形成し、しかる後写真
食刻法によシ第2金属層(4)の配線及び第1金属層(
3)との接続を行なう方法がとられている。
ところで、とのような従来方法によシ層間絶縁膜(5)
及び第1金属層(3)と第2金属層(4)との連絡用開
孔部(6)全形成する場合、第1金属層(3)と第2金
属層(4)との層間絶縁膜(5)の膜厚は比較的厚く、
さらに連絡用開孔部(6)の斜面は第2金属層(4)の
形成時の断線を防ぐために比較的傾斜をゆるやかにする
必要がある。このため、仕上りの開孔部(6)は設計値
に比し極めて犬きくなシ、その開孔部壁が第2図中の点
線部で示す如く開孔部壁(a)及びΦ)まで後退する。
及び第1金属層(3)と第2金属層(4)との連絡用開
孔部(6)全形成する場合、第1金属層(3)と第2金
属層(4)との層間絶縁膜(5)の膜厚は比較的厚く、
さらに連絡用開孔部(6)の斜面は第2金属層(4)の
形成時の断線を防ぐために比較的傾斜をゆるやかにする
必要がある。このため、仕上りの開孔部(6)は設計値
に比し極めて犬きくなシ、その開孔部壁が第2図中の点
線部で示す如く開孔部壁(a)及びΦ)まで後退する。
したがって、第1金属層(3)と第2金属層(4)の膜
質が同一であれば、第2金属層(4)による配線形成時
に第3図中の符号Iの領域に示す如く。
質が同一であれば、第2金属層(4)による配線形成時
に第3図中の符号Iの領域に示す如く。
第1金属層(3)の配線に断線が生じる。また、層間絶
縁膜(5)と第1金属層(3)下の絶縁膜(2)が同一
の膜質であれば、開孔部(6)の形成のための層間絶縁
膜(5)のエツチング時に第3図中の符号■の領域に示
す如く、第1金属層(3)下の絶縁膜(2)も同時にエ
ツチングされ、第2金属層(4)の形成時に段差が大き
くなるために、これによる第2金属層(4)の断線が生
じだシする。
縁膜(5)と第1金属層(3)下の絶縁膜(2)が同一
の膜質であれば、開孔部(6)の形成のための層間絶縁
膜(5)のエツチング時に第3図中の符号■の領域に示
す如く、第1金属層(3)下の絶縁膜(2)も同時にエ
ツチングされ、第2金属層(4)の形成時に段差が大き
くなるために、これによる第2金属層(4)の断線が生
じだシする。
これらを防止するためには、あらかじめ設計段階におい
て第1金属層(3)による配線領域上に第2金属層(4
)との連絡用開孔部(6)が形成できるように、また連
絡用開孔部(6)を第2金属層(4)による配線が充分
にσえるように、連絡用開孔部(6)と第1金属層(3
)による配線領域との余裕(C)(第2図参照)、及び
連絡用開孔部(6)と第2金属層(4)との余裕(d)
(第2図参照)を充分とる必要がある。したがって、第
2図及び第3図に示す如く、第1金属層(3)による配
線間隔(e)及び第2金属層(4)による配線間隔(f
)の最小寸法は限られておシ、前述の如く余裕をとるた
めには第4図中の符号■及び■の領域の追加が必要とな
る。このことは、第2図及び第3図に示すセルサイズの
距離人が第4図に示すセルサイズの距離Bとなシ、セル
サイズ及びチップサイズの拡大をしいられるという欠点
があった。
て第1金属層(3)による配線領域上に第2金属層(4
)との連絡用開孔部(6)が形成できるように、また連
絡用開孔部(6)を第2金属層(4)による配線が充分
にσえるように、連絡用開孔部(6)と第1金属層(3
)による配線領域との余裕(C)(第2図参照)、及び
連絡用開孔部(6)と第2金属層(4)との余裕(d)
(第2図参照)を充分とる必要がある。したがって、第
2図及び第3図に示す如く、第1金属層(3)による配
線間隔(e)及び第2金属層(4)による配線間隔(f
)の最小寸法は限られておシ、前述の如く余裕をとるた
めには第4図中の符号■及び■の領域の追加が必要とな
る。このことは、第2図及び第3図に示すセルサイズの
距離人が第4図に示すセルサイズの距離Bとなシ、セル
サイズ及びチップサイズの拡大をしいられるという欠点
があった。
本発明は上記のような従来のものの欠点を除去するため
になされたもので、上層金属及び下層金属の眉間絶縁膜
をエツチング比の異なる2層の絶縁膜で形成し、かつ各
層金属の連絡用開孔部の構造を2段形状にすることによ
シ、との開孔部形成時の眉間絶縁膜のサイドエッチによ
る各金属層の断線を防止するとともに、各金属層による
配線の微細化を容易に行なうことのできる多層配線の製
造方法を提供することを目的としている。
になされたもので、上層金属及び下層金属の眉間絶縁膜
をエツチング比の異なる2層の絶縁膜で形成し、かつ各
層金属の連絡用開孔部の構造を2段形状にすることによ
シ、との開孔部形成時の眉間絶縁膜のサイドエッチによ
る各金属層の断線を防止するとともに、各金属層による
配線の微細化を容易に行なうことのできる多層配線の製
造方法を提供することを目的としている。
以下、本発明の一実施例を図に基いて説明する。
第5図は本発明方法によシ製造される多層配線の上層金
属と下層金属との連絡用開孔部の断面図であシ、図にお
いて、(1)は半導体基板、(りは半導体基板(1)上
に形成された絶縁膜としての厚い酸化膜、(3)は第1
の金属層、((イ)は第2の金属層である。
属と下層金属との連絡用開孔部の断面図であシ、図にお
いて、(1)は半導体基板、(りは半導体基板(1)上
に形成された絶縁膜としての厚い酸化膜、(3)は第1
の金属層、((イ)は第2の金属層である。
また、σ)は第1及び第2金属層(3) 、 (4)間
の第1絶縁膜、(8)は同じく第2の絶縁膜、(9)は
第1金属層(3)と第2金属層(4)との第1連絡用開
孔部、(10)は第1連絡用開孔部(9)内に形成され
た第2連絡用開孔部である。
の第1絶縁膜、(8)は同じく第2の絶縁膜、(9)は
第1金属層(3)と第2金属層(4)との第1連絡用開
孔部、(10)は第1連絡用開孔部(9)内に形成され
た第2連絡用開孔部である。
次に、本発明による多層配線の製造方法を第6図乃至第
11図を参照して説明する。第6図において、比較的厚
い酸化膜(2)ヲ含む半導体基板(1)上に第1金属層
(3)による電極及び配線を形成し、次に後述する第2
金属層(4)(第5図参照)との絶縁のために第1絶縁
膜σ)及び第2絶縁膜(8)(第7図参照)を形成する
。この場合、まずCVD法あるいはスパッター法などの
方法によシ第1金属層(3)を含む全面に第6図に示す
如く酸化硅素による第1絶縁膜(7)を形成し、次いで
第1絶縁膜17′)上に第7図に示す如く、第1絶縁膜
q)の酸化硅素とエツチング比の異なる窒化硅素による
第2絶縁膜(8)金CVI) ?J、あるいはスパッタ
ー法により形成する。
11図を参照して説明する。第6図において、比較的厚
い酸化膜(2)ヲ含む半導体基板(1)上に第1金属層
(3)による電極及び配線を形成し、次に後述する第2
金属層(4)(第5図参照)との絶縁のために第1絶縁
膜σ)及び第2絶縁膜(8)(第7図参照)を形成する
。この場合、まずCVD法あるいはスパッター法などの
方法によシ第1金属層(3)を含む全面に第6図に示す
如く酸化硅素による第1絶縁膜(7)を形成し、次いで
第1絶縁膜17′)上に第7図に示す如く、第1絶縁膜
q)の酸化硅素とエツチング比の異なる窒化硅素による
第2絶縁膜(8)金CVI) ?J、あるいはスパッタ
ー法により形成する。
このとき、第2絶縁膜(8)の膜厚は第1絶縁膜(7)
の膜厚に比17充分厚く、たとえげ第1絶縁膜(7)の
膜厚は1000へ一2oooX、第2絶縁膜(8)の膜
厚ば5ooo−9oooX程度が適当である。次に写真
食刻法により第1金属層(3)と第2金属層(4)との
連絡・ 用開孔部全形成すべき領域2にの第2絶縁膜
(8)に、まず第8図に示す如く第1開孔部(9)を形
成する。
の膜厚に比17充分厚く、たとえげ第1絶縁膜(7)の
膜厚は1000へ一2oooX、第2絶縁膜(8)の膜
厚ば5ooo−9oooX程度が適当である。次に写真
食刻法により第1金属層(3)と第2金属層(4)との
連絡・ 用開孔部全形成すべき領域2にの第2絶縁膜
(8)に、まず第8図に示す如く第1開孔部(9)を形
成する。
この場合、第2絶縁膜(8)のエツチングに際[7ては
第2金縞層(4)の開孔部壁での断線を防ぐために、開
孔部壁の傾斜はゆるやかにすることが重重しく、1だ第
2絶縁膜(8)の膜厚は前述の如く比較的厚いために、
開孔部11i積は設計値に比し、かなりのサイドエッチ
畦をしいられる。なお、第8図中、(11)は第2絶縁
膜(8)のエツチングに際し塗布されたl/シストであ
る。
第2金縞層(4)の開孔部壁での断線を防ぐために、開
孔部壁の傾斜はゆるやかにすることが重重しく、1だ第
2絶縁膜(8)の膜厚は前述の如く比較的厚いために、
開孔部11i積は設計値に比し、かなりのサイドエッチ
畦をしいられる。なお、第8図中、(11)は第2絶縁
膜(8)のエツチングに際し塗布されたl/シストであ
る。
次いで、第2絶縁膜(8)に形成された第1開孔部(9
)内の第1絶縁膜σ)に同じく写真食刻法により第9図
に示す如く第2開孔部(10)全形成する。この場合、
第1絶縁膜σ)は第2絶H膜(8)に比し、充分膜厚は
薄いために、第2開化部(10)の開孔部壁に傾胴全つ
りる必要もなく、またエツチング時の設計値に対するサ
イドエッチMlもはとんどなく、開孔部面積は設削値に
対して椿めて精度良く形成できる(第101!’1参照
)。なJIF−1p+y 9 c+に:1i’イj(1
2)は第1絶縁膜(7)のエツチングに際17塗布され
たレジストである。次いで、第10図に示ず如(vジス
) (12)’に除去1. k後、第21:il孔(’
fit(10)内の第1金属層(3)と第2開化部(1
0)及び第1開孔部(9)を含む全面に第11図に示す
如<、py2妬属層(4)全公知の方法により形成し、
写真食刻法で第1金属層(3)との接続あるいは第2金
属層(4)による配線を形成して完了する。
)内の第1絶縁膜σ)に同じく写真食刻法により第9図
に示す如く第2開孔部(10)全形成する。この場合、
第1絶縁膜σ)は第2絶H膜(8)に比し、充分膜厚は
薄いために、第2開化部(10)の開孔部壁に傾胴全つ
りる必要もなく、またエツチング時の設計値に対するサ
イドエッチMlもはとんどなく、開孔部面積は設削値に
対して椿めて精度良く形成できる(第101!’1参照
)。なJIF−1p+y 9 c+に:1i’イj(1
2)は第1絶縁膜(7)のエツチングに際17塗布され
たレジストである。次いで、第10図に示ず如(vジス
) (12)’に除去1. k後、第21:il孔(’
fit(10)内の第1金属層(3)と第2開化部(1
0)及び第1開孔部(9)を含む全面に第11図に示す
如<、py2妬属層(4)全公知の方法により形成し、
写真食刻法で第1金属層(3)との接続あるいは第2金
属層(4)による配線を形成して完了する。
このように、上記実施例によると、第1金属層(3)と
第2金属層(4)との層間絶縁膜全エツチング比の異な
る笛1および第2絶縁膜(7) 、 (8)で形成1〜
、かつ第1金属層(3)と第2金属層(4)の連絡用開
孔部を第1及び第2開孔部(9)、(10)にて2段構
造とすることにより、第1金属層(3)上の開孔部面積
が設計値に対し極めて精度良く形成できる。つまり、連
絡用開孔部(10)と第1金属層(3)による配線の余
裕(C)(第2図参照)と、連絡用開孔部(1o)と第
2金属層(4)による配線との余裕(d)(第2図参照
)を極めて少なくでき、パターンの微細化が可能になる
。1だ、従来のような連絡用開孔部(6)形成時の層間
絶縁膜(5)のサイドエッチによる第1及び第2金属層
の断線全防止することもできる。
第2金属層(4)との層間絶縁膜全エツチング比の異な
る笛1および第2絶縁膜(7) 、 (8)で形成1〜
、かつ第1金属層(3)と第2金属層(4)の連絡用開
孔部を第1及び第2開孔部(9)、(10)にて2段構
造とすることにより、第1金属層(3)上の開孔部面積
が設計値に対し極めて精度良く形成できる。つまり、連
絡用開孔部(10)と第1金属層(3)による配線の余
裕(C)(第2図参照)と、連絡用開孔部(1o)と第
2金属層(4)による配線との余裕(d)(第2図参照
)を極めて少なくでき、パターンの微細化が可能になる
。1だ、従来のような連絡用開孔部(6)形成時の層間
絶縁膜(5)のサイドエッチによる第1及び第2金属層
の断線全防止することもできる。
なお、上記実施例においては第1−絶縁膜(7)として
酸化硅素、第2絶縁膜(8)として窒化硅素を用いたが
、逆に第1絶縁膜(7)として窒化硅素、第2絶縁膜(
8)とI−て酸化硅素を用いても上記実施例と同様の効
果を奏する。さらに、上記実施例においては′2層の金
属配線について述べたが、3層以上の多層配線における
下層金属と上層金属間の連絡用開孔部においても適用可
能である。
酸化硅素、第2絶縁膜(8)として窒化硅素を用いたが
、逆に第1絶縁膜(7)として窒化硅素、第2絶縁膜(
8)とI−て酸化硅素を用いても上記実施例と同様の効
果を奏する。さらに、上記実施例においては′2層の金
属配線について述べたが、3層以上の多層配線における
下層金属と上層金属間の連絡用開孔部においても適用可
能である。
以−1−のように本発明によれば、多層配線の層間絶縁
膜をエツチング比の異なる2層の絶縁膜によ)形成し、
さらに下層金属と−L層金属との連絡用開孔部の断面も
2段構造とするととによ如、下層金属上の開孔部面積が
設計値に対して極めて精度よく形成でき、したがって、
多層配線における」二層金属及び下層金属の断線が防止
できるとともに、微細パターン化がはかれるなどのすぐ
れた効果がある。
膜をエツチング比の異なる2層の絶縁膜によ)形成し、
さらに下層金属と−L層金属との連絡用開孔部の断面も
2段構造とするととによ如、下層金属上の開孔部面積が
設計値に対して極めて精度よく形成でき、したがって、
多層配線における」二層金属及び下層金属の断線が防止
できるとともに、微細パターン化がはかれるなどのすぐ
れた効果がある。
第1図は従来方法による多層配線の」二層金属と下I婿
金属との連絡用開孔部の断面図、第2図は従来方法によ
る多層配線の1セルの断面図、第3図は従来方法による
多層配線の説明に供する1セルの断面図、第4図は従来
方法による多層配線の欠点を防止するために拡大をしい
られた1セルの断面図、第5図は本発明方法の一実施例
を説明するための多層配線による上層金属と下層金属ど
の連絡用開孔部の断面図、第6図乃至第11図t」:同
じく本発明による多層配線の製造方法の工程断面図であ
る。 (1)・・・・半導体基板、(2)・・・・酸化膜、(
3)・・・・第1金属層、(4)・・・・第2金属層、
(!i)・・・・層間絶縁膜、(6)・・・・各金属層
連絡用開孔部、σ)・・・・第1絶縁膜(第1層間絶縁
膜)、(8)・・・・第2絶縁膜(第2層間絶縁膜)、
(9)・・・・第1開孔部、(10)・・・・第2開孔
部、(11)、(12)−−−−レジスト、(a) 、
(b) −・・・開孔部壁、(C)・・・・第1金属
層による配線と開孔部との余裕、(d)・・・・第2金
属層による配線と開孔部との余裕、(e)・・・・第1
金属層による配線の最小間隔、(f)・・・・第2金属
層による配線の最小間隔、(g)・・・・最終開孔部、
(I)・・・・第1金属層の断線部、(U)・・・・第
2金属層の断線部、(III)・・・・第2金属層によ
る配線の追加領域、(■)・・・・第1金属層による配
線の追加領域、A・・・・最小セルサイズ、B・・・・
第1,2金属層の断線防止のためにしいられた最小セル
サイズ。 代 理 人 葛 野 信 −(11
) 第5図 第1図 第2図 第3図 第4図 第6図 第7図 第8図 ―ト−二二が 第9図 第10図 第11図
金属との連絡用開孔部の断面図、第2図は従来方法によ
る多層配線の1セルの断面図、第3図は従来方法による
多層配線の説明に供する1セルの断面図、第4図は従来
方法による多層配線の欠点を防止するために拡大をしい
られた1セルの断面図、第5図は本発明方法の一実施例
を説明するための多層配線による上層金属と下層金属ど
の連絡用開孔部の断面図、第6図乃至第11図t」:同
じく本発明による多層配線の製造方法の工程断面図であ
る。 (1)・・・・半導体基板、(2)・・・・酸化膜、(
3)・・・・第1金属層、(4)・・・・第2金属層、
(!i)・・・・層間絶縁膜、(6)・・・・各金属層
連絡用開孔部、σ)・・・・第1絶縁膜(第1層間絶縁
膜)、(8)・・・・第2絶縁膜(第2層間絶縁膜)、
(9)・・・・第1開孔部、(10)・・・・第2開孔
部、(11)、(12)−−−−レジスト、(a) 、
(b) −・・・開孔部壁、(C)・・・・第1金属
層による配線と開孔部との余裕、(d)・・・・第2金
属層による配線と開孔部との余裕、(e)・・・・第1
金属層による配線の最小間隔、(f)・・・・第2金属
層による配線の最小間隔、(g)・・・・最終開孔部、
(I)・・・・第1金属層の断線部、(U)・・・・第
2金属層の断線部、(III)・・・・第2金属層によ
る配線の追加領域、(■)・・・・第1金属層による配
線の追加領域、A・・・・最小セルサイズ、B・・・・
第1,2金属層の断線防止のためにしいられた最小セル
サイズ。 代 理 人 葛 野 信 −(11
) 第5図 第1図 第2図 第3図 第4図 第6図 第7図 第8図 ―ト−二二が 第9図 第10図 第11図
Claims (1)
- 【特許請求の範囲】 α)半導体基板上の多層金属配線形成工程において、下
層の金属膜を形成する工程と、前記下層金属膜全選択的
に除去する工程と、前記下層金属膜を含む全面を第1絶
縁膜で覆う工程と、前記第1絶縁膜とエツチング比の異
なる第2絶縁膜全前記第1絶縁膜上全面に該第1絶縁膜
厚よ)も厚く覆う工程と、前記第2絶縁膜に第1開孔部
全形成する工程と、前記第1開孔部内の第1絶縁膜に第
2開孔部全形成する工程と、前記第1開孔部と第2開孔
部及び第2開孔部内の下層金属換金含む半導体基板上の
全面に上層金属膜を形成する工程全具備してなることを
特徴とする半導体装置の製造方法。 C)第1絶縁膜として酸化硅素または酸化硅素を主成分
とする物質を用い、第2絶縁膜として窒化硅素音用いる
こと全特徴とする特許請求の範囲第1項記載の半導体装
置の製造方法。 0)第1絶縁膜として窒化硅素を用い、第2絶縁膜とし
て酸化硅素捷たは酸化硅素を主成分とする物質音用いる
ことを特徴とする特許請求の範囲第1項記載の半導体装
置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13275582A JPS5921043A (ja) | 1982-07-27 | 1982-07-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13275582A JPS5921043A (ja) | 1982-07-27 | 1982-07-27 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5921043A true JPS5921043A (ja) | 1984-02-02 |
Family
ID=15088793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13275582A Pending JPS5921043A (ja) | 1982-07-27 | 1982-07-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5921043A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0418437U (ja) * | 1990-06-01 | 1992-02-17 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5384580A (en) * | 1976-12-29 | 1978-07-26 | Fujitsu Ltd | Manufacture for semiconductor device |
JPS5455388A (en) * | 1977-10-12 | 1979-05-02 | Matsushita Electric Ind Co Ltd | Production of mos type semiconductor device |
-
1982
- 1982-07-27 JP JP13275582A patent/JPS5921043A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5384580A (en) * | 1976-12-29 | 1978-07-26 | Fujitsu Ltd | Manufacture for semiconductor device |
JPS5455388A (en) * | 1977-10-12 | 1979-05-02 | Matsushita Electric Ind Co Ltd | Production of mos type semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0418437U (ja) * | 1990-06-01 | 1992-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4617193A (en) | Planar interconnect for integrated circuits | |
JPH0982804A (ja) | 半導体装置及びその製造方法 | |
JPS62118543A (ja) | 半導体集積回路装置 | |
JPS5921043A (ja) | 半導体装置の製造方法 | |
JPH05226475A (ja) | 半導体装置の製造方法 | |
JP2001345378A (ja) | 半導体装置及びその製造方法 | |
JPH0388351A (ja) | 半導体装置の製造方法 | |
EP0296718A2 (en) | A coplanar and self-aligned contact structure | |
JPH08236622A (ja) | 半導体装置及びその製造方法 | |
JPS62136857A (ja) | 半導体装置の製造方法 | |
JPH04109654A (ja) | 半導体装置及びその製造方法 | |
JPH04303943A (ja) | 半導体装置の製造方法 | |
JPS61239646A (ja) | 多層配線の形成方法 | |
JPS5966125A (ja) | 半導体装置の製造方法 | |
JPS63107043A (ja) | 半導体装置の導電線路の形成方法 | |
JPS62293644A (ja) | 半導体装置の製造方法 | |
JPS6235537A (ja) | 半導体装置及びその製造方法 | |
JPH079933B2 (ja) | 半導体装置の製造方法 | |
JPS60124950A (ja) | 多層配線構造を有する半導体装置 | |
JPS6149439A (ja) | 半導体装置の製造方法 | |
JPS60177652A (ja) | 半導体装置の製造方法 | |
JPH0936222A (ja) | 半導体装置及びその製造方法 | |
JPH0542139B2 (ja) | ||
JPH07135249A (ja) | 半導体装置及びその製造方法 | |
JPS60245252A (ja) | 多層配線部材 |