JPS6227831A - 演算器チエツク回路 - Google Patents

演算器チエツク回路

Info

Publication number
JPS6227831A
JPS6227831A JP60168208A JP16820885A JPS6227831A JP S6227831 A JPS6227831 A JP S6227831A JP 60168208 A JP60168208 A JP 60168208A JP 16820885 A JP16820885 A JP 16820885A JP S6227831 A JPS6227831 A JP S6227831A
Authority
JP
Japan
Prior art keywords
test pattern
output
check
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60168208A
Other languages
English (en)
Inventor
Atsushi Yamazaki
篤 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60168208A priority Critical patent/JPS6227831A/ja
Publication of JPS6227831A publication Critical patent/JPS6227831A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置などの演算器チェック回路に関す
る。
〔従来の技術〕
従来、この種の演算器のチェック方式としては、いくつ
かのものが考えられているが、その中でも最も十分な故
障検出能力を持つものとして、スキャンパスを利用した
チェック方式がある。このスキャンパスによるチェック
方式とは、シフト指示信号によって全てのレジスタが、
スキャンパスと呼ばれる１つのシフトレジスタを構成し
、そのスキャンパスによって必要なレジスタに演算器の
テストパターンを設定し、演算器の動作終了後に演算結
果を再びスキャンパスによって取り出し、予め求めた正
解値と比較するチェック方式である。
〔発明が解決しようとする問題点〕
上述した従来の演算器のチェック方式は、スキャンパス
を使用しているので、情報処理装置全体が通常動作を停
止して検査モードにならなければ利用することができな
い。しかし、 本発明の目的は、このような問題を解決し、情報処理装
置が通常動作中でも演算器が動作していないときに演算
器のチェックをできるようにして信頼性を向上させた演
算器チェック回路を提供することにある。
〔問題点を解決するための手段〕
本発明の演算器チェック回路は、チェックすべき演算器
へのテストパターンとその正解値とを出力するテストパ
ターン発生回路と、チェック指示信号によって前記演算
器の通常動作時の入力信号と前記テストパターン発生回
路からのテストパターン出力とを切換える選択回路と、
前記演算器の出力と前記テストパターン発生回路から出
力された正解値とを前記チェック指示信号が有効な時に
比較する比較回路とを含み構成される。
本発明においては通常動作時において、チェックすべき
演算器が常に動作しているとは限らないので、このよう
な非動作時に演算器だけチェックすることができればそ
の信頼性を向上させることができる。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
本実施例は、テストパターン発生回路２と、演算器１へ
の入力を選択する選択回路３，４と、比較回路５とを含
み構成される。選択回路３．４はチェック指示信号１０
８が無効なときは、通常動作時の演算器１の入力１０１
．１０２を出力し、有効なときはテストパターン発生回
路２のテストパターン出力１０３．１０４を出力する。
この演算器１は選択回路３．４の出力データ１０５，１
０６を入力としてその演算結果１０９を出力する。
比較回路５は演算結果１０９とテストパターン発生回路
２から出力される演算の正解値１０７とを比較し、チェ
ック指示信号１０８が有効なときは演算出力１０９と正
解値１０７との一致、不一致に応じてチェック出力１１
０を°“１゛′、“０”にする、チェック指示信号１０
８が無効なときは、チェック結果１１０を強制的に“１
”にする。
〔発明の効果〕
以上説明したように、本発明は、通常動作時でも、演算
器が使用されていないときに演算器のチェックを行なう
ことにより、誤まったデータが発生することを未然に防
ぎ演算回路の信頼性を向上させることが出来る。
【図面の簡単な説明】
第１図は本発明の一実施例のブロック図である。 １・・・演算器、２・・・テストパターン発生回路、３
゜４・・・選択回路、５・・・比較回路、１０１，１０
２・・・通常動作時の演算器の入力信号、１０３，１０
４・・・テストパターン信号、１０７・・・テストパタ
ーンの正解値、１０８・・・チェック指示信号、１０９
・・・演算出力信号、１１０・・・チェック出方信号。 廣尊入か 某　　ｌ　　　菌

Claims (1)

    【特許請求の範囲】
  1. チェックすべき演算器へのテストパターンとその正解値
    とを出力するテストパターン発生回路と、チェック指示
    信号によって前記演算器の通常の入力信号と前記テスト
    パターン発生回路からのテストパターン出力とを切換え
    る選択回路と、前記演算器の出力と前記テストパターン
    発生回路から出力された正解値とを前記チェック指示信
    号が有効な時に比較する比較回路とを含む演算器チェッ
    ク回路。
JP60168208A 1985-07-29 1985-07-29 演算器チエツク回路 Pending JPS6227831A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60168208A JPS6227831A (ja) 1985-07-29 1985-07-29 演算器チエツク回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60168208A JPS6227831A (ja) 1985-07-29 1985-07-29 演算器チエツク回路

Publications (1)

Publication Number Publication Date
JPS6227831A true JPS6227831A (ja) 1987-02-05

Family

ID=15863791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60168208A Pending JPS6227831A (ja) 1985-07-29 1985-07-29 演算器チエツク回路

Country Status (1)

Country Link
JP (1) JPS6227831A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148145A (ja) * 1988-11-29 1990-06-07 Koufu Nippon Denki Kk ベクトル演算装置のチェック回路
JPH02187821A (ja) * 1989-01-17 1990-07-24 Nec Corp 演算回路
JPH02266438A (ja) * 1989-04-06 1990-10-31 Koufu Nippon Denki Kk ベクトル演算装置のチェック回路
JPH0337717A (ja) * 1989-07-05 1991-02-19 Nec Corp 演算回路
JPH03256134A (ja) * 1990-03-06 1991-11-14 Koufu Nippon Denki Kk ベクトル演算器のチェック回路
WO2012066889A1 (ja) 2010-11-18 2012-05-24 旭硝子株式会社 ガラス板の製造装置およびガラス板の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148145A (ja) * 1988-11-29 1990-06-07 Koufu Nippon Denki Kk ベクトル演算装置のチェック回路
JPH02187821A (ja) * 1989-01-17 1990-07-24 Nec Corp 演算回路
JPH02266438A (ja) * 1989-04-06 1990-10-31 Koufu Nippon Denki Kk ベクトル演算装置のチェック回路
JPH0337717A (ja) * 1989-07-05 1991-02-19 Nec Corp 演算回路
JPH03256134A (ja) * 1990-03-06 1991-11-14 Koufu Nippon Denki Kk ベクトル演算器のチェック回路
WO2012066889A1 (ja) 2010-11-18 2012-05-24 旭硝子株式会社 ガラス板の製造装置およびガラス板の製造方法

Similar Documents

Publication Publication Date Title
US4049957A (en) Dual computer system
US3660646A (en) Checking by pseudoduplication
JPS6227831A (ja) 演算器チエツク回路
US4224681A (en) Parity processing in arithmetic operations
JP2924392B2 (ja) マイクロコンピュータシステム
JPS621041A (ja) 情報処理装置の診断回路
JPS63271526A (ja) 算術論理装置
JPS63231540A (ja) 擬似障害発生回路
JP3156249B2 (ja) 障害検出回路の診断方式
JPS59121552A (ja) 障害検出方式
JPS6310244A (ja) 故障辞書作成方法
JPS61269738A (ja) デ−タ処理回路
JPH04105140A (ja) スイッチ操作履歴の収集方式
JPS63174141A (ja) 情報処理装置の試験診断方式
JPH0198033A (ja) データ誤り検出回路
JPS60173647A (ja) 情報処理装置のエラ−発生箇所検出方式
JPH03158972A (ja) シミュレータ
JPS61136138A (ja) アドレスサ−チ装置
JPS584446A (ja) マイクロプログラム制御装置
JPH0268633A (ja) マイクロプログラムのチェック回路
JPH0244432A (ja) 電子計算機制御方式
JPS60239839A (ja) 擬似障害発生装置
JPH02123431A (ja) 情報処理装置
JPH01297733A (ja) 誤り検出回路の診断方式
JPH01171031A (ja) 故障検出回路