JPS62277063A - 静電誘導形自己消弧素子の駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔発明の目的〕 （産業上の利用分野） 本発明は静電誘導形自己）内弧素子を安全に駆動する駆
動回路に関づるもので、特に電源装置にａ５いて使用さ
れるしのでおる。

（従来の技術） 直流−交流または直流−交流の電力変換装置として静電
誘導形自己消弧素子を用いた乙のか知られている。この
静電誘導形自己消弧素子としては）ＧＢＴ　（Ｉｎｓｕ
ｌａ［ｅｄ　ｇａｔｅ　ｂｉｐｏｌａｒ　ｔｒａｎｓｉ
ａｔｏｒ）やＦＥＴかある。

ＧＥの商品名Ｉ　ＧＴ　（Ｉｎｓｕｌａｔｅｄ　ｇａｔ
ｅ　ｔｒａｎｓｉｓｊｏｔ’）にｔよく知られており、
例えば”Ａｐｐｌ　１ｃａｔｉｏｎｏｆ　Ｉｎ５ｕｌａ
ｔｅｃｌ　Ｇａｔｅ　Ｔｒａｎｓｉｓｔｏｒｓ　”げａ
ｃｔｏｒｙ　［１（！ｃｔｒｏｎｉｃｓ　１９８３）に
詳しく紹介されている。該文献に記載された典型的なＧ
Ｆ社の品番Ｄ９４ＦＱ１（１８Ａ、　　４００Ｖ）＃に
ヒＦＲＩ　（１８Ａ、　　５００Ｖ）についてゲート電
圧ＶｃＥ、コレクタ電圧ＶＣＥ、コレクタ電流Ｉｃの相
関関係を示ず第６図によればゲート電圧ＶＱＥが低い範
囲ではトランジスタに近い定電流特性を示す一方で、ゲ
ート電圧ＶｃＥが高くなるとり−イリスタに近い低い電
圧降下を示す、トランジスタとサイリスタの中間的特性
を有していることがわかる。

また、第７図は第６図に示した静電誘導形自己消弧素子
（以下ＩＧＢＴと呼ぶ）の安全動作領域（ＳＯＡ＞を示
すもので、例えばゲート、エミッタ間抵抗ＲｃＥが５に
Ωの場合には２０Ａ以下のコレクタ電流に制限すれば常
に安全に運転できることを示している。

しかし、定格最大電流以上の電流をターンオフしようと
すると、いわゆるラッヂアップが生じ、ゲート電圧Ｖａ
ｐ＠Ｏにしてもコレクタ電流ＩｃをＯにできなくなる上
、素子内の電流密度が高まって素子の劣化が生じる。し
たがって、ＩＧＢＴの駆動にあたっては安全動作領域を
越えた使用を避けることか必要である。

第８図に従来使用されているＩＧＢＴのゲート駆動回路
を示す。これににれば、直流電源１の正極に負荷２を介
してＩＧＢＴ３のコレクタが、負極にエミッタがそれぞ
れ接続されるとともに、直流電源１と負極を共通接続し
たゲート用電源４の正極は抵抗５を介してＮＰＮトラン
ジスタ６のコレクタ（こ接続されている。増幅用のＮＰ
Ｎ＋−ランジスタロとＰＮＰトランジスタ７とはコンプ
リメンタリ接続されており、そのベース共通接続点には
駆動信号■Ｓが入力され、トランジスタ６および７のエ
ミッタ共通接続点から並列接続された抵抗８およびダイ
オード９を介してＩＧＢＴ３のゲートに接続されている
。

この回路は、駆動信号ＶＳがオンとなったときは、グー
１〜電圧４の電圧が抵抗５、トランジスタ６おにびダイ
オード９を介してＩＧＢＴ３のゲートに迅速に印加され
、駆動信号Ｖｓがオフとなったときはゲートは抵抗８と
トランジスタ７を通じてＩＧＢＴ３のエミッタと短絡さ
れ、ゲート電位は低下する。このときの抵抗８は第７図
にお（プるＲＱＥに相当するものであり、この抵抗値の
大きざによって最大コレクタ電流が制限を受ける場合し
ある。

（発明が解決しようとする問題点） しかしながら、このような駆動回路ではＩＧＢＴのゲー
ト電圧は固定電位のゲート用電源４により定まるため変
化が少なく、ＩＧＢＴの特徴を有効に発揮できないとい
う問題がある。

すなわら、第８図の回路においてゲート電圧ＶＱＨ＝２
０Ｖとすれば電圧降下は低くなるが、負荷側で事故が発
生したときにはコレクタ電流は１００△以上となって第
７図に示す安全動作領域を外れるため素子は劣化する。

また、素子の劣化が発生しないように最大コレクタ電流
を２０Δ以下とするためには第６図からＶＱＥを８Ｖに
制限する必要があるが、ＩＧＢＴがオンとなったときの
コレクタ電流を１０△とすればゲート、コレクタ間の電
圧降下はＶａε＝２０Ｖのときに比べ３０％程度大きく
、コレクタ電流１５Ａでは約５倍の大きさとなって１０
失が著しく増大するという問題がある。

本発明はこのような問題を解決覆るためなされたもので
、最大コレクタ電流を安全動作領域内に保ち、また定常
損失を減少させ、負荷側や制御回路の原因で、過電流状
態が継続する場合は異常信号を出力できる静電誘導形自
己消弧素子ＩＧＢＴの保護機能イ」駆動回路を提供する
ことを目的とする。

〔発明の構成〕

（問題点を解決するための手段） 上記目的を達成づめために、本発明にま３いては、ＩＧ
ＢＴのゲート電圧を供給する電源と、２値の状態を持つ
制御信号に応じて前記ＩＧＢＴのゲートにグー１〜電圧
を印加するゲート制御回路を陥えた袋口において、 前記ＩＧＢＴのコレクタ電圧が所定の電圧以上の時前記
ゲート電圧を低い値に調整するグー１−電圧調整回路と
、前記ゲート電圧の印加中において前記コレクタ電圧が
前記所定の電圧以上の時検出信号を出力する安常検出回
路と、前記検出信号を保持しこれにより前記ゲート制御
回路の動作をインター　ＩＩＩツクしてゲート電圧の印
加を停止上するラッチ回路を設けて静電誘導形自己潤弧
素子の駆動回路を構成している。

（作　用） 上記構成において、ＩＧＢＴのコレクタ電圧を検出し、
コレクタ電圧が高い範囲では、ＩＧＢＴのゲート電圧を
下げるようにゲート電圧調整回路が動作し、ＩＧＢＴが
オンして負荷に異常がな【プればＩＧＢＴコレクタ電圧
が低下しこれを検出しＩＧＢＴのゲート電圧を高くして
ＩＧＢＴの電圧降下を低下させ、定常オン損失を低下さ
せる。前記ゲート電圧調整回路が動作していることを検
出する異常検出回路は、制御信号がオンして、ＩＧＢＴ
がオンする迄の遅れ時間の間は検出信号を出力させない
様に動作する。

負荷異常などにより、前記遅れ時間の後も前記ゲート電
圧調整回路が動作している場合は巽常検出回路は出力信
号を出し、この信号によりゲート電圧の印加を停止して
ＩＧＢＴを事故から安全に保護する。

（実施例） 以下図面を参照しながら本発明を実施例に基づいて訂■
１に説明する。なお、従来と同一の構成要素には同一番
号を（＝ｉ　ｂその詳細説明を省略する。

第１図は本発明に係るＩＧＢＴの駆動回路の一実施例を
示す回路図である。ゲート用電源４の電圧はコンプリメ
ンタリ接続されたトランジスタ６．７及び抵抗８を介し
てＩＧＢＴ３のゲートに印加され、トランジスタ６およ
び７のベース共通点には抵抗１０を介して駆動信号ＶＳ
が入力されると共に、抵抗１２を介してトランジスタ１
４のコレクタが接続されトランジスタ１４のエミッタは
ゲート用電源４の負極に、またベースはゼナーダイオー
ド１５、抵抗１１を介してＩＧＢＴ３の］レクタに接続
されている。

トランジスタ１４のベースとエミッタ間には抵抗１３を
接続している。さらにトランジスタ１４の］レクタから
トランジスタ１５のベースに抵抗１８を介して接続し、
駆動信号Ｓから、コンデンサ２０、抵抗１９を介してト
ランジスタ１５のベースに接続し、またトランジスタ１
５のベースエミッタ間に抵抗１７を接続する。

トランジスタ１５のコレクタはトランジスタ１６のベー
スに接続すると共に、抵抗２１を介して駆動信号Ｖｓに
接続し、トランジスタ１６のコレクタはフォトカプラ（
発光ダイオード部）２２ａ、抵抗２３を介してゲート電
源４の正極に接続し、トランジスタ１５．１６のエミッ
タはゲート電源４の負極に接続する。

一方、フォトカプラ（受光トランジスタ〉２２ｂのコレ
クタは抵抗２４を介して制御電源に接続し、そのコレク
タ電圧を遅れ回路イ」ラッチ回路２５を介してアンド回
路２６へ入力し、制御信号Ｖ９との論理積により駆動信
号Ｖｓを出力するように構成する。

次にこの回路の動作を第２図、および第３図を参照して
説明する。

抵抗１１、およびビナ−ダイオード１５、抵抗１３、に
よりＩＧＢＴ３のコレクタ電圧ＶＣＥが高い場合は、ト
ランジスタ１４をオンすることにより、駆動信号Ｖｓは
、抵抗１２と抵抗１０により分圧され、トランジスタ６
、抵抗８を介してＩＧＢＴ３のゲートとエミッタ間にＶ
ＧＥとして印加される。

第２図（６）は、負荷２が正常な場合を示す。時刻ｔｏ
において制御信号Ｖ３が入力されるとアンド回路２６は
駆動信号Ｖｓを出力する。すなわら、この時刻ではＩＧ
ＢＴはオフ状態であるのでＶｃεは高く、トランジスタ
１４はオン状態であるのでトランジスタ１５をオフさけ
トランジスタ１６のベースに抵抗２１から電流か流れ込
みトランジスタ１６をオンざぜようとげるが、駆動信号
Ｖｓの立上りの瞬間、コンデンサ２０、抵抗１９を介し
てトランジスタ１５のベースにｉ　１９の様な電流が流
れ、時刻し１〜し２の間はトランジスタ１５を強制的に
オンさせることにより１ヘランジスタ１６のベースとエ
ミッタ間が７Ｄ絡されるのでトランジスタ１６はオフ状
態に固定される。

時刻しｏ〜し１間はＩＧＢＴ３のＶＣＥが高いのでトラ
ンジスタ１４かオンし駆動信号ＶＳｔは抵抗１０と１２
ににつ分圧されるのでＩＧＢＴ３のグーミル電圧ＶＱＥ
Ｉより１の値に保たれている。

次にｆｌ：１　！ｘ’ｌ　ｔ　１においてＩＧＢＴ３の
Ｖｃａが低下し、トランジスタ１４がオフすると抵抗１
０の電圧降下はほとんど零となる（抵抗１８は抵抗１２
に比して（少めで大ぎく抵抗１８に流れる電流は無視出
来る）のでＶａεはＶ２に増大する。

トランジスタ１４がオフするとトランジスタ１５がオン
するのでトランジスタ１６はオフのままである。

時刻ｔ３において駆動信号ＶＳがオフすると時刻ｔ４に
おいてＩＧＢＴａｂ＜ＡフするのでＶｃεが上背しトラ
ンジスタ１４がオンし、トランジスタ１５はオフするが
ｖＳもオフしているのでトランジスタ１６のベースには
電流が流れない。この様にして負荷が正常な場合は、ト
ランジスタ１６はオフのままであり抵抗２３、フォトカ
プラ２２ａを介して電流は流れないので、フォトカプラ
２２ｂはオンすることはない。

次に、負荷抵抗２が１０絡している場合について第２図
０を参照して説明する。時刻ｔ１において１ＧＩ３Ｔの
ＶＣＥが低下し始めるが、負荷２が短絡状態では、コレ
クタ電流１　ｃ　Ｇ、を急増するがＶＣＥはほとんど低
下せず、トランジスタ１４はオンのままでＶＧＥはｖｌ
の低い電圧に保たれ電流を制限することかできる。例−
えばｖｌを８Ｖに設定ずれば第３図に）のＶＱ　Ｅ＝８
Ｖの曲線で決まるコレクタ電流Ｉｃに制限された事故電
流となり異常に過大な電流にならない様制限することが
出来る。

次に時刻ｔ２になると第２図に）のｉ　１ｓに示す電流
が減少し、トランジスタ１５のインターロックが解除さ
れ、トランジスタ１４がオンであるのでトランジスタ１
５がオフし、トランジスタ１６がオンしてフォトカプラ
２２ａに電流が流れ、フォトカブラ２２ｂがオンし、遅
れ回路つぎラッチ回路２５により時刻ｔ５においてラッ
プ回路２５の出ｆＪ信号を“Ｏ″としアンド回路２６の
条件を不成立にすることにより駆動信＠Ｖ　Ｓをオフに
する。時刻ｔ６においてＩＧＢＴは完全にオフして事故
電流からＩＧＢＴをしｆ１断することができる。なおラ
ッチ回路２５の遅れ回路はノイズ等に対するフィルタの
要素で共用することも出来る。

なお第３図に）はＩＧＢＴゲート電圧ＶＯＥとＶＣＥ−
Ｉｃ特性でありコレクタ電流１ｃを２０Ａに制限するに
はへの線と交わるＶＣＥとＶＧＥ関係を保てばよいこと
になり、第３図υのＢの曲線の特性にＶＣＥとＶａεを
制御すればよいことになる。

第１図の回路ではＣ曲線の如く近似した特性にＶｃε−
Ｖａεを調整する動作を行い、ＩＧＢＴの特性としては
第３図（２）のＣ曲線の様に近似した特性で常に動作す
ることになり定常時のＶｃεを低減した特性で使用する
。

以上説明したように本発明によれば、ＩＧＢＴのコレク
タ電流を検出し、設定値以上の場合はＩＧＢＴのゲート
電圧を下げる回路を構成し、ＩＧＢＴ駆動信号が印加さ
れた直後の一定時間を除いて前記ゲート電圧低下回路が
動作した場合、これを検出して駆動信号を停佳、するこ
とにより、負荷側事故に対しＩＧＢＴの７ｈ流を抑制し
ながら高速に事故を検出し保冷することにより１０８丁
を確実に保護１にとができる。

（他の実施例） 第４図、第５図は本発明の他の実施例を示す回路である
。

第４図は第１図におけるトランジスタ６．７゜１４、１
５．１６をＦＥＴタイプに首換えたもので、第１図にお
（）る抵抗１８を省略し、第１図にお（プるコンテンツ
２０、抵抗１９の作用は抵抗２１とＦＥＴ１６のゲート
、ソース間のコンデンサ分によりＦＥＴｔ６のスレッシ
ュホールド電圧］Ｉｌ：ｌ迄ゲート電圧が上界する時間
遅れを利用することにより実現している。

更にダイオード２８は、ＦＥＴ１６のゲート、ソース間
の電荷を急速に放電するための回路である。また、コン
デンサ２７を抵抗１０の両端に接続しＩＧＢＴ３のゲー
Ｉ・、エミッタ間のコンデンサ分と抵抗８による遅れや
ＩＧＢＴ３自身のオン遅れ時間を補償するもので、時定
数としては１　ｕｑから数μＳ程度か望ましい。

第５図１．１．第１図の回路にλ・１し、ゲート電源を
４ａ、／Ｉｂの正、負電源に分Ｃノ、その中点をＩＧＢ
Ｔ３のエミッタに接続する口とによりＩＧＢＴのゲート
にｎ電圧を印加できるようにして、耐ノイズ・ｌ’ｌを
改良しである。ざらに第１図の抵抗１２に代ってビナー
ダイＡ−ド３３とグイ、′４−ド３４８接続し、第１図
のゼナーダイオード１５に代ってトランジスタ１４のベ
ースに、グイオード３０と］氏抗３１により口のバイア
ス電流を流し、抵抗１１から流れ込む電流が前記バイア
ス電流以上になるとトランジスタ１４がオンづること（
こよりＩＧＢＴ３のＶＣＥを検出している。

駆動信月Ｓがハイレベルになった時トランジスタ１４が
オンするとトランジスタ６．７のベース電位はＵチーダ
イオード３３によって決定される電圧に制限されＩＧＢ
Ｔ３のゲート電圧Ｖｃ［Ｅを低下させる。これと同「、
１に）Δ１へカプラ２２ａに電流が流れるか駆動信号Ｖ
Ｓの立上り口）は］ンデンリ２０、抵抗１９によって決
まる時間トランジスタ２９がオンしてフォトカプラ２２
ａの両端を）、０絡することにより第２図Ｕ−、Ｊ２明
したようにＩＱＢＴの動作遅れにＪ、る誤検出を防いで
いる。ナＪ３ダイΔ−ド３４はトランジスタ３２がオン
した時ダイオード３０を介してゼナーダイΔ−ド３３の
順方向に電流か流れるのを防いでいる。ダイΔ−ド２８
はコンデンサ２０の放電を望めるためである。

１１１す９信号Ｖ　Ｕ　４．Ｉｔ、アンド回路２６、反
転回路３５を介して）〜性を反転した信号をトランジス
タ３２に与える。即ら１〜ランジスク３２がオフするこ
とによりＩＧＢＴ３にオン信号を供給する。

以上の実施例（よＩＧＢＴについて説明したがＩＥＴで
ら仝く同じ効果が必るのは言うよでもない。

また、グー１〜駆動信号の増幅や制御は演ｃ１増幅器を
利用する等の変形で実現出来るのは説明するまでもない
。

また、ゲート電圧を下げる方向に制御しているが、逆に
先ず低いゲート電圧を５えＩＧＢｒのＶＣＩ−Ｅが低下
したら高いゲート電圧を与える様な逆の回路（１４成に
Ｊ−ること（３上勿論可能でおる。。

（発明の効果） 以上のように本発明による静電誘導形白己浦弧素子の駆
動回路にＪ、れば、静電誘）ｔ−月じ白己潤弧素子の］
レクタ電斤に応じてグー１〜電圧を調整するゲート電１
Ｆ調整回路と、このゲート電圧調整回路がゲート駆動信
ｇの立上り後、一定時間経過以後し続いている場合は、
グー１〜駆動信号をオフづろことにより、負前側の事故
の場合でもコレクタ電流の最大値をル１１限し、すみや
かにしゃ断することか出来、しかも定常運転時の前記素
子の電圧降下を最低に制御することにより旧失の少ない
しかし素子劣化を防止することができろ静電誘導形白己
浦弧素子の駆動回路を提供することが可能でおる。

【図面の簡単な説明】

第１図は本発明にＪ、る静電講力形白己消弧素子の駆動
回路の一実施例を示す回路図、第２図は第１図の回路の
動作を説明り−るためのタイムチＡ７−１へ、第３図（
３、発明の詳細な説明Ｊるための１７ｉ性図、第４図、
第５図は本発明の他の実施例を示ず回路図、第６図、第
７図はＩＧＢＴの’ｒ、’ｒ　ｔ）１図、第８図は従来
の静電講避形白己藺弧累了の駆ｆＪｊ回路を示υ回７１
１図である。 １・・・直流電源　　　　　２・・・０伺３・・・１０
Ｂ＋　　　　　　　　／ｌ・・・ゲート用電源５．６．
ｉｏ〜１３．１７〜１９．２１．２３．２／ｌ・・・抵
抗、６、７．１４．１６・・・１ヘランシスタ１５・・
・ビナ−ダイオード　　　２０・・・二１ンデン１す２
２・・・フＡ　＋へカプラ　２５・・・遅れ回路（＝Ｊ
クラッチ路２６・・・アンド回路 第１図 （６ノ　　　　　　　　　　　　　　　″″コレフ電圧
（Ｖｃｉノ コレク７　＊Ｌ　Ｃ，Ｖｔε） 第４図 第８図 第５１！Ｉ

Claims (2)

【特許請求の範囲】
1. （１）静電誘導形自己消弧素子のゲート電圧を供給する
   電源と、２値の状態を持つ制御信号に応じて前記静電誘
   導形自己消弧素子のゲートにゲート電圧を印加するゲー
   ト制御回路を備えた装置において、 前記静電誘導形自己消弧素子のコレクタ電圧が所定の電
   圧以上の時、前記ゲート電圧を低い値に調整するゲート
   電圧調整回路と、前記ゲート電圧の印加中において前記
   コレクタ電圧が前記所定の電圧以上の時、検出信号を出
   力する異常検出回路と、前記検出信号を保持しこれによ
   り前記ゲート制御回路の動作をインターロックしてゲー
   ト電圧の印加を停止するラッチ回路を設けたことを特徴
   とする静電誘導形自己消弧素子の駆動回路。
2. （２）前記異常検出回路は前記制御信号の立上り時点か
   ら一定時間だけ動作がロックされ出力信号はホトカプラ
   を介して行うようにした特許請求の範囲第１項記載の静
   電誘導形自己消弧素子の駆動回路。