JPS62273671A - 映像信号の遅延回路 - Google Patents

映像信号の遅延回路

Info

Publication number
JPS62273671A
JPS62273671A JP61114535A JP11453586A JPS62273671A JP S62273671 A JPS62273671 A JP S62273671A JP 61114535 A JP61114535 A JP 61114535A JP 11453586 A JP11453586 A JP 11453586A JP S62273671 A JPS62273671 A JP S62273671A
Authority
JP
Japan
Prior art keywords
signal
video
pulse
circuit
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61114535A
Other languages
English (en)
Inventor
Masuo Oku
万寿男 奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61114535A priority Critical patent/JPS62273671A/ja
Publication of JPS62273671A publication Critical patent/JPS62273671A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 五 発明の詳細な説明 〔産業上の利用分野〕 本発明は映像信号の遅延回路に関し1%にビデオディス
クプレーヤ、ビデオテープレコーダ等からの再生信号の
時間軸変動(以下、ジッタと記す)楠正に用いられる遅
延回路として適用するのに好適な映像信号の遅延回路に
関する。
〔従来の技術〕
ビデオディスクプレーヤやビデオテープレコーダ等から
の再生信号は、装置の機械部品のn1度等の制約からジ
ッタが避けられず、この為通常はジッタ制御が行なわれ
る。該ジッタ制御は、例えばアクチェエータコイルによ
る機械的制御方式もあるが、寿命や作り易さから現在で
は、RAM(ランダムアクセスメモリー)やC0D(蒐
荷結合索子)を用いた電子的制御方式が多く採用されて
いる0 特に、特開昭56−15886号公報に示されているよ
うに、CODを可変遅延線として用い、伝送遅延時間を
ジッタ量により可質させ、ジッタ制御を行なう方式は、
再生信号である映像信号をディジタル変換する必要がな
い為、比較的安価であシ、特に家庭用のビデオディスク
プレーヤに用いられる。
〔発明が解決しようとする問題点〕
しかしながら、上記し九COD方式では、CODを駆動
するのにクロック信号が必要であ夛、さらに再生信号の
ジッタに応じて該クロック信号の周波数を可変させる必
要がある。該クロック信号の周波数は、CODの段数と
密接な関係にあるものであるが、通常10〜16 MH
z程度である。
また通常、映像信号はFM信号としてビデオディスク等
の媒体に記録再生されるものであり、該FM信号の搬送
波周波数は約8 MHz近傍にあり、上記クロック信号
に十分近い周波数関係にある。
この為クロック信号の前記FM信号に対する妨害は、大
きく再生画質を損なうものであシ、回路部品の実装等に
は十分注意を拡わなければならないという問題があった
。しかも、例え、実装等十分注意したとしても若干の画
質妨害は避けられなかった。
また映像信号を前記クロック信号でサンプリングするこ
とになる為、映像信号に前記FM信号あるいはその、g
i調波が存在している場合にも折シ返しが発生し、画質
を損なうという問題もあった。
さらに、サンプリングする為に、映像信号の伝送帯域が
前記クロック信号で制約され、せいぜい5M七程度とな
ってしまうという問題もあった。
ところで、映像信号を遅延させるという要求は、上記し
たジッタ制御の場合のみならず、他の場合にもめる。そ
の様な場合においても、上記した様なりロック信号を用
いるCOD方式では、同様の問題が発生するということ
は容易に想像することができる。
本発明の目的は、上記した従来の問題点を解決し、実装
が容易で、画質劣化も無く、さらに伝送帯域の制限を伴
なわない映像信号の遅延回路を提供することにある。
〔問題点を解決するための手段〕
上記した目的を達成する為に、本発明では、入力される
映像FM信号の奈幅を2値化して矩形波信号に波形整形
する手段と、該矩形波信号の立ち上り2よび立ち下9の
タイミングを示すパルス信号を生成する手段と、直列に
多段接続したパルス遅延回路により前記パルス信号を遅
延する遅延手段と、遅延された前記パルス信号から映像
信号を得る平膜と、を用いる。
〔作用〕
映像FM信号を2値化してできた矩形波信号に於て、映
像信号の情報はその立ち上シおよび立ち下りのタイミン
グに存在する。従って該立ち上シのタイミングおよび立
ち下シのタイミングを前記パルス遅延手段により遅延さ
せることにより映像信号の遅延が行なわれる。
該パルス遅延手段は、大きな遅延時間を得るために、パ
ルス遅延回路を直列に多段接続して成るようにしている
。また、1段当シの遅延時間は、前記映像FM信号の最
短瞬時周期の172未満に選ぶのが良く、これによう前
記映像FM信号のタイミングの相互干渉を防止でき、忠
実な遅延が達成される。
また、ジッタ制御に通用する場合は、前記パルス遅延手
段における遅延時間をジッタ制御信号に従って可変する
ようにする。
〔実施例〕
以下1本発明の実施例を添付図面を用いて説明する。
第1図および第2図は、それぞれビデオディスクプレー
ヤ等の信号検出部からの再生信号よシ前述したジッタを
補正して映像信号を復調する回路に本発明を適用した実
施例でるり、1は等化回路、2は帯域通過フィルタ(B
PF)、3はリミッタ、4は)I!l&回路、5はEO
R回路、6はパルス遅延回路、7に低域通過フィルタ(
LPF)、8はD形フィリップフロップ、9はFM復調
回路である〇第1図の実施例に於て、ビデオディスクプ
レーヤ等の信号検出S(図示せず)から入力された再生
信号(映像のFM信号と音声のFM信号とか混合されて
いる)は、2分され、−万は、検出系の周波数応答を補
正する等化回路1に入力され、他方は図示せざる音声処
理回路に入力される。等化回路1に入力された再生信号
は更にBPF2に入力され、そこで、映像信号を復調す
るには不要な成分、例えば通常同時に再生される音声の
FM信号等が除去される。尚、BPF’の代9に特定信
号を除去するための回路であっても艮い。BPF2の出
力はリミッタ3に入力され、リミッタ3により矩形波状
の映像のFM信号として振幅レベルを2値化さnる。該
FM信号にて、映像信号はそのエツジに表されるもので
あり、遅延回路4およびEOR回路5により、前記FM
信号の立ち上シおよび立ち下りのエツジのタイミングを
示すパルス信号を形成し、更に、該パルス信号を後述す
るようなジッタ制御信号によりその遅延時間が可変され
るパルス遅延回路6を経て、LPFZより映像信号を得
ている。
また、第2図の実施例では、前述した例えば音声のFM
信号のジッタも映像のFM信号と同時に補正するように
構成してるる。前記等化回路1を経た再生信号は、直ち
にリミッタ5に入力され、そこでパルスチェーティ変調
信号に変換され、該パルスチェーティ変調信号のエツジ
タイミングを遅延回路4、EOR回路5でとらえ、パル
ス遅延回路6でジッタ補正を行なう。その後り形フリッ
プ70ツブ8により再びパルスデユーディ変調信号に戻
し、信号を2分して、−万をBPF2に、他方を音声処
理回路に入力する。BPF 2では、不要成分を除去し
映像のFM信号を取り出し、更にFM復194uo路9
で復調してI、PF’7を介して映像信号を得る。
第5図は前記パルス遅延回路6の具体例を示す回路図で
あり、第4図は第1図(tたは第2図)及び第3図の狭
部信号の波形を示す波形図である。
第3図に示したパルス遅延回路6於て、601は入力端
子、602は出力端子、605はt源、および61、 
62. 63.・・・、6nはそれぞれ単安定マルチバ
イブレータ(以下、モノマルチと記す〕である〇又、第
4図において、aはリミッタ3の出力で、前記映像のF
M信号(あるいはパルスチューティ変vI4信号)、b
は遅延回路4の出力、CはEOR回路5の出力で、立ち
上シおよび立ち下シのタイミングを示すパルス信号、d
はパルス遅延回路6の1段目のモノマルチ61の出力、
eは2段目のモノマルチ62の出力、fは6段目のモノ
マルチ63の出刃、である。
第4図に示す様に、:M延回路4の遅延時間がτ。
でろるとすると、リミッタ3の出力aと遅延回路4の出
力すとは、時間差τ。でEiOR回路5に入力されるた
め、その出力としては、パルス幅τ。のパルス信号Cが
出力される。ここで、リミッタ3の出力aにおける立ち
上り及び立ち下シのタイミング、例えば、丸印(立ち上
り)と三角印(立ち下夛)は出力Cでは第4図に示す如
く現れる(図では、出力Cの立ち下9部分に印が描かれ
ているが、立ち上り部分でbっても艮い)0 次に、該パルス信号Cは、パルス遅延回路6の入力端子
601に入力される。各モノマルチ61゜62.65.
・・・、6nは、それぞれ、入力される信号の立ち下シ
エッジをトリガとして、そのエツジよシ一定幅τ1(1
=1〜n)のパルスを出力するものでめる0例えば、モ
ノマルチ61では、入力されるパルス信号Cに対して、
その立ち下9よシバルス幅τ、のパルスdを出力する。
このとき、パルスdの立ち下シのタイミングは、パルス
信号Cの立ち下シのタイミングに対して時間τ、たけ遅
延することになシ、第4図に示す如く、丸印及び三角形
部のタイミングも時間τ、たけ)!!延する。こうして
以下同様に、モノマルチを径ることにより1段当シτ、
のパルス遅延が与えられ、n段直列に接続することより
大きな遅延時間を得ている。
該パルス遅延回路6にて、前記ジッタ制御信号により遅
延時間を可変するには、例えば電源606の出力電圧を
ジッタ制御信号に=り可変することにより達成できる。
即ち、11源605の出刃電圧を可変することにニジ、
谷モノマルチの出力パルスのパルス幅を変えることがで
きるからである。
また、前記映像のFM信号(あるいはパルスデー−ティ
変調信号)の相互干渉を防止し、忠実な遅延を行うため
に、 8Aらかに1段のモノマルチ当9の遅延時間は前
記映像PM倍信号あるいはパルスデエーティ変調信号)
の最短瞬時周期の172以下に選ぶ。
纂5図はパルス遅延回路6の第2の具体例を示す回路図
である。該パルス遅延回路6はP形MOSトランジスタ
611,621,651.−.6n+とN形MO8トラ
7ジスタd12,622,652. ・・・、6n2の
一対(例えば611と612)より成る相補形MOSイ
/バータfcn!接続し、該インバータの伝搬遅延時間
を利用して2υ、また該伝搬遅延時間が電源605の出
刃値によって異なるのを利用して、可変連焼回路として
用いることができる。
以上の実施例の説明では、再生信号よシジッタを補正し
て映像信号を復調する回路に1本発明を通用した場合に
ついて説明したが、本発明の適用はこれに限るものでは
ない。
〔発明の効果〕
以上説明したように本発明によれば、映像のPM傷信号
るいはパルスデエーティ変調信号の立上クタイミングお
よび立下りタイミングを全く同じようにして遅延するこ
とができるので、デエーティに動等の信号劣化を伴なう
ことはない。また単純な回路構成の繰返しで大きな遅延
時間を得ることができ、集積回路化するのに適している
0さらに本発明をビテオティスクプレーヤ等のジ ゛ツ
タ制御に適用する場合に於て、COD等のようにクロッ
ク信号を必要とすることが無いので、実装が容易となシ
、さらには前述した画質劣化を伴うことも無い。
【図面の簡単な説明】
第1因は本発明の纂1の笑施列を示すブロック図、第2
図は第2の実施例を示すブロック図、第3図はパルス遅
延回路の纂1の具体例を示す回路図、第4図は第1図(
又は第2図〕及び第3図のt11信号の波形を示す波形
図、3@5図はパルス遅延回路の第2の具体例を示す1
gJj!6図である。 3・・・リミッタ、4・・・遅延回路、5・・・EOR
回路、6・・・パルス遅延回路、7・・・低域通過フィ
ルタ、61・・・単安定マルチバイブレータ、611・
・・P形MOSトランジスタ、612・・・N形MOS
トランジスタ。

Claims (1)

  1. 【特許請求の範囲】 1、FM変調された映像FM信号(または該映像FM信
    号を含む信号)を入力して遅延された映像信号を得る映
    像信号の遅延回路において、前記映像FM信号(または
    該映像FM信号を含む信号)を振幅レベルの2値化され
    た矩形波信号に波形整形するリミッタと、該矩形波信号
    を入力し、該矩形波信号の立ち上がりおよび立ち下がり
    の両方のエッジと同一タイミングのエッジを有するパル
    ス信号を生成する生成手段と、複数段直列に接続された
    1段当りの遅延時間が前記映像FM信号(または該映像
    FM信号を含む信号)の最短瞬時周期の1/2未満であ
    るパルス遅延回路により前記パルス信号を順次遅延する
    パルス遅延手段と、遅延された前記パルス信号から映像
    信号を得る手段と、から成ることを特徴とする映像信号
    の遅延回路。 2、特許請求の範囲第1項に記載の遅延回路において、
    前記パルス信号から映像信号を得る手段は前記パルス遅
    延手段の直後に接続される低域通過フィルタから成るこ
    とを特徴とする映像信号の遅延回路。
JP61114535A 1986-05-21 1986-05-21 映像信号の遅延回路 Pending JPS62273671A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61114535A JPS62273671A (ja) 1986-05-21 1986-05-21 映像信号の遅延回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61114535A JPS62273671A (ja) 1986-05-21 1986-05-21 映像信号の遅延回路

Publications (1)

Publication Number Publication Date
JPS62273671A true JPS62273671A (ja) 1987-11-27

Family

ID=14640188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61114535A Pending JPS62273671A (ja) 1986-05-21 1986-05-21 映像信号の遅延回路

Country Status (1)

Country Link
JP (1) JPS62273671A (ja)

Similar Documents

Publication Publication Date Title
US4470080A (en) Circuit for detecting frequency modulated signal
JPS6243267B2 (ja)
GB2218876A (en) Inversion phenomenon preventing circuit
JPS61269547A (ja) デ−タ信号復調装置
US5191489A (en) Method for transmitting record control signals and record control circuit
JPS62273671A (ja) 映像信号の遅延回路
KR940003664B1 (ko) 디지틀 신호 검출장치
JPH059760Y2 (ja)
US5019919A (en) Apparatus for recording and reproducing divided signals of an angle modulated signal
JPH0378164A (ja) 磁気記録再生装置
JP2518375B2 (ja) Fm復調装置
JP2833932B2 (ja) ノンリニアエンファシス回路
JP4453237B2 (ja) デジタルデータ記録装置
JP2535262B2 (ja) プリ・エンファシス回路
JPS59215009A (ja) スイツチングノイズ除去回路
JPS6378690A (ja) 映像信号処理装置
JP2576634B2 (ja) 反転現像防止装置
JP2997388B2 (ja) 反転防止回路
JPH048669Y2 (ja)
KR910003438B1 (ko) Fm복조회로
JPH02216667A (ja) 白ピーク反転現象補償回路
JPH063940B2 (ja) デジタルデータ伝送の復調回路
JPH05276486A (ja) デジタル復調装置
JPH0359481B2 (ja)
JPS6364118B2 (ja)