JPS62269409A - Synthesizer receiver - Google Patents
Synthesizer receiverInfo
- Publication number
- JPS62269409A JPS62269409A JP11312286A JP11312286A JPS62269409A JP S62269409 A JPS62269409 A JP S62269409A JP 11312286 A JP11312286 A JP 11312286A JP 11312286 A JP11312286 A JP 11312286A JP S62269409 A JPS62269409 A JP S62269409A
- Authority
- JP
- Japan
- Prior art keywords
- preset
- division ratio
- memory
- frequency division
- sweep
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010408 sweeping Methods 0.000 claims abstract description 5
- 230000010355 oscillation Effects 0.000 claims description 5
- 238000001514 detection method Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 101100427344 Mus musculus Usp10 gene Proteins 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 229940079593 drug Drugs 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- HYIMSNHJOBLJNT-UHFFFAOYSA-N nifedipine Chemical compound COC(=O)C1=C(C)NC(C)=C(C(=O)OC)C1C1=CC=CC=C1[N+]([O-])=O HYIMSNHJOBLJNT-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
イＪ腫業上の利用分野
本発明にオートプリセットキーの操作で受信４’ｆ−プ
リセットキーに対応したメモリに自動的にθ己憶し、記
憶後、プリセットキーを操作するとメモリから記憶した
受１）局を絖み出してディジタル的に局ｍ発振周鼓数を
可変して受信可能とするシンセサイザー受信機ｖｃ関す
る。Detailed Description of the Invention Field of Application in Medicine This invention automatically stores the θ value in the memory corresponding to the received 4'f-preset key by operating the auto preset key, and after storing, the preset key is When operated, it is related to a synthesizer receiver VC that outputs the stored receiver 1) station from the memory and digitally varies the oscillation frequency of the station m to enable reception.
口）従来の技術
オートプリセットキー′？ｆ：共傭したシンセサイザー
受信機に特公昭６０−６４８５６号公報にて公知であり
、プリセットキーｌ／ｃ党信局をプリセットするの［、
オートプリセットキーの操作で受信バンドの最低周波数
から最高周波数またはその逆ガ同に向かりて掃引し、放
送局全検出子る毎に一時停止してＰＩｒｉのプリセット
中−全押圧し、対応するメモリＶｃｉｆｆｉ憶していく
ものである。このようなオートプリセット操作はプリセ
ットキーに対応した数の放送局数しかメモリに記憶する
ことができないので、放送局を一時停止掃引して、好み
の放送局であるかどうか判断して好みの放送局でゐｎは
一時停止期関内にプリセット中−を押圧してメモリに記
憶するようにしている。このためオートプリセットキー
の操作後に、プリセット中−による放送局の選択操作を
必賛とする煩られしさかありた。口) Conventional technology auto preset key′? f: The preset key l/c is known in Japanese Patent Publication No. 60-64856 and is used to preset the preset key l/c party information station on the synthesizer receiver jointly rented.
Sweep from the lowest frequency of the receiving band to the highest frequency or vice versa by operating the auto preset key, pause every time all the broadcast stations are detected, and press all the buttons during PIri preset to read the corresponding memory. Vciffi is something that I will remember. This type of auto preset operation can only store in memory the number of stations corresponding to the preset key, so you can pause and sweep the stations to determine if it is your favorite station and select the desired broadcast. At the station, the user presses the preset button during the temporary stop period and stores it in the memory. For this reason, after operating the auto preset key, the user has to perform a presetting operation to select a broadcasting station, which is a nuisance.
そこでオートプリセットキーの操作で受信バンドの最低
周波数から最高周ＩＨＬａあるいはその逆方向に回かり
て掃引してプリセット用メモリに受信局を自動で記憶す
るよう構成し、操作性の同上を計ると、ＡＭバンドある
いはヨーロッパ諸国のように放送局の多い国では全ての
放送局を掃引しないうちにオートプリセットが完了して
しまい最後に記憶した受信局以降の放送局ｔオートプリ
セット操作でプリセットすることかで８ない、という問
題があった。Therefore, by operating the auto preset key, the receiving station is automatically stored in the preset memory by sweeping from the lowest frequency of the receiving band to the highest frequency IHLa or vice versa, and the same operability is achieved. In countries with many broadcast stations such as AM band or European countries, the auto preset may be completed before all stations have been swept, and it may be necessary to preset the stations after the last memorized receiving station using the auto preset operation. There was a problem that there was no 8.
ハ）発明が解決しようとする問題点 本発明はオートプリセットキーのＯＮ操作で。C) Problems that the invention attempts to solve This invention can be done by turning on the auto preset key.
該ＯＮ操作時の分周比設定手段Ｖｃ設足されている分周
比データ刀・ら掃弓１ｔ−開始し、放送局を受信する毎
に自動でプリセット用メモリ１Ｃ６己憶していくことに
より、オートプリセットの操作性の同上を０指したもの
である。また、オートプリセット操作中にプリセット用
メモリが充足された時に掃引を停止し、オートプリセッ
トモードｔ＃除り、ｆｉにはこの掃引停止でプリセット
用メモＵＶＣ最初にプリセットさｎ７ＩＣ受信局？受信
状態とすることで。At the time of the ON operation, the frequency division ratio setting means Vc is installed, and the frequency division ratio data is automatically stored in the preset memory 1C6 each time a sweep bow is started and a broadcast station is received. , which indicates the operability of auto preset as 0. Also, when the preset memory is full during auto preset operation, the sweep is stopped, and except for auto preset mode t#, the preset memo UVC is first preset in fi when this sweep is stopped. By setting it to the receiving state.
直ちにプリセットした受信局の確認が行えるようにしよ
うとするものである。The purpose is to enable immediate confirmation of preset receiving stations.
二】間Ｍ点を解決するための手段 本発明ニオ−ドブリセットキーのＯＮ操作で。2] Means for solving the inter-M points By turning on the nitrogen reset key of the present invention.
該ＯＮ操作時の分周比設定手段の内容から、掃引を開始
し受信局ｋｍ出する毎にプリセット用メモリに分周比設
定手段の内容全記憶する制御手段を設けたものである。A control means is provided for storing all contents of the frequency division ratio setting means in a preset memory every time a sweep is started and each reception station km is output from the contents of the frequency division ratio setting means at the time of the ON operation.
また、この制御手段はプリセット用メモリの充足時、掃
引手段全停止する停止手段を含んでいるものである。更
には制御手段は停止手段Ｑ動作段、プリセット用メモリ
から最初にプリセットした受信局を分周比設定手段に設
定する設定手段を含んでいる。Further, this control means includes a stop means for completely stopping the sweep means when the preset memory is full. Furthermore, the control means includes a stop means Q operation stage and a setting means for setting the first preset reception station from the preset memory to the frequency division ratio setting means.
ホ】作 用
本発明のシンセサイザー受信機によｎはオートプリセッ
トキーのＯＮ％作で、該ＯＮ操作時の分周比設定手段の
内容から掃引が開始さＡ、受信局音検出する毎にプリセ
ット用メモリに受信局を記憶していく。E] Function: In the synthesizer receiver of the present invention, when the auto preset key is turned ON, the sweep is started from the contents of the division ratio setting means at the time of the ON operation, and the preset is set every time the reception station sound is detected. The receiving stations are stored in the memory.
また、オートプリセットキー操作時、プリセット用メモ
リが光足さｎた時、掃引全停止する。更に、前記掃引停
止でプリセット用メモリから最初にプリセットした受猪
局を受（Ｎ状態とする。Also, when the auto preset key is operated, when the preset memory is filled with light, the sweep is completely stopped. Further, when the sweep is stopped, the first preset receiving station from the presetting memory is received (set to N state).
へ〕実 施 例
第１因は本発明実施例のシンセサイザー受信機の回路図
で、（１）はアンテナ、（２）に高周波増幅回路、（３
）は混合回路、（４）は中間周波増幅回路である。[To] Example The first factor is a circuit diagram of a synthesizer receiver according to an example of the present invention, in which (1) is an antenna, (2) is a high frequency amplification circuit, and (3) is a circuit diagram of a synthesizer receiver according to an example of the present invention.
) is a mixing circuit, and (4) is an intermediate frequency amplification circuit.
（５）に周波数シンセサイザ會構成する公知のＰＬＬ回
路（６１で＃ｆ成した局部発振回路で、プログラマブル
分周器（７）の分周比Ｎ２変えることにより、電圧制御
発振器（８）の発掘周波数（ｆｏ）會、基準周波数発＊
Ｒ器（９）の基準７ｉｉ１波数（ｆｒ）のステップで可
変し掃引するものである。尚、（ｌりは位相比較器。(5) A frequency synthesizer is constructed using a known PLL circuit (local oscillation circuit #f in 61), and by changing the division ratio N2 of the programmable frequency divider (7), the frequency of the voltage controlled oscillator (8) (fo) meeting, reference frequency emission *
It is variable and swept in steps of reference 7ii1 wave number (fr) of the R unit (9). In addition, (l is a phase comparator.
αυは低域濾波器である〇
（１４は前記プログラマブル分周器（７）の分周比全設
定する分周比設定手段で、アップカウンターで構成され
、ロード端子にはワンショットマルチバイブレータ峙が
接続さｎている。α４１ｒｃ分周比設定手段口に掃引パ
ルスを供給するパルス発生回路で。αυ is a low-pass filter (14 is a frequency division ratio setting means for setting the entire frequency division ratio of the programmable frequency divider (7), which is composed of an up counter, and a one-shot multivibrator is connected to the load terminal. This is a pulse generation circuit that supplies sweep pulses to the α41rc frequency division ratio setting means.
ｉ引パルス制御フリップ・フロップ四によりパルス発生
上制御される。The pulse generation is controlled by the i-pulse control flip-flop 4.
比
ｕｅｒＣ分周Ａｆｆ定手段α４の内容全記憶する一時紀
憶メモリで、レジスタで構成さｎている。叩は分周比設
定手段α４の内容と一時記憶メモ！Ｊ（ｌｆｉｌの内容
とを比較する比較回路で１両者の内容が一致したとき、
ＯＲゲー）（ＯＲＩｎ介してワンショットマルチバイブ
レータ餞を作動する。A temporary storage memory that stores all the contents of the ratio uerC frequency division Aff determining means α4, and is composed of registers. The contents of the dividing ratio setting means α4 and temporary memory memo! In the comparison circuit that compares the contents of J(lfil), when the contents of both match,
OR Game) (Activate the one-shot multivibrator via ORIn.
α優は使信バンドの最高刑ｉ数が設定さｎたレジスタ（
イ）の内容と前記分周比設定手段α４の内容と金比較す
る比較回路で、＊紀分局比設定手段四の内容がレジスタ
（４）の同容より上回りた時に出力上発生し、ワンショ
ットマルチバイブレータ１２１）作動する。αyu is the register (n) where the maximum number i of the messenger band is set.
A comparison circuit that compares the contents of a) with the contents of the frequency division ratio setting means α4 generates a one-shot output when the contents of the frequency division ratio setting means 4 exceeds the same content of the register (4). Multivibrator 121) operates.
のは分周比設定手設住４の内容ｔ−記憶する一般にＲＡ
Ｍ（？ンダムーアクセス・メモリーＪでＪ１）成さｎた
プリセット用メモリで、プリセット今一（ＰＩＪ〜（Ｐ
Ｉ！１）に対応した数の番地Ａ、Ｅが設けらｎ″ｃ６る
。（至）ｒＣ受信バンドの最低周波数が設定さｆＬｆｃ
ＲＯＭである。このＲＯＭＱ３と王妃プリセット用メモ
リのとｔ−同時に読み出しアクセスしないように、プリ
セット用メモリ囚のアドレス信号端子（ＡＤｌ）〜（Ａ
Ｄｓ）にＡＮＤゲート（ＡＮｔ ５−ＡＮ６）がｆｊ！
続さｒｔ、その−人力にワンショットマルチバイブレー
タｃ！Ｕの出力線がインバー／（ＩＮＩ ）ｔ−介して
接ｆｉＪＡてｔｎる。ＡＮＤゲー）（ＡＮＩ〜ムＮｏ）
の個入力には各−人力にプリセット中−（Ｐｌ）〜（Ｐ
６）が接続さｎｆｔＯＲグー） （ＯＲＩ 〜ＯＲａ
）ｙ接続さｎる。The content of the division ratio setting manual setting 4 is generally RA to be memorized.
Preset memory (PIJ ~ (P
I! Addresses A and E corresponding to 1) are provided n″c6. (To) The lowest frequency of the rC reception band is set fLfc
It is a ROM. Address signal terminals (ADl) to (A
Ds) and the AND gate (ANt 5-AN6) is fj!
Continuing RT, one-shot multi-vibrator c for human power! The output line of U is connected via invert/(INI)t-. AND game) (ANI~mu No.)
For the individual inputs, each - manually preset - (Pl) ~ (P
6) is connected nftOR (ORI ~ ORa
)y connected.
また、プリセット用メモリのの書込み信号端子（ＷＩ
ＮＷａ ） １ＣｄＯＲゲー） （ＯＲ７〜０Ｒｔｔ）
が接続ｇｎ”ｃ＋、−、る。ＯＲグー） （ＯＥ＜ ７
〜０ＲＩＩ］の各−人力にメモリーキー（財）ｒｃ接続
さｎ、個入力は各＊ＡＮＤ）ｙ’−） （ＡＮａ 〜Ａ
Ｎｘｏ）Ｋｍ続さｎる。In addition, the write signal terminal (WI
NWa) 1CdOR game) (OR7~0Rtt)
is connected gn”c+,-,ru.ORgu) (OE< 7
~0RII] - memory key (goods) rc connected to human power n, each input is *AND)y'-) (ANa ~A
Nxo) Km continues.
＠に１リセツト用メモリＱ３のアドレスカウンタで、ア
ップカウンタで構成さｆｉ、ＢＣＤ入力端子には（１，
０，０，Ｏ）か設定さ九ており、ロード端子にはＯＲグ
ー）（ＯＲ１ｉｔ）が、クロック端子（ＣＬ）にはワン
ショットマルチバイブレータ（ハ）が接続されて匹る。The address counter of the memory Q3 for resetting @1 is composed of an up counter fi, and the BCD input terminal has (1,
0, 0, O) is set, an OR gate (OR1it) is connected to the load terminal, and a one-shot multivibrator (c) is connected to the clock terminal (CL).
（至）はアドレスカウンタ［２４１の内容ｔ−１０進数
に変換するデコーダで、１番ビン〜５−＃ ヒｙ ｌａ
各＊ＡＮＤゲー） （ＡＮ ｓ 〜ＡＮｌ。(To) is a decoder that converts the contents of the address counter [241 t-decimal number, and the contents of the address counter [241] are converted into decimal numbers.
Each *AND game) (AN s ~ ANl.
］及びＯＲゲＯＲグーＲ２〜ＯＲ６］の各−人力に接続
さｎている。６番ビンはＯＲグー）（ＯＲ１）に接続さ
ｎている。] and OR game OR goo R2 to OR6] are connected to human power. The 6th bottle is connected to OR (OR1).
＠はメモリーキーＭ、プリセットキー（Ｐｌ）〜（Ｐ５
）及びオートプリセットキー（ＡＰ）からなるキー人力
手段である。（至）にオートプリセットキー（ＡＰ）に
接続さｎたワンショットマルチバイブレータで、オート
プリセットキー（ＡＰ）の操作時トリガされたパルス２
０ａゲー）（ＯＲ１りＴｈオートプリセットモード紀憶
フリップ・７Ｔ：１ツ’７”（ハ）のセラ）端子、ワン
ショットマルチバイブレータ関及び一時記憶メモリ四の
ｉＦ８込み信号端子（ＷＥ）に印加する◎
ｃｌｌｌはオートプリセットモード記憶２リツプ−フロ
ップ（２）及びＡＮＤグー）（ＡＮＩＩ）がうなるオー
トプリセットモード制御回路で、オートプリセットキー
（ＡＰ）の操作時にプリセット用メモリのに誉き込み（
ｉｔ４ｉｊ′ｇｔ与えるようＡＮＤゲー）（ＡＮ１月を
受信検出待期状態に設定し、分周比設定手段ｔｔａｏ円
容か−＃＆記憶メモリ四の内容と一致する掃引の一巡時
にオートプリセットモードを解除するよう動作するもの
である。尚、ＡＮＤゲート（ＡＮＩＩ）Ｏ％入久方ワン
ショットマルチバイブレータ舖とオートプリセットモー
ド記憶２リツプ・フロップ囚のＱ出力端子が接続さｎ、
その出力はフンショットマルチバイブレータＲＫｆｆｌ
ｄさｎる。ワンショットマルチバイブレータ３４はＯＲ
グ−） （ＯＲＩり及びＯＲグー）（ｏＲ１３）＜接続
される。@ stands for memory key M, preset key (Pl) ~ (P5
) and an auto preset key (AP). Pulse 2 triggered when the auto preset key (AP) is operated with a one-shot multivibrator connected to the auto preset key (AP)
0a game) (OR1 Th auto preset mode memory flip 7T: 1 '7'' (c)) terminal, one shot multivibrator connection and temporary memory memory 4 iF8 included signal terminal (WE). ◎ clll is an auto preset mode control circuit in which the auto preset mode memory 2 lip-flop (2) and the
(AND game to give it4ij'gt) (Set AN1 to reception detection standby state, and cancel auto preset mode when one cycle of sweep matches the contents of division ratio setting means ttao circle - # & storage memory 4) The AND gate (ANII) is connected to the Q output terminal of the one-shot multivibrator and the auto preset mode memory 2 lip-flop.
Its output is Funshot multivibrator RKffl
dsanru. One-shot multivibrator 34 is OR
Goo) (ORI and OR Goo) (oR13) <Connected.
關は中間周鼓増禰回路（４）から発生さｎた受信検出信
号（Ｓｏ）を成形Ｊ［１ｆ形してＡＮｉ）ゲート（ＡＮ
ｉ２）ＶＣ供給する波形Ｊｉ形回路である。ａａはオー
ト１リセツトモード時、波形！ｊｉ形回路ｃＪ刀Ｉらの
受信検出信号（ＳＯ］に裏り作動されるワンショットマ
ルチバイブレータで、その扇力ｔＢ Ａ Ｎ ＩＪゲー
ト（ＡＮａ 〜ＡＮ１４１） の各−人力とＯＲグー）
（ＯＲ１４） に接続さ几る。The gate (ANi) forms the reception detection signal (So) generated from the intermediate circuit (4).
i2) It is a waveform Ji type circuit that supplies VC. aa is the waveform in auto 1 reset mode! A one-shot multivibrator that is activated in response to the reception detection signal (SO) of the ji-type circuit cJ sword I et al.
(OR14) Connected to.
尚、ＯＲグー）（ＯＲ１４）は他人カ？ワンショットマ
ルチバイブレータ（ｔｉｌｅに接続され、その出力線ｔ
ＮＩ引パルス！ｌＩ御フリップ・フロップ囚のリセット
電子に接続しである。By the way, is OR Gu) (OR14) someone else's card? One-shot multivibrator (connected to tile, its output line t
NI pull pulse! It is connected to the reset electronics of the flip-flop capacitor.
また、ＯＲグー）（ＯＲ１Ｂ）は掃引パルス制御フリッ
プ・フロップσ１の七ット端子に出方線がＷ！続さｎ、
その久方にフンショットマルチバイブレータ（ハ）と閣
が接続されている。In addition, the output line of OR (OR1B) is W! at the 7th terminal of the sweep pulse control flip-flop σ1. continued n,
A Funshot multi-vibrator (c) and cabinet are connected to the other side.
次に祈る構成よりなる本発明の動作について第２図のタ
イミングチャートラ参照して説明する。Next, the operation of the present invention having the prayer configuration will be explained with reference to the timing chart shown in FIG.
先ず実施例に国内バンドで、受信周数数がＡＭｓｓｏＫ
Ｈｚ 〜１６１ ｏＫＨ２で、ｉ！ｌｊｇ５１）に示す
ように最低受信周波数ｆｍｉｎから最高受信周波数ｆｍ
ａｚｙｃ運すると、再び最低受信周波数ｆｍ１ｎから掃
引上開始する所絹のこぎり波掃引について説明する。今
、レジスタ■には最大受信周波数１６１０ＫＨ２に対応
した分局比データ力、 ＲＯＭＩ２３に：Ｈｊｉｔ小’
に信周波ａ ５５０ Ｋ ＨＺ Ｋ対応した分局比デー
タがそｎぞれ設定されている。First, as an example, in the domestic band, the receiving frequency is AMssoK.
At Hz ~161 oKH2, i! ljg51), the minimum reception frequency fmin to the maximum reception frequency fm
In the case of azyc operation, a description will be given of the sawtooth wave sweep that starts again from the lowest reception frequency fm1n. Now, the register ■ has the division ratio data corresponding to the maximum reception frequency 1610KH2, and the ROMI23 has: Hjit small.
The division ratio data corresponding to the signal frequencies A, 550 K, HZ, and K are set respectively.
さて、現在ＡＭの１００ＯＫＨｚの放送を受信中とし、
ここでオートプリセットキー（ＡＰＩ操作するとワンシ
ョットマルチバイブレータ＠が作動さｌｔ′Ｌ、オート
プリセットモード記憶スリップ・７０ツブ（ハ）全セッ
トし、ＡＮＤゲート（ＡＮｌｚ）を受信検出待期状廊と
する。同時に、ＯＲゲート（ＯＲｉｘ）ｔ−介して該ワ
ンショットパルスによりアドレスカウンターのロード端
子に１Ｈ＃信号がＦ４］ａすｎＢｃＤ入力（１ｓ Ｏ、
Ｏｅ Ｏ）ｖｆ−アドレスカウンターにロードする。一
時記憶メモリ（１，０に分周比設定手段０４に設定さｎ
たＡＭの１０００ＫＨｚに対応した分局比データが配憶
される。そして、ワンショットパルスの立ち下りで、ト
リガさｎるワンショットマルチバイブレータＩのワンシ
ョットパルスにてＯＲグー） （ＯＲ１ａ ）２．Ｂシ
て掃引パルス制御フリップ・７０ツブ四がセットされる
。該フリラグ−フロップ（へ）の（Ｑ出力にＬリパルス
発生回路（１４１が作動され１分周比設定手段０４に掃
引パルスが供給される。斯くして第４図に示すようにＡ
Ｍ１０００ＫＨ２の次の局間の放送局１００９ＫＨｚか
ら掃引が開始さｎる。Now, assume that we are currently receiving an AM broadcast at 100 kHz,
Here, when the auto preset key (API is operated, the one-shot multivibrator @ is activated), set all auto preset mode memory slips and 70 knobs (c), and set the AND gate (ANlz) to the reception detection waiting state. At the same time, the one-shot pulse causes the 1H# signal to be input to the load terminal of the address counter through the OR gate (ORix) t-.
Oe O) Load vf-address counter. Temporary memory (set to 1, 0 in the division ratio setting means 04)
Branch ratio data corresponding to 1000 KHz of AM is stored. Then, at the falling edge of the one-shot pulse, the one-shot multivibrator I is triggered and ORed with the one-shot pulse) (OR1a)2. Sweep pulse control flip 70 mm is set at B. The L repulse generating circuit (141) is activated at the (Q output) of the free lag-flop (to), and a sweep pulse is supplied to the 1 frequency division ratio setting means 04.As shown in FIG.
The sweep starts from the broadcast station 1009 KHz between the stations next to M1000KH2.
斯る掃引中において、中間周波増幅回路（４）から受信
検出信号（ＳＯ）が検出さｎると、ＡＮＤゲ−）（ＡＮ
Ｉり’を介してワンショットマルチバイブレータ（ロ）
が作動さｎる。直ちに、ＯＲゲート（ＯＲ１４）１ｚ介
して掃引パルス制御フリップ、フ。During such a sweep, when the reception detection signal (SO) is detected from the intermediate frequency amplification circuit (4), the AND gate) (AN
One-shot multivibrator (b) through Iri'
is activated. Immediately, the sweep pulse control flips through the OR gate (OR14) 1z.
ツブ住場がリセットさｎる。該フリップフロップ四〇〇
出力にてパルス発生回路ａ４は発＃ｋｔ−停止し。Tsubu's residence will be reset. At the output of the flip-flop 400, the pulse generating circuit a4 stops generating #kt.
掃引が停止さｎる。−万、アドレスカウンタ＋２４１に
はＩ１）＃がロードさｎているから、デコーダ＠は１番
ビンに１Ｈ＃信号を発生しているため、ＡＮＤゲー）（
ＡＭ６）が選択さｆＬ＆プリセット用メセメモリＡ＃ｒ
地にアドレス信号と誓込み信号とを与え１分周比設定手
段賭の分局比データｉＡ番地に転送し、記憶する。The sweep is stopped. - 10,000, address counter +241 is loaded with I1)#, so the decoder @ generates 1H# signal in the 1st bin, so the AND game)(
AM6) is selected fL & preset meme memory A#r
An address signal and a promise signal are given to the address signal, and the frequency division ratio setting means transfers the division ratio data to the address iA and stores it.
そして、ワンショットマルチバイブレータ図により発生
さｎたパルスの立ち下りでトリガさｎるワンショットマ
ルチパイブレー！（ハ）によりアドレス力＋７ｙＪｌｌ
の内容が歩進さｎ、’２′となり。And, the one-shot multi-vibrator is triggered by the falling edge of the pulse generated by the one-shot multi-vibrator diagram! Addressing power +7yJll due to (c)
The content of is incremented n, and becomes '2'.
デコーダ（４）は２誉ビンに１Ｈ＃信号金送出し、ＡＮ
Ｄゲート（ＡＮ７Ｊｉセレクトし、 Ｂ、ｉｉ堆をプリ
セット待期状態とする◎
斯くし℃放送局に受信する母にプリセット用メモリＱ２
に順番に自動で分局比データが紀憶さｎてい（。Decoder (4) sends 1H# signal to 2 honor bins, AN
Select the D gate (AN7Ji and put the B and ii banks into the preset standby state. ◎ Thus, the preset memory Q2 is stored in the mother receiving the ℃ broadcasting station.
The branch ratio data is automatically memorized in order.
ここで、斯るオートプリセット中に最大受信周波数まで
掃引さｎ１分分周比定手段α４の分局比データが最大受
信周波数に対応した分局比データＬり上回わると、比較
回路Ｃ１！ＪＪ：リオーバー信号が発生し、ワンショッ
トマルチバイブレータｃｙｒ：作ｓする。このため、Ｏ
Ｒゲート（ＯＢ−ｘａ）１２介してワンショットマルチ
バイブレータ０〜が作動さｎ分周比設定手段ｕ４をロー
ド状態とすると共に、 ｌｃＯＭ囚がアドレスさｎ最小
受信周波数に対応した分局比データｔＯ周比設尼手段（
１４に設定する。直ちに掃引が最小受信周波数から開始
ざ７′Ｌ、前述の如く、プリセット用メモリのに自動で
受信局を記憶していくのである。Here, when the division ratio data of the n1 division ratio ratio unit α4 swept to the maximum reception frequency during such auto-presetting exceeds the division ratio data L corresponding to the maximum reception frequency, the comparator circuit C1! JJ: A reover signal is generated, and the one-shot multivibrator cyr: is activated. For this reason, O
The one-shot multivibrators 0 to 0 are activated via the R gate (OB-xa) 12, and the division ratio setting means u4 is loaded, and the lcOM prisoner receives the division ratio data tO frequency corresponding to the minimum receiving frequency. Hisetani Means (
Set to 14. Immediately, the sweep starts from the minimum receiving frequency 7'L, and as mentioned above, the receiving stations are automatically stored in the preset memory.
そして、プリセット用メモリ１２’１Ｃ）Ｄ＠地までプ
リセットか完了し、分周比設定手段σ匈の内容が一時配
憶レジスタ（ＩＱの内容と一致し、掃引が一巡すると、
比較回路ａ’ｔｒから一致信号がＯＲゲート（Ｏａｌ）
ｙ介してワンショットマルチバイブレータＩＪＳＶＣ供
１）１）さｎる。このワンショットパルス［ｏＲゲート
（Ｏｆｔ１４）を介して掃引パルス制御フリップ・フロ
ラ１ｔ１５１ｖｉ−リセツトし、パルス発生回路α夷企
発振停止する。ま次、ワンショットパルスはオートプリ
セットモード制御回路１３υに供給さｎており、ＡＮＤ
ゲー）（ＡＮＩＩ）を介してオートプリセットモード配
憶７リツプーフロツプＯｆ’ｌｋリセツトし、ワンショ
ットマ卆テバイプレータＧ３’を作動する。Then, when the preset to the preset memory 12'1C)D@ground is completed, the contents of the frequency division ratio setting means σ match the contents of the temporary storage register (IQ), and the sweep completes one cycle.
The match signal from the comparison circuit a'tr is sent to the OR gate (Oal)
One-shot multivibrator IJSVC via y 1) 1). This one-shot pulse [oR gate (Oft14) is used to reset the sweep pulse control flip-flop 1t151vi-, and the pulse generation circuit α stops oscillation. Next, the one-shot pulse is supplied to the auto preset mode control circuit 13υ, and the AND
Reset the auto preset mode memory 7 trip flop Of'lk via the game) (ANII) and activate the one-shot manual bypass G3'.
オートプリセントモー・ド屏除後、ワンショットマルチ
バイブレータ８４のワンショットパルスにて。After the automatic precent mode is removed, use the one-shot pulse of the one-shot multivibrator 84.
ＯＲゲート（ＯＲ１ｚ）ｉ介してアドレスカウンタｃ！
４１のロード端子１ｃ”Ｈ’（５号が印加さｎ、アドレ
スカウンタ囚に１）“がロードされ、デコーダ（至）を
介して、ＯＲゲート（ＯＥＬｚ）がセレクトされる。そ
して、プリセット用メモリＱ２１のＡ番地に記憶さｎた
分周比データを分周比設定手段ｕ３に転送し、プリセン
ト中−（Ｐ１］にｍｌ僧さｎた放送局を受イｌ状態とす
る。Address counter c! via OR gate (OR1z) i.
41 load terminal 1c "H' (No. 5 is applied, address counter is 1)" is loaded, and the OR gate (OELz) is selected via the decoder (to). Then, the frequency division ratio data stored in the address A of the preset memory Q21 is transferred to the frequency division ratio setting means u3, and the broadcast station set during the pre-setting (P1) is set to the on-air state. .
尚、オード１リセツト中に、掃引が一巡しないうちにプ
リセット用メモリ１２ａｉＣ全て放送局が記憶さｎた場
合にも、Ｅ査旭のプリセット完了から直ちに、デコーダ
圓の６査ビンが１Ｈ“となるので。In addition, even if all the broadcast stations in the preset memory 12aiC are stored before the sweep completes one cycle during the ODE 1 reset, the 6 scan bins of the decoder will become 1H" immediately after the presetting of the E scan is completed. So.
直ち１ＣＯＲゲート（（ＪＲｔ）をプｉ−してワンショ
ットマルチバイブレータａ樽が作動され、オートプリセ
ントモート制御回路（３υにワンショットパルス會供給
する。このため’ｒｉｌＴＡ（Ｄ掃引の一巡と同様に、
オートプリセットモードが解除さｆＬ、プリセット用メ
モリののＡ番地の内容が分周比設定手段σ４Ｖｃ設定さ
ｎる。Immediately, the one-shot multivibrator a barrel is activated by pressing the 1COR gate (JRt), and a one-shot pulse is supplied to the auto precent motor control circuit (3υ). Similarly,
When the auto preset mode is canceled fL, the contents of address A of the preset memory are set by the frequency division ratio setting means σ4Vc.
尚１分周比設定手段ａ’ａｖｃ分周比データ金設足する
のにＡＮＤゲート、ＯＲゲー１−７１どのワイヤードロ
ジックを用いたがマイクロコンピュータによりソフトロ
ジックとして構成してもよいことはいうまでもない。Note that although wired logic such as an AND gate or an OR gate 1-71 was used to set the frequency division ratio setting means a'avc frequency division ratio data, it goes without saying that it may be constructed as soft logic using a microcomputer. Nor.
ト）発明の効果
上述の如く１本発明のシンセサイザー受信截に工ｎばオ
ートプリセントキーの操作で、オートプリセットキー操
作時の分周比設定手段の内容から掃引？開始し、受信局
を検出する母にプリセット用メモリに前記分周比設定手
段の内容ｔ−紀フリるよう構成したので、オートプリセ
ットキーの抑圧操作以降はプリセット用メモリに番地指
足しなくても自動で記憶していくから操作性が良好とな
る。また、プリセットキーの数より放送局の数が多くて
も、久のオートブリセラ士キーの操作で前回のオート１
リセツトキー操作で記憶した受信局以降の放送局全オー
トプリセットすることができるＱ
また、オートプリセット操作でプリセット用メモリに全
て放送局がプリセットされると、掃引を停止するので、
オートプリセットの終了となる。G) Effects of the Invention As mentioned above, if the synthesizer receiver of the present invention is operated by operating the auto preset key, the content of the frequency division ratio setting means at the time of operating the auto preset key is swept. Since the configuration is configured so that the contents of the frequency division ratio setting means are stored in the preset memory when the receiving station is detected, there is no need to add an address to the preset memory after the auto preset key is suppressed. Since the information is automatically memorized, operability is improved. Also, even if the number of broadcast stations is greater than the number of preset keys, the previous auto 1
You can auto-preset all broadcast stations after the received station that you memorized by operating the reset key.Also, when all the broadcast stations are preset in the preset memory by auto-preset operation, the sweep will stop.
Auto preset ends.
更に、掃引停止後、プリセット用メモリに最初にプリセ
ットした受信局を受信状態とするので直ちにプリセット
した受Ｍ局全確認することができる。Furthermore, after the sweep is stopped, the first receiving station preset in the preset memory is placed in the receiving state, so all preset receiving M stations can be checked immediately.
第１図ば不発＃ｙｉ夾施列のシンセサイず一受信機の回
路図、８２図に本発明の第１図の動作を説明するタイミ
ングチャート図、第６図はのこざり波掃引を示す掃引動
作図、５！４図は本発明の掃引動作を説明する図である
。
（５）・・・局部発振回路、（６）・・・ＰＬＬ回路＆
（７）・・・プログラマブル分周器、ｔ１４・・・分周
比設定手段、 ａ４１・・・パルス発生回路、ａｅ・・
・一時記憶メモリ、ｌ０・・・比較回路、シ３・・・プ
リセット用メモリ、ｃ！４１・・・アドレスカウンタ、
（至）・・・デコーダ、＠・・・キー人力手段、シ■・
・・オートプリセットモードｄ己憶フリップ・フロップ
。
ｃｌｖ・・・オートプリセットモード制御回Ｗ１．（Ａ
Ｐ）・・・オートプリセット中−、（Ｐｉ）〜（Ｐ６］
・・・プリセットキーＱFig. 1 is a circuit diagram of a synthesizer receiver for unfired #yi interpolation, Fig. 82 is a timing chart explaining the operation of Fig. 1 of the present invention, and Fig. 6 is a sweep showing a sawtooth wave sweep. Operation diagrams 5 and 4 are diagrams for explaining the sweep operation of the present invention. (5)...Local oscillation circuit, (6)...PLL circuit &
(7)...Programmable frequency divider, t14...Division ratio setting means, a41...Pulse generation circuit, ae...
・Temporary memory, l0... Comparison circuit, C3... Preset memory, c! 41...address counter,
(To)...Decoder, @...Key manual means, C■・
・Auto preset mode d self-memory flip-flop. clv...Auto preset mode control time W1. (A
P)...Auto presetting -, (Pi) ~ (P6]
...Preset key Q
Claims (3)
ザー受信機に於いて、プリセット用メモリと、前記ＰＬ
Ｌ回路を構成するプログラマブル分周器に分周比データ
を設定する分周比設定手段と、該分周比設定手段の内容
を可変して掃引を行なわせる掃引手段と、オートプリセ
ットキーと、該オートプリセットキーのＯＮ操作で、該
ＯＮ操作時の前記分周比設定手段の内容から、前記掃引
手段により掃引を開始させ受信局を検出する毎に前記プ
リセット用メモリに前記分周比設定手段の内容を記憶さ
せる制御手段とを具備してなるシンセサイザー受信機。(1) In a synthesizer receiver in which the local oscillation circuit is a PLL circuit, a preset memory and a PLL circuit are provided.
a frequency division ratio setting means for setting frequency division ratio data in a programmable frequency divider constituting the L circuit; a sweep means for varying the contents of the frequency division ratio setting means to perform sweeping; an auto preset key; When the auto preset key is turned ON, the sweep means starts sweeping based on the contents of the frequency division ratio setting means at the time of the ON operation, and the contents of the frequency division ratio setting means are stored in the preset memory every time a receiving station is detected. A synthesizer receiver comprising a control means for storing contents.
時、前記掃引手段を停止する停止手段を含むことを特徴
とする特許請求の範囲第（１）項記載のシンセサイザー
受信機。(2) The synthesizer receiver according to claim 1, wherein the control means includes a stop means for stopping the sweeping means when the preset memory is full.
セット用メモリから最初にプリセットした受信局を前記
分周比設定手段に設定する設定手段を含むことを特徴と
する特許請求の範囲第（２）項記載のシンセサイザー受
信機。(3) The control means includes a setting means for setting the receiving station first preset from the presetting memory in the frequency division ratio setting means after the operation of the stopping means. 2) The synthesizer receiver described in section 2).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11312286A JPS62269409A (en) | 1986-05-16 | 1986-05-16 | Synthesizer receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11312286A JPS62269409A (en) | 1986-05-16 | 1986-05-16 | Synthesizer receiver |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62269409A true JPS62269409A (en) | 1987-11-21 |
Family
ID=14604078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11312286A Pending JPS62269409A (en) | 1986-05-16 | 1986-05-16 | Synthesizer receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62269409A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04157809A (en) * | 1990-10-22 | 1992-05-29 | Nissan Motor Co Ltd | Automatic broadcasting station memory device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5556722A (en) * | 1978-10-24 | 1980-04-25 | Sony Corp | Preset type receiver |
-
1986
- 1986-05-16 JP JP11312286A patent/JPS62269409A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5556722A (en) * | 1978-10-24 | 1980-04-25 | Sony Corp | Preset type receiver |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04157809A (en) * | 1990-10-22 | 1992-05-29 | Nissan Motor Co Ltd | Automatic broadcasting station memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4236251A (en) | Frequency synthesizer receiver having memory for storing frequency data | |
| US4112464A (en) | Subscription TV decoder logic system | |
| JPS5866412A (en) | Radio receiver applying electronic tuning system | |
| KR0138916B1 (en) | A television tuning system | |
| US4403344A (en) | Receiver having program reserving function | |
| US4305157A (en) | Tuning circuit using a phase-locked loop | |
| JPS62269409A (en) | Synthesizer receiver | |
| US3991382A (en) | Oscillation frequency control device for a local oscillator | |
| JPS601974B2 (en) | preset receiver | |
| US4020419A (en) | Electronic system for automatically tuning to a selected television channel | |
| JPS5811131B2 (en) | Senkiyokusouchi | |
| CA1124902A (en) | Memory control circuit | |
| JPS622733B2 (en) | ||
| JP2966476B2 (en) | Reception station preset method of radio receiver | |
| JPH10233969A (en) | Channel selection device for television receiver | |
| JPS62271516A (en) | Synthesizer receiver | |
| JPS5951775B2 (en) | multiband synthesizer receiver | |
| US4162450A (en) | Programmable divider | |
| JPS5810889B2 (en) | Senkiyokusouchi | |
| JPS5446415A (en) | Automatic channel selector | |
| JPS5936449B2 (en) | Radio receiver digital value setting device | |
| JPS5668035A (en) | Channel selector | |
| JPS6012349Y2 (en) | preset receiver | |
| JPS5953724B2 (en) | preset receiver | |
| JPS631484Y2 (en) |