JPS6012349Y2 - preset receiver - Google Patents
preset receiverInfo
- Publication number
- JPS6012349Y2 JPS6012349Y2 JP15786678U JP15786678U JPS6012349Y2 JP S6012349 Y2 JPS6012349 Y2 JP S6012349Y2 JP 15786678 U JP15786678 U JP 15786678U JP 15786678 U JP15786678 U JP 15786678U JP S6012349 Y2 JPS6012349 Y2 JP S6012349Y2
- Authority
- JP
- Japan
- Prior art keywords
- preset
- sweep
- key
- counter
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Circuits Of Receivers In General (AREA)
Description
【考案の詳細な説明】
本考案は記憶装置を具備し、電子的に複数の受信局を記
憶することが可能なプリセット受信機に係り、特に単一
の操作キーで記憶番地を1番目から順次呼び出すことが
できるプリセット順送り機能を具備したことを特徴とす
るプリセット受信機に関する。[Detailed Description of the Invention] The present invention relates to a preset receiver equipped with a storage device and capable of electronically storing a plurality of receiving stations, and in particular, the present invention relates to a preset receiver that is equipped with a storage device and is capable of electronically storing a plurality of receiving stations. The present invention relates to a preset receiver characterized by having a preset forwarding function that can be recalled.
以下本考案の実施例を図面と共に説明する。Embodiments of the present invention will be described below with reference to the drawings.
図面は局部発振回路1がPLLシンセサイザー2で構成
された受信機を示し、PLL 2を構成するプログラマ
ブル分周器3の分周比Nを変更することにより、電圧制
御発振器4から必要な局部発振周波数f、が適宜発生さ
れ選局が行なわれるものである。The figure shows a receiver in which a local oscillation circuit 1 is composed of a PLL synthesizer 2, and by changing the division ratio N of a programmable frequency divider 3 that constitutes the PLL 2, the necessary local oscillation frequency can be obtained from a voltage controlled oscillator 4. f, is generated as appropriate to perform channel selection.
5は前記プログラマブル分周器3に並列に接続され、掃
引パルス発生器6よりの掃引パルスを計数することによ
り、プログラマブル分周器の分周比を変更する分周比設
定手段で、カウンターで構成されている。Reference numeral 5 denotes a frequency division ratio setting means connected in parallel to the programmable frequency divider 3 and changing the frequency division ratio of the programmable frequency divider by counting the sweep pulses from the sweep pulse generator 6, which is composed of a counter. has been done.
7は分周比設定手段5の値を記憶スる一般にRAM (
ランダム・アクセス・メモリー)で構成された記憶装置
で、図示の場合5局迄記憶可能で、各番地はアドレス信
号AD、〜AD5により選択され、メモリーキーMの操
作による書込み信号W1〜W、の発生で分周比設定手段
5の選択された番地に記憶するよう構成されている。7 is generally a RAM (RAM) that stores the value of the dividing ratio setting means 5.
A storage device consisting of a random access memory (random access memory), which can store up to 5 stations in the case shown in the figure, each address is selected by address signals AD, ~AD5, and write signals W1 ~ W, by operating a memory key M. The configuration is such that when the signal is generated, it is stored in the selected address of the frequency division ratio setting means 5.
8はプリセットキーP1〜P5、プリセット順送りキー
PA及び掃引開始キーSTの信号を入力とし、記分周比
設定手段5、掃引パルス発生器6及びRAM7を制御す
る制御回路で、9はプリセット順送りキーPAが操作さ
れる度にワンショットマルチバイブレーク−10から発
生されるパルス計数するアップカウンターで、計数出力
はデコーダ11にて夫々のアドレス信号AD□〜AD、
に変換されるよう構成されており、プリセット順送りキ
ーPAの操作で計数出力が1ずつ増加することにより、
アドレス信号がAD□、D2・・・・・・AD、と順次
発生されRAM7の番地A〜Eを順次選択する。Reference numeral 8 denotes a control circuit that receives signals from the preset keys P1 to P5, the preset sequential key PA, and the sweep start key ST, and controls the recording frequency division ratio setting means 5, the sweep pulse generator 6, and the RAM 7; 9 is a preset sequential key; It is an up counter that counts the pulses generated from the one-shot multi-by-break-10 every time the PA is operated, and the counting output is sent to the decoder 11 as the respective address signals AD□ to AD,
By operating the preset forward key PA and increasing the counting output by 1,
Address signals AD□, D2, .
又このアップカウンター9のプリセット人力J1〜J、
には、プリセットキーP1〜P5がデコーダー12を介
して接続されており、選択されたプリセットキー信号が
デコーダー12で対応する数値に変換されカウンター9
に入力されることにより、RAM7の番地を指定するも
ので、例えば3番目のプリセットキーP3が操作される
と、デコーダー12から数値“3゛がカウンター9にプ
リセットされることにより、デコーダー11よりアドレ
ス信号AD3が発生され番地Cが選択される。Also, the preset manual power of this up counter 9 J1~J,
, preset keys P1 to P5 are connected via a decoder 12, and the selected preset key signal is converted into a corresponding numerical value by the decoder 12 and sent to the counter 9.
For example, when the third preset key P3 is operated, the decoder 12 presets the number "3" to the counter 9, and the decoder 11 specifies the address. Signal AD3 is generated and address C is selected.
13は一方の入力にカウンター9の出力がデコーダー1
1を介して加えられ、他方の入力にプリセット順送りの
上限即ちカウンター9の動作範囲の上限を規定した数値
データが設定された定数設定手段14の出力が加えられ
た一致回路で、カウンター9の出力が定数設定手段14
の数値に一致すると一致信号を発生し、カウンター9を
リセットするようORゲート15を介してカウンター9
のリセット端子Rと接続されている。13, the output of counter 9 is connected to decoder 1 on one input.
1, and the output of the counter 9 is added to the output of the constant setting means 14 in which the numerical data defining the upper limit of preset forwarding, that is, the upper limit of the operating range of the counter 9 is set to the other input. is the constant setting means 14
When the counter 9 matches the value of , it generates a match signal and resets the counter 9 through the OR gate 15
It is connected to the reset terminal R of.
図示の場合RAM7の記憶容量は5局である為、定数設
定手段14には数値“5゛。In the illustrated case, since the storage capacity of the RAM 7 is 5 stations, the constant setting means 14 contains the value "5".
が設定され、カウンター9が“5”までカウントアツプ
されるとリセットされるよう構成されている。is set and is configured to be reset when the counter 9 counts up to "5".
16はデコーダー12の出力を入力としたORゲートで
、出力がカウンター9のプリセットイネーブル端子PE
に接続されると共にORゲート17を介し分周比設定手
段5のプリセットイネーブル端子PEに接続されており
、プリセットキーP1〜P5が操作された時、デコーダ
ー12の出力をカウンター9にプリセットすると共に、
選択されたRAM7の番地データを分周比設定手段5に
プリセットするよう作用する。16 is an OR gate whose input is the output of the decoder 12, and whose output is the preset enable terminal PE of the counter 9.
It is also connected to the preset enable terminal PE of the frequency division ratio setting means 5 via the OR gate 17, and when the preset keys P1 to P5 are operated, it presets the output of the decoder 12 to the counter 9, and
It acts to preset the address data of the selected RAM 7 in the frequency division ratio setting means 5.
又ワンショットマルチバイブレータ−10の出力がOR
ゲート17の他方の入力に接続されており、プリセット
順送りキーPAの操作でもまたRAM7のデータが分周
比設定手段5にプリセットされるよう構成されている。Also, the output of one-shot multivibrator-10 is OR
It is connected to the other input of the gate 17, and is configured such that the data in the RAM 7 is also preset in the frequency division ratio setting means 5 by operating the preset forward key PA.
更に掃引開始キーSTの信号は掃引パルス発生回路6に
接続され、受信中はパルス発生を停止している掃引パル
ス発生回路6を、掃引開始キーSTの操作でパルスを発
生させるよう制御すると共に、ORゲート15を介して
カウンター9のリセット端子Rに接続されており、掃引
開始と共にカウンター9をリセットするよう構成されて
いる。Further, the signal from the sweep start key ST is connected to the sweep pulse generation circuit 6, and the sweep pulse generation circuit 6, which stops generating pulses during reception, is controlled to generate pulses by operating the sweep start key ST. It is connected to the reset terminal R of the counter 9 via the OR gate 15, and is configured to reset the counter 9 at the start of the sweep.
次に斯る構成よりなる本考案の動作につき説明する。Next, the operation of the present invention having such a configuration will be explained.
先ずRAM7に受信局を記憶する動作につき説明する。First, the operation of storing receiving stations in the RAM 7 will be explained.
この時予めメモリーキーMを操作しRAM7を書込み可
能状態に設定した後、掃引開始キーSTを操作し掃引パ
ルス発生回路6から掃引パルスを発生させ、分周比設定
手段5の値を変更し選局を開始させる。At this time, after operating the memory key M in advance to set the RAM 7 to a writable state, operating the sweep start key ST to generate a sweep pulse from the sweep pulse generation circuit 6, and changing the value of the frequency division ratio setting means 5 to select the Start the station.
選局中受信されると、受信検出信号Sの発生で掃引パル
ス発生回路6のパルス発生が停止され分周比設定手段5
はその時の値に保持される。When a channel is received during channel selection, the pulse generation of the sweep pulse generation circuit 6 is stopped by the generation of the reception detection signal S, and the frequency division ratio setting means 5
is held at its current value.
そして現在受信中の局を記憶させたい場合には、例えば
1番目のプリセットキーP□を操作すれば、カウンター
9に数値“1′がデコーダー12からプリセットされ、
更にカウンター9の出力がデコーダー11によりアドレ
ス信号AD1に変換されることにより、RAM7のA番
地が選択され、分周比設定手段5の数値データがRAM
7のA番地に記憶される。If you wish to memorize the station currently being received, for example, by operating the first preset key P□, the value "1" will be preset to the counter 9 from the decoder 12.
Further, by converting the output of the counter 9 into an address signal AD1 by the decoder 11, address A of the RAM 7 is selected, and the numerical data of the frequency division ratio setting means 5 is stored in the RAM.
It is stored at address A of 7.
別の局を記憶する場合も同様の操作で、先ず掃引開始キ
ーSTを操作し分周比設定手段5の値を変更し受信した
ところで、他のプリセットキーを操作することにより、
プリセットキーで指定した番地に分周比設定手段5の値
が記憶される。When storing another station, use the same operation, first operate the sweep start key ST to change the value of the division ratio setting means 5, and after receiving it, operate another preset key.
The value of the frequency division ratio setting means 5 is stored at the address specified by the preset key.
このようにして5局まで受信局をRAM 7に記憶する
ことができる。In this way, up to five receiving stations can be stored in the RAM 7.
RAM7への記憶終了後はメモリーキーMを解除すると
により、RAM7は書込み可能状態が解除され、読み出
し状態に設定される。After the storage in the RAM 7 is completed, by releasing the memory key M, the write enabled state of the RAM 7 is released and the RAM 7 is set to the read state.
次にRAM7に記憶されている受信局を呼び出す動作に
つき説明する。Next, the operation of calling the receiving station stored in the RAM 7 will be explained.
呼び出し動作はプリセットキーP1〜P5の操作及びプ
リセット順送りキーPAの操作によって行なうことが可
能であるが、先ずプリセットキーP1〜P、の操作によ
る呼び出し動作につき説明する。The calling operation can be performed by operating the preset keys P1 to P5 and the preset forwarding key PA, but first, the calling operation by operating the preset keys P1 to P will be explained.
例えば2番目のプリセットキーP2を操作すると、カウ
ンター9にデコーダー12から数値2パがプリセットさ
れることにより、デコーダー11からアドレス信号AD
2が発生されRAM7のB番地が選択される。For example, when the second preset key P2 is operated, the counter 9 is preset with the value 2 from the decoder 12, and the address signal AD is sent from the decoder 11.
2 is generated and address B of RAM 7 is selected.
この選択されたB番地の数値データはORゲート17か
らプリセットイネーブル信号が発生されて、分周比設定
手段5にプリセットされ、この値がプログラマブル分周
器3に移行されることにより、PLL2がB番地に記憶
されていたデータで動作され、B番地に記憶されていた
局の受信を行なう。A preset enable signal is generated from the OR gate 17, and this numerical data of the selected address B is preset in the frequency division ratio setting means 5, and this value is transferred to the programmable frequency divider 3, so that the PLL 2 It operates with the data stored at the address and receives the station stored at address B.
他のプリセットキーの操作でも同様にして操作されたプ
リセットキーで指定したRAM7の番地が選択され、選
択した番地のデータが分周比設定手段5にプリセットさ
れて、記憶されていた局の受信が行なわれる。When other preset keys are operated in the same way, the address in RAM 7 specified by the operated preset key is selected, the data at the selected address is preset in the frequency division ratio setting means 5, and reception of the stored station is performed. It is done.
次にプリセット順送りキーPAによる呼び出し動作につ
き説明する。Next, the calling operation using the preset forward key PA will be explained.
プリセット順送りキーPAの操作では、操作される度に
ワンショットマルチバイブレータ−10からパルスを発
生させカウンター9を1ずつカウントアツプするもので
、デコーダー11からのアドレス信号AD工〜AD5を
順次発生させる。When the preset forward key PA is operated, the one-shot multivibrator 10 generates a pulse to increment the counter 9 by 1 each time it is operated, and the address signals AD to AD5 from the decoder 11 are sequentially generated.
したがって今例えばプリセットキーP2の操作によりR
AM7のB番地の局を受信中であるとし、ここでプリセ
ット順送りキーPAを操作すると、カウンター9はプリ
セットキーP2の操作による設定値の“2゛から1増加
し“3゛°となり、デコーダー11からアドレス信号A
D3が発生されRAM7のC番地が選択される。Therefore, for example, by operating preset key P2, R
Assuming that the station at address B of AM7 is being received, and if the preset forward key PA is operated here, the counter 9 increases by 1 from the set value of "2" set by operating the preset key P2 to "3", and the decoder 11 address signal A from
D3 is generated and address C of RAM 7 is selected.
続いてプリセット順送りキーPAを操作すると、カウン
ター9は°°4゛となりRAM7のD番地を選択する。Subsequently, when the preset forward key PA is operated, the counter 9 changes to °°4' and address D of the RAM 7 is selected.
同様にしてRAM7の最後の番地Eが選択されると即ち
カウンター9が“5゛になると、一致回路13から一致
出力が発生されカウンター9をリセットすることにより
、E番地を選択した後続いてプリセット順送りキーPA
を操作すると、カウンター9は“1゛°となりRAM7
の最初の番地Aが選択される。Similarly, when the last address E of the RAM 7 is selected, that is, when the counter 9 reaches "5", a coincidence output is generated from the coincidence circuit 13, and by resetting the counter 9, after selecting the address E, the preset order is sent. key pa
When you operate counter 9 becomes “1゛°” and RAM7
The first address A is selected.
かくしてプリセット順送りキーPAの操作で、RAM7
の記憶番地A−Eを順次循環して呼び出すことができる
。Thus, by operating the preset forward key PA, RAM7
memory addresses A to E can be sequentially recalled.
尚カウンター9は掃引開始キーSTの操作でリセットさ
れるよう構成されている為、一度掃引開始キーSTが操
作された後、プリセット順送りキーPAを操作すると、
RAM7の最初の番地Aから順送りが行なわれる。Since the counter 9 is configured to be reset by operating the sweep start key ST, once the sweep start key ST is operated, if the preset forward key PA is operated,
Sequential forwarding is performed from the first address A in the RAM 7.
したがって今迄プリセット受信していて、その後掃引開
始キーSTを操作し受信した後、更にプリセット順送り
キーPAを操作してプリセット受信する場合等に於いて
、必ず最初の番地Aが選択される為、好ましい順送りを
行なうことができる。Therefore, if you have been receiving presets up until now, then operate the sweep start key ST to receive them, and then operate the preset forward key PA to receive presets, the first address A will always be selected. Preferable sequential feeding can be performed.
上述の如く本考案のプリセット受信機は、単一の操作キ
ーで記憶番地を順次呼び出すことができるプリセット順
送り機能を具備すると共に、掃引開始操作でプリセット
順送り機能をリセットすることにより、一度掃引開始操
作がされると記憶装置の1番目の番地から順送りを開始
するもので、プリセット順送りの操作性が向上し実用的
効果大なるものである。As mentioned above, the preset receiver of the present invention is equipped with a preset forwarding function that allows memory addresses to be called up sequentially with a single operation key, and by resetting the preset forwarding function with a sweep start operation, once the sweep start operation is performed, the preset forwarding function is reset. When a preset is entered, sequential forwarding starts from the first address of the storage device, which improves the operability of preset sequential forwarding and has a great practical effect.
図面は本考案のプリセット受信機の構成を示す図である
。
2・・・・・・PLL、 5・・・・・・分周比設定手
段、6・・・・・・掃引パルス発生回路、7・・・・・
・記憶装置、訃・・・・・制御回路、P1〜P、・・・
・・・プリセットキー、PA・・・・・・プリセット順
送りキー、M・・・・・・メモリーキー、ST・・・・
・・掃引開始キー。The drawing is a diagram showing the configuration of a preset receiver according to the present invention. 2...PLL, 5...Dividing ratio setting means, 6...Sweep pulse generation circuit, 7...
・Storage device, control circuit, P1 to P,...
...Preset key, PA...Preset order key, M...Memory key, ST...
...Sweep start key.
Claims (1)
索する掃引手段と、複数の受信局データを記憶する記憶
手段と、単一の操作キーの操作で前記記憶手段の記憶デ
ータを順次呼び出すプリセット順送り手段と、前記掃引
手段の操作キーによる掃引開始動作で前記プリセット順
送り手段をリセットするリセット手段とを具備したこと
を特徴とするプリセット受信機。 2 前記プリセット順送り手段は記憶データをカウンタ
手段で順次呼出すものであり、前記リセットするリセッ
ト手段は掃引手段の操作キーにより前記カウンタ手段を
リセットすることを特徴とする実用新案登録請求の範囲
第1項記載のプリセット受信機。[Claims for Utility Model Registration] 1. A sweep means having an operation key for starting a sweep and searching for at least a receiving station, a storage means for storing data of a plurality of reception stations, and a sweep means for storing data of a plurality of reception stations, and a sweep means having an operation key for starting a sweep, and a storage means for storing data of a plurality of reception stations; A preset receiver comprising: a preset forwarding means for sequentially recalling data stored in the means; and a reset means for resetting the preset forwarding means in response to a sweep start operation by an operation key of the sweep means. 2. Utility model registration claim 1, wherein the preset sequential feeding means sequentially calls stored data by a counter means, and the resetting means resets the counter means by an operation key of a sweep means. Preset receiver listed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15786678U JPS6012349Y2 (en) | 1978-11-14 | 1978-11-14 | preset receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15786678U JPS6012349Y2 (en) | 1978-11-14 | 1978-11-14 | preset receiver |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5574130U JPS5574130U (en) | 1980-05-22 |
JPS6012349Y2 true JPS6012349Y2 (en) | 1985-04-22 |
Family
ID=29149177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15786678U Expired JPS6012349Y2 (en) | 1978-11-14 | 1978-11-14 | preset receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6012349Y2 (en) |
-
1978
- 1978-11-14 JP JP15786678U patent/JPS6012349Y2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5574130U (en) | 1980-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4410860A (en) | Frequency synthesizer with learning circuit | |
US3651469A (en) | Binary touch-tune system with memory | |
US4280199A (en) | Apparatus for scanning an addressable memory | |
JPS6012349Y2 (en) | preset receiver | |
US4267603A (en) | Memory control circuit | |
JPS601974B2 (en) | preset receiver | |
US4342027A (en) | Radix conversion system | |
JPS6016115Y2 (en) | preset receiver | |
US3971992A (en) | Apparatus for presetting receivers of the synthesizing type | |
JPS6234178B2 (en) | ||
JPS628591Y2 (en) | ||
US3881070A (en) | Train pulse generator | |
US4241449A (en) | Memory saving all-channel digital television receiver | |
JPS6010118Y2 (en) | preset receiver | |
JPS5446415A (en) | Automatic channel selector | |
SU938369A1 (en) | Pulse generator | |
JPH0323016B2 (en) | ||
SU1124294A1 (en) | Random process generator | |
JPS5828931B2 (en) | Senkiyokusousou Samo - Dokirikaesouchi | |
JP2761802B2 (en) | Digital signal processing circuit | |
JPS59212036A (en) | Program channel selecting device | |
JPS6012355Y2 (en) | synthesizer receiver | |
JPS5558617A (en) | Automatic channel selection unit | |
JPS6111010B2 (en) | ||
JPS5826690B2 (en) | Channel selection device |