JPS62268205A - Nonlinear compensation type adaptive digital filter - Google Patents

Abstract

PURPOSE:To decrease the converging time of a filter and to simplify the circuit constitution by providing two coefficient devices multiplying a coefficient to each output of a delay means, holding a coefficient corresponding to a positive or negative signal to the one device and holding a coefficient corresponding to a difference voltage between positive and negative signals to the other device. CONSTITUTION:Outputs of delay means 14-l o/ 14-N are fed respectively to tap coefficient devices 15-1-15-N. Each of the tap coefficient devices is of the same constitution except coefficient values. The tap coefficient device 15-1 is provided with a positive pulse coefficient device 19 and a differential coefficient device 18 stored with a difference error between positive and negative pulses, and the changeover corresponding to the positive/negative pulses is applied by using a switch 21. All outputs being the result of addition of all outputs of the tap coefficient devices 15-1-15-N by an adder 16 are outputted from an output terminal 13 as the entire output of the applied filter. Since all the positive/negative coefficient devices are set simultaneously up to the linear region without adding a special hardware, the converging time is not almost increased.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は非線形補償型適応ディジタルフィルタ、更に詳
しく言えば、複数の縦続接続された遅延手段の、それぞ
れの出力に係数を乗じて加算する構成のディジタルフィ
ルタであって、上記係数を外部回路の特性に応じて適応
的に可変し、がっ、入力信号の極性によって、特性が非
線形特性のディジタルフィルタに関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a nonlinear compensation type adaptive digital filter, and more specifically, a configuration in which each output of a plurality of cascaded delay means is multiplied by a coefficient and added. The present invention relates to a digital filter in which the coefficients are adaptively varied according to the characteristics of an external circuit, and whose characteristics are nonlinear depending on the polarity of an input signal.

〔従来の技術〕[Conventional technology]

例えば、電話通信装置の２線、４線変換器のエコー消去
（キャンセラ）装置においては、エコーと等しい特性の
信号を作り、この信号をエコーから差し引くことによっ
てエコーを消去する回路が使用される。For example, echo cancellers for two-wire and four-wire converters in telephone communication equipment use circuits that cancel echoes by creating a signal with characteristics equal to the echo and subtracting this signal from the echo.

そのエコーと等しい特性の信号を４線式受信線の出力を
入力とし、これを、複数の直列接続された遅延素子と各
素子の出力に係数を乗して加算するデイジタルフイを通
すことによって得る形式のものが知られている。エコー
の状態によって係数を適応制御するものであるが、特に
エコーが入力信号パルスの正負の極性によって変る場合
に適応するディジタルフィルタとしては、 （１）正負の入力パルスに対し、共通に用いていた適応
ディジタルフィルタの各タップ係数器を正。A format in which a signal with characteristics equal to the echo is obtained by inputting the output of a 4-wire receiving line and passing it through multiple series-connected delay elements and a digital filter that multiplies the output of each element by a coefficient and adds it. are known. The coefficients are adaptively controlled depending on the state of the echo, but as a digital filter that is especially applicable when the echo changes depending on the positive or negative polarity of the input signal pulse, (1) It is commonly used for positive and negative input pulses. Positive each tap coefficient of the adaptive digital filter.

負入力パルスに対し個別に設けていた（昭和５９年度、
電子通信学会総合全体２３４１　ｒディジモル加入者線
用エコーキャンセラにおけるタップ係数発生法」）。こ
の適応フィルタでは正の入力パルス用タップ係数器と同
量の負の入力パルス用係数器を用いているため、ハード
ウェアが線形の場合に比べ２倍となると共に、収束時間
も２倍要するという欠点がある。Separately provided for negative input pulses (1980,
IEICE Comprehensive 2341 r Tap coefficient generation method in echo canceller for Digimol subscriber line''). Since this adaptive filter uses the same number of tap coefficient units for positive input pulses as tap coefficient units for negative input pulses, the hardware is twice that of a linear case, and the convergence time is also twice as long. There are drawbacks.

（２）また、同じ用途に用いるフィルタとして、一定長
の送信パルス系列の全ての組合せに対応しく３） たエコーの値をＲＡＭなどのメモリに記憶し、送信パル
ス列をＲＡＭのアドレスとするルックアップ・テーブル
（Ｌｏｏｋ−ｕｐ　Ｔａｂｌｅ　）方式（米国特許４，
２３７，４６３号「ダイレクショナル・カプラ（Ｄｉｒ
ｅｃｔｊｏｎａｌ、　Ｃｏｕｐｌｅｒ　）がある。この
種のディジタルフィルタは、エコーの時間長をＮ・Ｔ　
（Ｔは入力パルスの伝送周期）とすると、ＲＡ、　Ｍの
アドレス数は２Ｎ個となり、さらに入力パルスの極性を
考慮すると、アドレスは２Ｎ＋１個となり、適応フィル
タと比較し２Ｎ＋”／Ｎ倍の収速時間を必要とする。(2) Also, as a filter used for the same purpose, the echo values corresponding to all combinations of transmit pulse sequences of a fixed length can be stored in a memory such as RAM, and the transmit pulse train can be looked up as the address of the RAM.・Look-up Table method (U.S. Patent 4,
No. 237,463 “Directional coupler (Dir
ectjonal, coupler). This type of digital filter has an echo time length of N.T.
(T is the transmission period of the input pulse), the number of addresses for RA and M is 2N, and if the polarity of the input pulse is taken into account, the number of addresses is 2N+1, which is 2N+''/N times as much as the adaptive filter. Requires fast time.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述の如く、フィルタの特性が入力信号の極性によって
変る適応ディジタルフィルタでは、回路構成素子数が多
くなり、又、フィルタ出力の収速時間も多くなるという
問題がある。As described above, an adaptive digital filter whose filter characteristics change depending on the polarity of an input signal has problems in that the number of circuit elements increases and the time taken to collect the filter output also increases.

従って、本発明は、複数の遅延手段の各々の出力に係数
を乗じて加算し、かつ上記係数を外部信号の状態に応じ
て可変する形式の適応ディジタルフィルタにおいて、係
数回路ならび係数を制御する回路の構成を簡易化すると
共に、フィルタの収束時間を短縮化することを目的とす
る。Therefore, the present invention provides an adaptive digital filter in which the outputs of each of a plurality of delay means are multiplied by a coefficient and added, and the coefficient is varied according to the state of an external signal, including a coefficient circuit and a circuit for controlling the coefficient. The purpose is to simplify the configuration of the filter and shorten the convergence time of the filter.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は人力信号の極性によって変るフィルタ特性に弱
水される非対性（正、負によって異なる度合）が高々数
％以下であることに着目し、上記遅延手段の各出力に係
数を乗する係数器を２個（正月及び負用）設け、一方を
正（又は負）極性の信号に対応した係数を保持させ、他
方を正と負極性の信号の差電圧の信号に対応した係数を
保持させるように構成したものである。The present invention focuses on the fact that the asymmetry caused by the filter characteristic that changes depending on the polarity of the human input signal (the degree of difference depending on whether it is positive or negative) is at most a few percent or less, and multiplies each output of the delay means by a coefficient. Two coefficient units are provided (one for New Year and one for negative), one holds the coefficient corresponding to the positive (or negative) polarity signal, and the other holds the coefficient corresponding to the difference voltage signal between the positive and negative polarity signals. It is configured to allow

〔作用〕[Effect]

前述の如く、入力信号の正及び負の極性による信号の非
対称性は高々数％以下であり、従って差分に対応する一
方の係数器の構成のハードウェアも、非対称を持つフィ
ルタの構成も、非対称性を持たない場合のフィルタに対
し数％以下の増加にとどまる。As mentioned above, the asymmetry of the signal due to the positive and negative polarities of the input signal is at most a few percent or less, so the hardware for the configuration of one coefficient unit that handles the difference and the configuration of the filter with asymmetry are also asymmetric. The increase is only a few percent or less compared to a filter that does not have any characteristics.

〔実施例〕〔Example〕

第１図は本発明による非対称形補償型適応ディジタルフ
ィルタの一実施例の構成を示す回路図である。FIG. 1 is a circuit diagram showing the configuration of an embodiment of an asymmetric compensation type adaptive digital filter according to the present invention.

入力端子１に入力信号が加えられ、複数の遅延手段１４
−１．１．４−２．１４−３．・・・・・・１４−Ｎに
加えられる。これらの遅延手段はシフ１〜レジスタで構
成されている。各遅延手段１４−１．・・・・・・１４
−Ｎの出力はそれぞれ、タップ係数器１５−１．１５−
２．１５−３．・・・・・・１５−Ｎに加えられる。An input signal is applied to the input terminal 1, and a plurality of delay means 14
-1.1.4-2.14-3. ...Added to 14-N. These delay means are composed of shift 1 to registers. Each delay means 14-1.・・・・・・14
-N outputs are respectively tap coefficient multipliers 15-1.15-
2.15-3. ...Added to 15-N.

タップ係数器のそれぞれは係数値を除き同一の構成であ
るので、タップ係数器１５−１のみ構成を示し他はブロ
ックで示している。タップ係数器１５−１−は正のパル
ス用係数器］−９と正のパルスと負のパルスの差分誤差
（非対称性によって生じる）が記憶されている差分係数
器１８が用意されており、スイッチ２１によって正、負
のパルスに対応した切替えが行なわれる。すなわち、正
のパルスのときは係数器１９の出力がそのまま加算器１
６に加えられる。負のパルスのときは差分係数器１８の
出力から係数器１９の出力を減算器２０で差し引くこと
によって、入力信号の極性を考慮した出力信号が、加算
器１６に加えられる。適用フィルタ全体の出力はタップ
係数列１５−１　。Since each of the tap coefficient units has the same configuration except for the coefficient values, only the configuration of the tap coefficient unit 15-1 is shown, and the others are shown as blocks. The tap coefficient unit 15-1- is provided with a coefficient unit for positive pulses]-9 and a difference coefficient unit 18 in which a differential error (generated due to asymmetry) between positive pulses and negative pulses is stored. 21 performs switching corresponding to positive and negative pulses. That is, in the case of a positive pulse, the output of the coefficient unit 19 is directly sent to the adder 1.
Added to 6. In the case of a negative pulse, by subtracting the output of the coefficient multiplier 19 from the output of the difference coefficient multiplier 18 in a subtracter 20, an output signal that takes into account the polarity of the input signal is added to the adder 16. The output of the entire applied filter is a tap coefficient sequence 15-1.

１５−２．・・・・・・１５−Ｎの全ての出力を加算器
１６で加算したものが出力端子１３より出力される。15-2. . . . All the outputs of 15-N are added by the adder 16 and the result is output from the output terminal 13.

第２図は、第１図のタップ係数器１５のより詳細な構成
を示す回路図である。伝送信号、すなわちフィルタの入
力に加えられる信号がバイポーラ波形の場合について、
この実施例を説明する。FIG. 2 is a circuit diagram showing a more detailed configuration of the tap coefficient unit 15 of FIG. 1. When the transmission signal, that is, the signal applied to the input of the filter, is a bipolar waveform,
This example will be explained.

入力端子１．−１．１−２はバイポーラ符号の入力パル
スの極性を示すもので、バイポーラ符号に従って、正の
パルスは］−１が、負のパルスは１−２がハイレベルと
なり、Ｏの場合は１−１．１−２の両端子ともローレベ
ルとなる。複数のＡＮＤ回路２２−２〜２２−５により
入力バイポーラ符号の論理信号と入力端子１２より加え
られる係数制御信号である論理信号との論理積をとる。Input terminal 1. -1.1-2 indicates the polarity of the input pulse of the bipolar code. According to the bipolar code, a positive pulse has a high level of ]-1, a negative pulse has a high level of 1-2, and in the case of O, a 1- 1. Both terminals 1-2 become low level. A plurality of AND circuits 22-2 to 22-5 perform a logical product of the input bipolar code logic signal and a logic signal that is a coefficient control signal applied from the input terminal 12.

ＡＮＤ回路２２−２．２２−３からは正のパルスに対応
するタップ係数の増（ＵＰ）、減（ＤＯＷＮ）信号が出
力され、ＡＮＤ回路２２−４．．２２−５からは差分係
数器の増（ＵＰ）、減（ＤＯＷＮ）信号がそれぞれ出力
される。本実施例では、これら増、減信号はランダムウ
ェークフィルタ（ＵＰ／ＤＯＷＮカウンタ）に加えられ
、これらカウンタのオーバフロー、アンダーフローが発
生したときのみ実際のタップ係数器１９．１８を増減す
る構成となっている。正のパルス用タップ系数器］、９
に対し差分系数冊１８は１／３〜１／２のハードウェア
で構成される。The AND circuits 22-2, 22-3 output tap coefficient increase (UP) and tap coefficient decrease (DOWN) signals corresponding to positive pulses, and the AND circuits 22-4. ．． 22-5 outputs the increase (UP) and decrease (DOWN) signals of the difference coefficient unit, respectively. In this embodiment, these increase and decrease signals are added to a random wake filter (UP/DOWN counter), and the actual tap coefficient unit 19.18 is increased or decreased only when an overflow or underflow of these counters occurs. ing. Positive pulse tap system], 9
On the other hand, the differential series 18 is composed of 1/3 to 1/2 the hardware.

第３図は本発明による適応ディジタルフィルタを使用し
たエコーキャンセラ装置の実施例の構成を示す図である
。FIG. 3 is a diagram showing the configuration of an embodiment of an echo canceller device using an adaptive digital filter according to the present invention.

送信パルス（バイポーラ符号）は入力端子実に加えられ
、送信フィルタ６を介し２線式線路３へ送出される。こ
のときパランスイングネットワーク（以下ＢＮと略記）
７と線路インピーダンスの不整合により送信パルスが４
線式受信線路の受信端２ヘエコーとしてもれ込む。この
もれ込みエコーをキャセルし２線式線路２から送られて
くる受倍信号のみを取り出すのがエコーキャンセル装置
の役割である。A transmission pulse (bipolar code) is applied to the input terminal and sent out to the two-wire line 3 via the transmission filter 6. At this time, the Paraswing Network (hereinafter abbreviated as BN)
7 and the transmission pulse is 4 due to the mismatch in line impedance.
It enters the receiving end 2 of the wire receiving line as an echo. The role of the echo canceling device is to cancel this leaking echo and extract only the multiplied signal sent from the two-wire line 2.

受信信号とエコーは受信フィルタ８により高周波雑音成
分が除去され、Ａ／Ｄ変換器９によりディジタル信号に
変換される。一方、本発明による適応ディジタルフィル
タ５により回り込みエコーのレプリカが作成され、加算
器１１によりエコーのみが除去される。１ｏは受信信号
を等化増幅し、０．１　の判定を行なう線路等化器であ
る。また比較器４及び論理回路により残留誤差が時間平
均化され、タップ係数制御信号として適応ディジタルフ
ィルタ５のタップ係数の値を更新する。A reception filter 8 removes high frequency noise components from the received signal and echo, and an A/D converter 9 converts the signal into a digital signal. On the other hand, the adaptive digital filter 5 according to the present invention creates a replica of the wraparound echo, and the adder 11 removes only the echo. 1o is a line equalizer that equalizes and amplifies the received signal and makes a 0.1 determination. Further, the comparator 4 and the logic circuit time-average the residual error, and update the value of the tap coefficient of the adaptive digital filter 5 as a tap coefficient control signal.

〔発明の効果〕〔Effect of the invention〕

本発明によれば前述のハードウェアの減少と共にエコー
キャンセラに使用した場合、送信パルスの正負非対称性
があった場合でも、この回り込みエコーの非対称性を打
ち消すエコーキャンセル装置を約３０％のハード量増加
で実現し、かつ収束時間はほとんど増加しない利点があ
る。According to the present invention, in addition to the above-mentioned reduction in hardware, when used in an echo canceller, even if there is a positive/negative asymmetry in the transmitted pulse, the echo canceling device that cancels out the asymmetry of this wrap-around echo is increased by about 30%. This has the advantage that the convergence time hardly increases.

たとえばパルスの正負非対称性を０．５　　％、工コー
レベル±１■、またエコーキャンセル精度を１　ｍ　Ｖ
と仮定すると正のタップ係数は１ｌｂｉｔ相当のカウン
タで実現されるのに対し差分用タップ係数器は３〜４　
ｂｉｔカウンタで実現できる。また本実施例の構成によ
り正負の係数器は特別なハードウェアを付加することな
く、線型領域までは同時に設定されるため、収束時間は
ほとんど増加しない。For example, the positive/negative asymmetry of the pulse is 0.5%, the echo level is ±1■, and the echo cancellation accuracy is 1 mV.
Assuming that, a positive tap coefficient is realized by a counter equivalent to 1 lbit, whereas a differential tap coefficient unit is realized by a counter equivalent to 3 to 4 bits.
This can be achieved using a bit counter. Further, according to the configuration of this embodiment, the positive and negative coefficient multipliers are simultaneously set up to the linear region without adding any special hardware, so that the convergence time hardly increases.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明による適応ディジタルフィルタの一実施
例の構成ブロック図、第２図は第１図におけるタップ係
数器の一実施例の回路図、第λ、図は本発明を使用した
エコーキャンセル装置のブロック図である。 １・・・エコーキャンセル装置入力、２・・・エコーキ
ャンセル装置出力、３・・・線路送受信端、４・・・比
較器、５・・・適応ディジタルフィルタ、６・・・送信
フィルタ、７・・・バランシイングネットワーク、８・
・・受信フィルタ、９・・・Ａ／Ｄ変換器、１０・・・
線路等化器、１１．１６，２０．２４・・・加算器、１
２・・・適応デイジタルフィルタ入力、１３・・・適応
ディジタルフィルタ出力、１４・・・シフトレジスタ、
１５・・・タップ係数器、］−７・・・乗算器、１日・
・・差分タップ係数器、１９・・・正パルス係数器、２
１．２５・・・スイッチ、２２−＝−Ａ　Ｎ　Ｄゲート
、２３−・・アップダウンカウンタ。Fig. 1 is a block diagram of an embodiment of an adaptive digital filter according to the present invention, Fig. 2 is a circuit diagram of an embodiment of the tap coefficient filter in Fig. 1, and Fig. λ is an echo cancellation using the present invention. FIG. 2 is a block diagram of the device. DESCRIPTION OF SYMBOLS 1... Echo canceling device input, 2... Echo canceling device output, 3... Line transmitting/receiving end, 4... Comparator, 5... Adaptive digital filter, 6... Transmitting filter, 7... ...Balancing Network, 8.
...Reception filter, 9...A/D converter, 10...
Line equalizer, 11.16, 20.24... Adder, 1
2...Adaptive digital filter input, 13...Adaptive digital filter output, 14...Shift register,
15... Tap coefficient unit, ]-7... Multiplier, 1st...
...Differential tap coefficient unit, 19...Positive pulse coefficient unit, 2
1.25...Switch, 22-=-A N D gate, 23-... Up/down counter.

Claims (1)

【特許請求の範囲】 １、複数個の直列接続された遅延手段と、上記遅延手段
のそれぞれの出力側に設けられた複数個の可変係数器と
、上記複数個の可変係数器の出力を加算して出力とする
ディジタルフィルタにおいて、上記可変係数器のそれぞ
れは入力信号の極性に対応して第１及び第２の係数器を
有し、上記第１の係数器は入力信号の正（又は負）極性
に対応した係数値を保持し、上記第２の係数器は上記入
力信号の正と負の電圧差に対応した係数値を保持し、上
記入力信号の極性に対応して、上記第１及び第２の係数
器の出力を選択する手段を有してなることを特徴とする
非線形補償型適応ディジタルフィルタ。 ２、第１項記載の適応ディジタルフィルタにおいて、上
記適応形ディジタルフィルタの入力は２線、４線変換回
路の４線送信線に加えられるバイポーラ符号で、上記係
数器の係数値を可変する手段は、上記２線、４線変換回
路の４線受信線のエコー信号と上記可変係数器の出力を
加算して得られた信号との差分の信号である非線形補償
型適応ディジタルフィルタ。[Claims] 1. A plurality of series-connected delay means, a plurality of variable coefficient units provided on the output side of each of the delay means, and the outputs of the plurality of variable coefficient units are added. In the digital filter, each of the variable coefficient multipliers has first and second coefficient multipliers corresponding to the polarity of the input signal, and the first coefficient multiplier has a positive (or negative) polarity of the input signal. ) The second coefficient unit holds a coefficient value corresponding to the positive and negative voltage difference of the input signal, and the second coefficient unit holds a coefficient value corresponding to the positive and negative voltage difference of the input signal. and means for selecting the output of the second coefficient multiplier. 2. In the adaptive digital filter described in item 1, the input of the adaptive digital filter is a bipolar code applied to the 4-wire transmission line of the 2-wire/4-wire conversion circuit, and the means for varying the coefficient value of the coefficient multiplier is , a nonlinear compensation type adaptive digital filter which is a signal of a difference between an echo signal of a four-wire reception line of the two-wire/four-wire conversion circuit and a signal obtained by adding the output of the variable coefficient multiplier.