JPS6226574B2 - - Google Patents
Info
- Publication number
- JPS6226574B2 JPS6226574B2 JP2753880A JP2753880A JPS6226574B2 JP S6226574 B2 JPS6226574 B2 JP S6226574B2 JP 2753880 A JP2753880 A JP 2753880A JP 2753880 A JP2753880 A JP 2753880A JP S6226574 B2 JPS6226574 B2 JP S6226574B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- silicon nitride
- film
- electrode
- platinum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 238000000605 extraction Methods 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims 3
- 229910045601 alloy Inorganic materials 0.000 claims 3
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 12
- 229910021339 platinum silicide Inorganic materials 0.000 description 12
- 150000004767 nitrides Chemical class 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- FHUGMWWUMCDXBC-UHFFFAOYSA-N gold platinum titanium Chemical compound [Ti][Pt][Au] FHUGMWWUMCDXBC-UHFFFAOYSA-N 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係り、特に半
導体基板表面の絶縁膜と電極金属との密着力を向
上せしめることを目的としたものである。
導体基板表面の絶縁膜と電極金属との密着力を向
上せしめることを目的としたものである。
従来、高信頼度高品質を要求されるトランジス
タに於いては、電極金属として白金シリサイド―
チタン―白金―金より成る多重構造の電極が採用
されてきた。
タに於いては、電極金属として白金シリサイド―
チタン―白金―金より成る多重構造の電極が採用
されてきた。
しかし、チタンは半導体基体表面および表面に
達するPN接合の保護のためのシリコン酸化膜と
の密着が悪い理由で、シリコン酸化膜とチタンと
の界面で電極金属が剥れるという欠点があつた。
そこで最近は、シリコン酸化膜上に気相成長によ
りシリコン窒化膜を形成し、そのシリコン窒化膜
上にチタン―白金―金の電極金属を形成する方法
が採用されている。
達するPN接合の保護のためのシリコン酸化膜と
の密着が悪い理由で、シリコン酸化膜とチタンと
の界面で電極金属が剥れるという欠点があつた。
そこで最近は、シリコン酸化膜上に気相成長によ
りシリコン窒化膜を形成し、そのシリコン窒化膜
上にチタン―白金―金の電極金属を形成する方法
が採用されている。
すなわち、半導体素子形成後の電極形成前に半
導体基板全面にシリコン窒化膜を形成し、半導体
基板の表面と裏面との間に降伏電圧以上の逆電圧
を長時間印加する。そうすると、半導体素子の電
極接触部となるべきシリコン表面上のシリコン窒
化膜が化成膜となる。その化成膜は、弗酸系の蝕
刻液で容易に取り除くことができ、その上に金属
電極を形成すれば清浄な窒化膜上に電極を形成し
たことになり、前記シリコン窒化膜と電極との密
着性も向上させることができる。
導体基板全面にシリコン窒化膜を形成し、半導体
基板の表面と裏面との間に降伏電圧以上の逆電圧
を長時間印加する。そうすると、半導体素子の電
極接触部となるべきシリコン表面上のシリコン窒
化膜が化成膜となる。その化成膜は、弗酸系の蝕
刻液で容易に取り除くことができ、その上に金属
電極を形成すれば清浄な窒化膜上に電極を形成し
たことになり、前記シリコン窒化膜と電極との密
着性も向上させることができる。
しかし、前記半導体素子部の開孔部上のシリコ
ン窒化膜を化成するときの印加電圧、時間等の指
定条件が容易ではなく、ともすれば、化成膜にな
りきれず、シリコン窒化膜残りが発生していた。
さらに、窒化膜の化成が進みすぎてシリコン面内
部までが化成され、このため、電極とのオーミツ
クコンタクトのために白金シリサイド層を形成す
ると、特に高周波用トランジスタの如く浅いエミ
ツタ領域をもつものでは、白金がより浅くなつた
エミツタ領域を貫通してベース領域まで達してエ
ミツタ・ベース短絡がおこつてしまう。このよう
に、従来の方法では電極通電不良又は接合破壊と
いう欠点があり、歩留および信頼性の低下が問題
となつていた。
ン窒化膜を化成するときの印加電圧、時間等の指
定条件が容易ではなく、ともすれば、化成膜にな
りきれず、シリコン窒化膜残りが発生していた。
さらに、窒化膜の化成が進みすぎてシリコン面内
部までが化成され、このため、電極とのオーミツ
クコンタクトのために白金シリサイド層を形成す
ると、特に高周波用トランジスタの如く浅いエミ
ツタ領域をもつものでは、白金がより浅くなつた
エミツタ領域を貫通してベース領域まで達してエ
ミツタ・ベース短絡がおこつてしまう。このよう
に、従来の方法では電極通電不良又は接合破壊と
いう欠点があり、歩留および信頼性の低下が問題
となつていた。
よつて本発明の目的は、歩留り向上と共に高信
頼性で、かつ多層電極の密着性を改善した製造方
法を提供することにある。
頼性で、かつ多層電極の密着性を改善した製造方
法を提供することにある。
本発明によれば、半導体素子の電極接触のため
の開孔部を形成したのち、その露出した半導体面
に白金シリサイドを形成し、そののちシリコン窒
化膜で被い、それから開孔部上の余分なシリコン
窒化膜を化成膜に換えて取り除き、そしてそのう
えで多層電極を形成することを特徴とする半導体
装置の製造方法をえる。
の開孔部を形成したのち、その露出した半導体面
に白金シリサイドを形成し、そののちシリコン窒
化膜で被い、それから開孔部上の余分なシリコン
窒化膜を化成膜に換えて取り除き、そしてそのう
えで多層電極を形成することを特徴とする半導体
装置の製造方法をえる。
本発明の製造方法によれば、開孔部の半導体界
面は安定しているので特性上何ら影響を与えず、
しかも清浄なシリコン窒化膜上多層電極が形成さ
れるのでその密着性も向上させる事ができる。
面は安定しているので特性上何ら影響を与えず、
しかも清浄なシリコン窒化膜上多層電極が形成さ
れるのでその密着性も向上させる事ができる。
以下、図面を参照しながら本発明をより詳細な
説明する。
説明する。
第１図乃至第３図は、上述した従来の製造方法
である素子形成後全面にシリコン窒化膜を形成
し、半導体素子部の開孔部上のシリコン窒化膜を
化成膜にするときの工程断面図である。
である素子形成後全面にシリコン窒化膜を形成
し、半導体素子部の開孔部上のシリコン窒化膜を
化成膜にするときの工程断面図である。
すなわち、半導体基板１上にベース領域２及び
エミツタ領域３を形成したのち、基板上のシリコ
ン酸化膜４に電極引出用の開孔部を写真蝕刻法に
より形成し、そして、全面にシリコン窒化膜５を
形成せしめる（第１図）。
エミツタ領域３を形成したのち、基板上のシリコ
ン酸化膜４に電極引出用の開孔部を写真蝕刻法に
より形成し、そして、全面にシリコン窒化膜５を
形成せしめる（第１図）。
次に、半導体基板１の表面と裏面との間に逆電
圧（NPNトランジスタであるので裏面に正、表
面に負の電圧）を印加すると、ベース領域２およ
びエミツタ領域３と接触するシリコン窒化膜５が
化成されて化成膜６が形成される（第２図）。
圧（NPNトランジスタであるので裏面に正、表
面に負の電圧）を印加すると、ベース領域２およ
びエミツタ領域３と接触するシリコン窒化膜５が
化成されて化成膜６が形成される（第２図）。
そして、半導体基板１に形成された化成膜６を
除去する（第３図）。しかし、このとき化成膜６
を形成するための化成条件が一様でも、窒化膜５
の厚さばらつき等によりすべてが化成されずシリ
コン窒化膜残り７が生じたり、化成がすすみすぎ
て基板１の表面に歪み８が発生していた。このた
め、エミツタ領域３と電極との接触がなされず、
又ベース領域２の表面歪８のために特性面で悪影
響を与えていた。
除去する（第３図）。しかし、このとき化成膜６
を形成するための化成条件が一様でも、窒化膜５
の厚さばらつき等によりすべてが化成されずシリ
コン窒化膜残り７が生じたり、化成がすすみすぎ
て基板１の表面に歪み８が発生していた。このた
め、エミツタ領域３と電極との接触がなされず、
又ベース領域２の表面歪８のために特性面で悪影
響を与えていた。
そこで、本発明はかかる欠点を解消せしめるた
めに、まず、ベース領域１２およびエミツタ領域
１３が形成された半導体基板１上のシリコン酸化
膜１４に開孔を施し、各領域１２および１３の電
極取り出し部を形成し、そして、その部分に白金
シリサイド層１５を形成する（第４図）。この方
法として、シリコン基板１全面に蒸着もしくはス
パツタ法等により白金を約100Å被着し、約450℃
のアルゴン雰囲気中で30分程度熱処理を行なう。
そして、シリコン酸化膜１４上の余分な白金は、
王水中に数分程度浸漬すると溶解除去され白金シ
リサイド１５が形成できる。
めに、まず、ベース領域１２およびエミツタ領域
１３が形成された半導体基板１上のシリコン酸化
膜１４に開孔を施し、各領域１２および１３の電
極取り出し部を形成し、そして、その部分に白金
シリサイド層１５を形成する（第４図）。この方
法として、シリコン基板１全面に蒸着もしくはス
パツタ法等により白金を約100Å被着し、約450℃
のアルゴン雰囲気中で30分程度熱処理を行なう。
そして、シリコン酸化膜１４上の余分な白金は、
王水中に数分程度浸漬すると溶解除去され白金シ
リサイド１５が形成できる。
次に、全面にシリコン窒化膜１６を厚さ300Å
程度気相成長法で形成し、半導体基板１の表面に
負、裏面に正の電圧、例えばその電位差130V、
100mAで50分間逆バイアスし、白金シリサイド
層１５上の窒化膜１６を化成膜１７にする（第５
図）。このとき、白金シリサイド層１５は基板１
に比して著しい硬く、又この層１５は化成されな
いので、窒化膜１６を充分化成しても、半導体表
面に歪を発生させない。
程度気相成長法で形成し、半導体基板１の表面に
負、裏面に正の電圧、例えばその電位差130V、
100mAで50分間逆バイアスし、白金シリサイド
層１５上の窒化膜１６を化成膜１７にする（第５
図）。このとき、白金シリサイド層１５は基板１
に比して著しい硬く、又この層１５は化成されな
いので、窒化膜１６を充分化成しても、半導体表
面に歪を発生させない。
その後、弗酸：純水＝１：50の混合液に約１分
間浸たして、化成膜１７を除去する（第６図）。
間浸たして、化成膜１７を除去する（第６図）。
そして、清浄なシリコン窒化膜１６上にチタン
―白金―金の多層電極１８を形成する（第７
図）。
―白金―金の多層電極１８を形成する（第７
図）。
かかる製造方法によれば、シリコン窒化膜１６
を化成するとき、白金シリサイド層１５がベース
領域１２およびエミツタ領域１３への化成進行を
防ぐので、窒化膜残りを解消するに充分な量だけ
窒化膜１６を化成でき、しかも、シリコン表面内
部までの化成も発生しない。従つて、安定な半導
体表面を有し、かつ清浄なシリコン窒化膜１６上
に多層電極１８を形成するので、歩留りが高く高
信頼性の良好な密着性をもつ多層電極１８を有す
る半導体装置を提供できる。
を化成するとき、白金シリサイド層１５がベース
領域１２およびエミツタ領域１３への化成進行を
防ぐので、窒化膜残りを解消するに充分な量だけ
窒化膜１６を化成でき、しかも、シリコン表面内
部までの化成も発生しない。従つて、安定な半導
体表面を有し、かつ清浄なシリコン窒化膜１６上
に多層電極１８を形成するので、歩留りが高く高
信頼性の良好な密着性をもつ多層電極１８を有す
る半導体装置を提供できる。
尚、本発明は上記実施例に限定されず、例え
ば、シリコン窒化膜１６の化成は陽極酸化でもよ
く、又コレクタ電極も同一面から取り出してもよ
い。さらにPNP型でもそのバイアス電圧を本実施
例と逆にすればよい。又、白金シリサイド層１５
上の窒化膜１６をすべて化成する必要はなく、一
部を残しておいてもかまわない。
ば、シリコン窒化膜１６の化成は陽極酸化でもよ
く、又コレクタ電極も同一面から取り出してもよ
い。さらにPNP型でもそのバイアス電圧を本実施
例と逆にすればよい。又、白金シリサイド層１５
上の窒化膜１６をすべて化成する必要はなく、一
部を残しておいてもかまわない。
第１図乃至第３図は従来の製造方法を示す工程
断面図、第４図乃至第７図は本発明の一実施例を
示す製造工程断面図である。 １，１１…半導体基板、２，１２…ベース領
域、３，１３…エミツタ領域、４，１４…シリコ
ン酸化膜、５，１６…シリコン窒化膜、６，１７
…化成膜、７…窒化膜残り、８…表面内部、１５
…白金シリサイド層、１８…チタン―白金―金の
多層電極。
断面図、第４図乃至第７図は本発明の一実施例を
示す製造工程断面図である。 １，１１…半導体基板、２，１２…ベース領
域、３，１３…エミツタ領域、４，１４…シリコ
ン酸化膜、５，１６…シリコン窒化膜、６，１７
…化成膜、７…窒化膜残り、８…表面内部、１５
…白金シリサイド層、１８…チタン―白金―金の
多層電極。
Claims (1)
- １ 半導体基板上のシリコン酸化膜の電極取り出
し部を開孔する工程と、該電極取り出し部の半導
体基板に白金との合金層を形成する工程と、全面
にシリコン窒化膜を形成する工程と、前記合金層
上の少なくとも一部の該シリコン窒化膜を化成し
て除去する工程と、前記合金層と電気的接続をな
する電極を形成する工程とを含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2753880A JPS56124232A (en) | 1980-03-05 | 1980-03-05 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2753880A JPS56124232A (en) | 1980-03-05 | 1980-03-05 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56124232A JPS56124232A (en) | 1981-09-29 |
| JPS6226574B2 true JPS6226574B2 (ja) | 1987-06-09 |
Family
ID=12223863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2753880A Granted JPS56124232A (en) | 1980-03-05 | 1980-03-05 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56124232A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2579826B1 (fr) * | 1985-03-26 | 1988-04-29 | Radiotechnique Compelec | Procede de realisation de contacts metalliques d'un transistor, et transistor ainsi obtenu |
-
1980
- 1980-03-05 JP JP2753880A patent/JPS56124232A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56124232A (en) | 1981-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62160763A (ja) | 厚い接続電極を有する金属被覆が半導体上に設けられた半導体デバイスの製造方法 | |
| JPS60138942A (ja) | 集積回路およびその製造方法 | |
| JPS60201666A (ja) | 半導体装置 | |
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| US3698941A (en) | Method of applying contacts to a semiconductor body | |
| JPH0380338B2 (ja) | ||
| JPS6047739B2 (ja) | 半導体装置の製造方法 | |
| JPS6364057B2 (ja) | ||
| US4132813A (en) | Method for producing solderable metallized layer on a semiconducting or insulating substrate | |
| JPS6226574B2 (ja) | ||
| JPH0682652B2 (ja) | シリコン熱酸化膜の形成方法 | |
| JP4824896B2 (ja) | 半導体デバイスに電気接続を形成する方法 | |
| JPS6125221B2 (ja) | ||
| JPH0511668B2 (ja) | ||
| JPS641064B2 (ja) | ||
| JPS59150421A (ja) | 半導体装置の製造方法 | |
| JP2554339B2 (ja) | 半導体装置およびその製造方法 | |
| JP2761334B2 (ja) | 半導体装置の製法 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0247853B2 (ja) | ||
| JP3417829B2 (ja) | 半導体装置の製造方法 | |
| JPS581542B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPS61125015A (ja) | 半導体装置の製造方法 | |
| JP2778606B2 (ja) | 容量素子の製造方法 |