JPS62260231A - 可変プログラム装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序でこの発明を説明する。

Ａ　産業上の利用分野 Ｂ　発明のｊ既製 Ｃ従来の技術 Ｄ　発明が解決しようとする問題点 Ｅ　問題点を解決するための手段 Ｆ　作用 Ｇ　実施例 Ｇｓ画像処理装置の説明（第２図） Ｇ２モード切換の説明（第１図、第３図）Ｇ３プログラ
ム実行モードの説明（第１図）Ｇ４プログラム転送（交
換）モードの説明（第１図） Ｇ５リセット（停止）モードの説明（第１図）Ｈ発明の
効果 Ａ　産業上の利用分野 この発明はプログラムに従って情報例えば画像の処理等
をなす装置として用いて好適なものであって、このプロ
グラムの内容をｒｉＪ変できる装置に関する。

Ｂ　発明の概要 この発明は可変プログラム装置において、プログラム実
行モードとプログラム転送モードとを切り換えるモード
信号によって、プログラムデータ及びアドレスをコント
ロールするとともに速いクロックと遅いクロックとを選
択して使い分けるようにしたもので、プログラム転送及
び実行が効率良く行えるものである。

Ｃ従来の技術 ビデオ画像処理システムが種々提案されている（例えば
電子通信学会論文誌８５／　４　Ｖｏｌ、　Ｊ６Ｂ　−
Ｄ１１ｈ４、特開昭５８−２１５８１３号公報参照）。

第４図はこのビデオ画像処理装置の一例を示すものであ
る。

この装置は同図にボすように人出力部＋１）と、入力画
像メモリ　（２＾）と出力Ｆ４＠！メモリ　（２Ｂ）と
からなるメモリ部（２）と、データ処理部（３）とから
構成されている。

入出力部（１）は、例えばビデオカメラ（４）よりのビ
デオカメラをＡ／Ｄ変換してデジタル画像データとし、
これを人力画像メモリ　（２＾）に書き込み、また、出
力画像メモリ（２Ｂ）より処理された画像データを続み
出し、これをＤ／Ａ変換してアナログビデオ信号に戻し
、これを例えばＶ　Ｔ　Ｒ（５１に記録したり、モニタ
受像機（６）に供給してビデオ画像をモニタできるよう
にする。

メモリ部（２）への書き込み及び読み出しは画像のまと
まり、すなわち１フイールドあるいは１フレ一ム車位で
なされる。このため入力画像メモリ（２Ａ）及び（２Ｂ
）の各々は１フイールドあるいは１フレ一ム分の画像デ
ータ分の容量を有するメモリを複数枚有する。

データ処理部（３）はプロセッサを用し、そのプログラ
ムに従って入力画像メモ１月２）にストアされたＩＩ！
Ｉ像データを読み出してこれに種々の加工処理を加え、
その処理後のデータを出力画像メモリ（２Ｂ）に書き込
む処理を行う。

データ処理部（３）のプロセッサは１枚あるいは複数枚
のプロセッサからなっており、そのマイクロプログラム
メモリの内容であるマイクロプログラムは、より処理の
幅を広げる場合には交換できるようにされている。この
場合、プログラム供給部（一般にはホストのコンピュー
タ）（７）よりそのマイクロプログラムが各プロセッサ
に転送され、ユーザのプログラム交換要求によりマイク
ロプログラムが交換されるようにされ°ζいる。

Ｄ　発明が解決しようとする問題点 上記のような可変プログラム装置においては、マイクロ
プログラムの転送と、マイクロプログラムの実行とを明
快に矛盾なくできるようにすることが必要である。

この場合に、プログラムの実行はできるだけ高速に行え
る方が良く、一方、プログラム転送はポストコンピュー
タや大容量メモリを使用する関係上、それほど高速に行
なうことはできない。

このため、従来は’ｎＪ変プログラム装置ではプログラ
ム転送と実行を共に低いクロックで行なうか、全く回路
を別個独立にして、それぞれに適したクロックを用いる
ことができるようにする必要があり、処理効率やハード
ウェア効率がｔＵｔいという欠点があった。

この発明はこのような点を改善した可変プログラム装置
を提供しようとするものである。

Ｅ　問題点を解決するための手段 この発明においては、処理用プロセッサのプログラムメ
モリのプログラム内容を交換できる装置において、プロ
グラム転送モードとプログラム実行モードとを選択する
モード信号の発生回路と、プログラム実行時の速いレー
トの第１のクロックを発生ずる第１のクロック発生回路
と、プログラム転送時の上記第１のクロックよりは遅い
クロックレートの第２のクロックの発生回路とを設け、
上記モード信号によりプログラム転送時とプログラム実
行時とでプログラムメモリに対するデータ。

アドレスをコントロールするとともに上記モード信号に
よって上記第１のクロックと第２のクロックとを選択す
るようにする。

Ｆ　作用 モード信号によりプログラム転送時とプログラム実行時
とでデータ及びアドレスコントロールすることにより、
プログラム転送及び実行のハードウェアをできるだけ共
通にできる。また、モード信号によって速いクロックと
遅いクロックを選択して使い分けることにより、プログ
ラム転送とプログラム実行とを効率良く行なうことがで
きる。

Ｇ　実施例 ６１画像処理装置の説明 第２図はこの発明装置が適用されるビデオ画像処理装置
の全体の概要の一実施例を示すもので、この例はデータ
処理の高速化を実現した例である。

すなわち、゛この例ではデータ処理部を主として１ｉＩ
Ｉｉ素値を計算するプロセッサの系（以下ＰＩＦと称す
）（３０Ａ）とアドレスの管理等のデータの流れの管理
と処理のタイミング合わせを司るプロセッサの糸（以下
ＰＶＰと称す）（３０Ｂ）とに分ける。

従来のデータ処理部ではこの両者の処理時間を合計した
処理時間を必要とするのに対し、このように分ければ両
者のうち、より大きい方の処理時間で済む（前掲特開昭
５８−２１５８１３号公報参照）。

したがって、この例の場合にはビデオデータ処理をリア
ルタイムで行うごとかり能になるほどの高速処理ができ
る。

また、同図において（ｌＯ）は入出力部（以ドｒｏｃと
称す）、（２０）はメモリ部（以下ＶＩＭと称す）で、
これは入力画像メモリ　（ＶＩＭＩＮ　）（２０Ａ）と
出力画像メモリ　（ＶＩＭＯＵＴ）　　（２０Ｂ　）　
　トからなる。

（４０）は処理の実行、停止、プログラム交換をコント
ロールする全体のコントローラとしてのプロセッサ（以
下ＴＣと称す）である、ごの′ｒＣ（４０）では、また
クロックを生成してＰＩＰ（３０Ａ）。

ＰＶＰ（３０Ｂ）等に供給する。この場合にプログラム
転送時のクロックは比較的遅く、その周波数は例えば２
ＭＨｚとされ、また、各プロセッサでのプログラム実行
時のクロックは速く、その周波数は例えば７．１６ＭＩ
Ｉｚとされる。

（５０）はホストのコンピュータで、ＴＣ（４０）から
各プロセッサに転送するプログラムはこのホストのコン
ピュータ（５０）から供給しておく。

ＴＣ（４０）ではそのプログラムを例えばＲＡＭにスト
アしておく。

ｌ０Ｃ（１０）は前述と同様にビデオカメラやＶＴＲか
らのビデオ信号をＡ／Ｄ変換し、入力画（象メモリ　（
２０Ａ）に画像イメージで書き込み、また、処理後の画
像を出力画像メモリ　（２０Ｂ）から読み出し、Ｄ／Ａ
変換し、モニタ等に出力する。

この場合、このｌ０Ｃ（１０）に入出力可能な信号はＮ
ＴＳＣ方式あるいはＲ，Ｇ、Ｂ方式のビデオ信号であり
、その方式の指定はＴＣ（４０）によりなされる、また
、１ｉｉｈｉＪＡは例えば８ビツトのデータとされる。

ＶＩＭ（２０）は複数枚のフレームメモリ、例えば１２
枚の７６５Ｘ　５１２バイトのフレームメモリから構成
されている。この例の場合、これら１２枚のフレームメ
モリの使われ方は固定的ではなく、処理１」的に応じ、
あるいは処理対象画像に応じ、人力画像メモリ　（２〇
八）と出力画像メモリ　（２０Ｂ　）とに自由に割り当
°ζることができるようにされている。また、メモリは
２枚１組にして使用され、一方が書き込み状態のとき、
他方より読み出しができるようにされて、Ｉ　Ｏ−Ｃ（
１０）によるＶＩＭ（２０）の外部からの処理と、ＰＩ
Ｆ（３０Ａ）及びＰＶＰ（３０Ｂ）によるＶＩＭ（２０
）の内部での処理が並行して行えるようにされている。

この場合において、このＶＩＭ（２０）の複数枚のフレ
ームメモリが、ｌ０Ｃ（１０）の支配下に置かれるか、
　ＰＶＰ（３０１（）の支配下に置がれるかの支配モー
ド信号はｌ０Ｃ（１０）より発生し、ＶＩＭ（２０）に
供給されている。

ＰＩＦ（３０＾）とＰＶＰ（３０Ｂ）は基本的には同じ
アーキテクチャで、制御部、演算部、メモリ部、入出力
ボートからなる独立のプロセッサで、それぞれ複数の単
位プロセッサからなるマルチプロセッサ構成とされ、生
とし°ζ並列処理方式により処理の高速化が図られてい
る。

ＰＩＦ（３０＾）は例えば６０枚のｐｔｐプロセッサと
数枚のサブのプロセッサを有し、ＶＩＭ（２０）よりの
画像データを加工又はこのＰＩＰ内部で画像データを生
成する。

ＰＶＰ（３０Ｂ）は例えば３０枚はどのプロセッサを有
し、ＶＩＭ（２０）よりの画素データのＰＮＰ（３０＾
）への割り当てや回収などＶＩＭ（２０）より内側の画
像データの流れをコントロールする。

すなわち、ＰＶＰ　（３０Ｂ　）　−（’はＶ　ＩＭ　
（２０）　ヘのアドレスデータ及びコントロール信号を
生成し、これらをＶＩＭ（２０）に供給するとともに、
ＰＩＰ（３０＾）の入出力コントロール信号や他のコン
トロール信号を生成し、これらをＰＩＦ（３０＾）゛に
供給する。

この画像データ処理としては常に人力画像メモリ　（２
０Ａ　）の１枚のフレームよりのデータのみを処理して
出力ｉＩｉ像メモリ　（２０Ｂ）にその処理後のデータ
を書き込む場合のみのではなく、複数枚のフレーム−メ
モリよりの複数フレームにまたがるデータを用いて処理
を行うこともある。

そして、ＰＩＦ（３０Ａ）及びＰＶＰ（３０Ｂ）での演
算桁数は１６ビツトが標準で画像データ処理の演算処理
は１フレームの両像データは１フレ一ム以内の処理すな
わちリアルタイム処理ができるような処理速度が可能と
される。もっとも、１フレ一ム以上の処理時間を必要と
する処理もある。

この場合、ＰＩＦ（３０Ａ）及びＰＶＰ（３０Ｂ）によ
る画像データ処理はフレームに同期して行われる。コノ
ため、ＰＶＰ（３０Ｂ）にはｌ０Ｃ（１０）よりフレー
ムに同期した処理開始タイミング信号ＰＳが供給される
。この信号ＰＳは通當ハイレベルで、処理開始タイミン
グになるとローレベルとなる。一方、ＰＶＰ（３０Ｂ）
からは１つの処理が終了したことを示す信号ＯＫがｌ０
Ｃ（１０）に供給される。この信号ＯＫはＰＶＰ（３０
Ｂ）のプロセッサのうち処理系のタイミング管理を司る
このＰＶＰ（３０Ｂ）の中核のプロセッサより処理が終
わると出力される。処理開始タイミング信号ＰＳは各フ
レームの１ライン目を承すフレーム開始信号と処理終了
信号ＯＫとからｌ０Ｃ（１０）において生成する。

リアルタイムで処理をなす場合には、信号ＯＫは各フレ
ームの終りで必ず得られるため、信号ＰＳはフレーム開
始信号ＦＬと同じ信号になる。

一方、処理時間が１フレームより長い場合には、（ｊ号
ＰＳはフレーム周期とはならず、信号ＯＫが出た次のフ
レームの始めで得られる。

そして、Ｉ　ＯＣ（１０）からの処理開始タイミング信
号ＰＳがローレベルになったことをＰＶＰ（３０Ｂ）の
中核のプロセッサがプログラム的に検出すると、このプ
ロセッサが走り出し、他のプロセッサ（ＰＩＦも含む）
にプログラムによりタイミング信号を出して、ＶＩＭ（
２０）にアドレスを供給し、ＶＩＭ（２０）よりの画像
データを読み出してＰＩＦ（３０Ａ）にて加工処理を行
う、そして、処理が終わると信号ＯＫを出力して停止し
、次の処理開始タイミング信号ＰＳを待つ。

この場合、同期信号やバースト信号は除かれた画像信号
部分のみが処理対象とされており、ＶＩＭ（２０）から
読み出されたデータは同期信号やバースト信号は含んで
いない。このため、このｌ０Ｃ（ｌＯ）では同期信号、
バースト信号、垂直ブランキング信号を生成するＲＯＭ
を内蔵しており、ＮＴＳＣ信号の場合、ＶＩＭＯＵＴ　
（２０Ｂ　）からのデータを（必要なら組みかえて）こ
れら同期信号、バースト信号、垂直ブランキング信号と
ともにＤ／Ａコンバータに送る。

また、３原色信号である場合にも、外部同期信号が必要
であり、これもこのｌ０Ｃ（１０）で生成され、モニタ
ー等に供給されるようにされている。

Ｇ２モード切換の説明 以上のようなマルチプロセッサによる並列処理システム
において、ＴＣ（４０）が以下に述べるように３つのモ
ードにより総合的に管理することにより、矛盾なく処理
実行、停止、プログラム転送（交換）ができるとともに
遅いクロックと速いクロックとをプログラム転送時とプ
ログラム実行時とで使い分は転送と実行が効率良くでき
るようにされるものである。

第１図はＰＩＦ（３０八）又はＰＶＰ（３０Ｂ）の複数
のプロセッサのうちの１つのプロセッサの制御部と、Ｔ
Ｃ（４０）との間の接続関係を示すもので、プログラム
交換されるすべてのプロセッサについて同様の構成とな
る。

すなわち、同図において、ＴＣ（４０）以外はプロセッ
サの制御部の構成の一例を示し、（６０）はマイクロプ
ログラムコントローラ、（６１）〜（６４）はマイクロ
プログラムメモリである。マイクロプログラムコントロ
ーラ（６０）からはマイクロプログラムメモリ　（６１
）〜（６４）のアドレスを発生ずる。

マイクロプログラムメモリ　（６１）からは、マイクロ
プログラムコントローラ（６０）の複数のインストラク
ションのうちの１つを選択するインストラクションビッ
トが得られ、これがレジスタ（６５）を介してコントロ
ーラ（６０）のインストラクション端子ｌに供給される
。

この場合、インストラクションビットは例えば４ビツト
で１６通りのインストラフシランをこのコントローラ（
６０）は有する。

また、（６６）は選択器で、これには所望の１ビットの
情報が複数個供給され、マイクロプログラムメモリ　（
６２）より読み出された情報によってそのうちの１つが
選択される。この選択器（６６）よりの１ビツトの情報
はプログラムコントローラ（６０）にコンディションコ
ードとして供給され、次のアドレスとして、１　（１１
ｉ１歩進したものか、ダイレクト入力端りに供給される
アドレスか、その他のアドレスかを選択する情報とされ
る。

マイクロプログラムメモリ　（６３）からは、例えばｌ
　Ｂｏ　ｔｏ文」の行き先のアドレスの情報や、Ｏ。

ループの回数等の情報が得られ、これはレジスタ（６７
１）にラッチされる。

マイクロプログラムメモリ　（６４）からはマイクロイ
ンストラクションの情報が得られ、これはレジスタ（６
８）を介してこのプロセッサの演箆部に与えられる。

このマイクロプログラムコントローラ（６０）は３つの
イネーブル信ｑｐｔ、、　ＶＥＣＴ、　ＭＡＰ（７）う
ちの１つをインストラクションビットに応じてイネーブ
ルとするようにされている。したがって、インストラク
ションビットによりレジスタ（６７１）〜（６７３）の
うちの１つがイネーブルになり、そのレジスタにラッチ
されていたアドレスがダイレクト入力となる。殆どのイ
ンストラクションでは信号ＰＬがイネーブルになり、信
号ＶＥＣＴ、ＭＡＰがイネーブルになるのは特定のイン
ストラクションのみである。しかも、そのインストラク
ションビー／　）の状態において、ダイレクト入力を選
択するかどうかは選択Ｗ（６６）よりのコンディション
コードによる。

また、このマイクロプログラムコントローラ（６０）は
レジスタ（６５）よりの４ビツトのインストラクション
ビットが（００００）のとき、（ＪＵＭＰ　ＺＥＲＯ）
という命令になりこのマイクロプログラムコントローラ
（６０）よりはコンディジ四ンコードに関（、％なく常
にスタートアドレスであるＯ番地が出力される状態とな
る。

一方、ＴＣ（４０）はマイクロプログラムメモリ（６１
）〜（６４）に供給するプログラムがストアされるＲＡ
Ｍ（４０１）と、そのアドレス発生器（４０２）を有す
る。

また、実行モード、リセット（停止）モード、プログラ
ム転送モードの３つのモード実現するための２ビツトの
モードにｉ！ｒ号ＭＡ及びＭＢを生成するモード信号生
成手段（４０３）が設けられるとともに、プログラム転
送モードのとき、マイクロプログラムメモリ　（６１）
〜（６４）に対するプログラム書き込み信号ＷＲを発生
する店き込み信号発生手段（４０４）が設けられる。

モード信号生成手段（，１０３）は例えば第３図のよう
に形成される。

すなわち、スイッチＳＷへ及びＳ　Ｗ　Ｂは操作考によ
って切り換えられるスイッチで、それぞれその一方の端
子へに正の直流？１１圧が与えられ、他方の端子Ｂは接
地されている。そして、スイッチＳＷＡに得られる信号
ａはオアゲート（４１０）の一方の入力端に供給される
。また、スイッチＳＷＢに得られる信号すはモード信号
ＭＢとして導出されるとともにオアグー１−（４１０）
の他方の入力端に供給される。そして、オアゲート（４
１０）よりモード信号ＭＡが導出される。

この場合、この２ビツトのモード信号ＭＡ及びＭＢによ
り次のようにモードが設定される。

〔表　ｌ〕

すなわち、スイッチＳＷＢが端子Ａ側に切り換えられる
ときはスイッチＳＷＡの状態にかかわらず実行モード、
スイッチＳＷＡが端子Ａ側に切り換えられ、スイッチＳ
ＷＢが端子Ｂ側に切り換えられるとリセットモード、さ
らにスイッチＳＷＢがＢ側に切り換えられ、かつスイッ
チＳＷＡも端子Ｂ側に切り換えられるとプログラム転送
モードとなる。

上記の〔表１〕から明らかなように、信号Ｍ１３が１０
」になるときはプログラムの実行を停止し、１’　Ｌ　
Ｊになったら実行ｎＪ能となる。したがって、このモー
ド信号ＭＢはリセット（停止）信号とし゛ζ意味づけら
れる。

一方、信号ＭＡが「０」になるときがプログラム転送が
可能となる。したがって、このモード信号ＭＡはチェン
ジ信号として意味づけられる。

この２つのモード信号ＭＡ、ＭＢによって次のように各
モードが現出される。

すなわち、（７０）はマイクロプログラムメモリ（６１
）〜（６４）に対するアドレスを、マイクロプログラム
コントローラ（６０）からのアドレスと、’Ｔ’Ｃ（４
０）からのアドレスとを選択するためのセレクタで、そ
のセレクト信号として信号ＭＡが供給され、この信号Ｍ
Ａが１１」のときマイクロプログラムコントローラ（６
０）よりのアドレスを、この信号ＭＡがｒＯＪのときＴ
Ｃ（４０）よりのアドレスを、それぞれ選択する。

また、（７１）はＰ）き込み信号ＷＲをゲートするゲー
ト回路で、信号ＭＡがそのゲート信号とされ、これが「
０」のときゲート開とされて、マイクロプログラムメモ
リ　（６１）〜（６４）の各書き込みイネーブル端子に
信号ＷＲが供給される。

各マイクロプログラムメモリ　（６１）〜（６４）は、
その書き込みイネーブル端子にｆ’　ＯＪが供給５され
るとき書き込み可能状態となる。

また、信号ＭＢはレジスタ（６５）のリセット端子に供
給され、これがＩ’　ＯＪのときレジスタ（６５）はり
セントされる。

さらに、ＴＣ（４０）にば７．１６Ｍ１ｌｚ　（ＮＴＳ
Ｃカラー他号の色副搬送波周波数の２倍）の速いクロッ
クＣＫＦの発生手段（４０８）と、２ＭＨｙ、の遅いク
ロックＣＫＳの発生手段（４０９）が設けられる。

そして、速いクロックＣＫＦはプログラム実行時のクロ
ックで、マイクロプログラムコントローラ（６０）に供
給されるとともにレジスタ（６５）及び（６６）、さら
にレジスタ（６７１）及び（６７２）のクロック端子に
供給される。

また、このクロックＣＫＦはバッファ　（７２）を通じ
てレジスタ（６９）のクロック端子に供給される。

遅いクロックＣＫＳはプログラム転送時のクロックで、
ＴＣ（４０）内のロード制御部（４００）。

アドレス発生部（４０２）等のクロックとされるととも
にバッファ（７３）を介してレジスタ（６９）のクロッ
ク端子に供給される。

そして、モード信号ＭＡがバッファ（７３）のアウトプ
ットイネーブル端子にそのまま供給されるとともにイン
バータ（７４）を介してバッファ　（７２）のアウトプ
ットイネーブル端子に供給されて、後述もするようにプ
ログラム実行時はバッファ（７２）の出力が生かされ、
レジスタ（６９）には速いクロックＣＫＦが、プログラ
ム転送時はバッファ（７３）が生かされレジスタ（６９
）には遅いクロックＣＫＳが、それぞれ供給されるもの
である。

以上のような構成において、ＴＣ（４０）においてはモ
ード信号ＭＡ、ＭＢの状態をロード制御部（４００）が
監視し、各モードに応じ°ζ、このＴＣ（４０）内の処
理をコントロールするようにされている。

Ｇ３プログラム実行モードの説明 このとき、モード信号ＭＡは「１」であるので、セレク
タ（７０）からはマイクロプログラムコントローラ（６
０）よりの速いクロックＣＫＦで変化するアドレスが得
られ、これはレジスタ（６９）を介して１クロフク分遅
らされて各マイクロプログラムメモリ　（６１）〜（６
４）に供給される。このとき、モード信号ＭＡがｌ”　
ｌ　Ｊであるのでバッファ（７２）、が生かされ、レジ
スタ（６９）のクロックは速いクロックＣＫＦとなって
いる。

また、オアゲート（７１）の出力は信号　ＭＡが１’　
Ｉ　Ｊであるので雷に１１」となり、メモリ　（６１）
・〜（６４）は書き込みイネーブルにならない。

さらに、モード信号ＭＢが「１」であるので、レジスタ
（６５）はリセットされず、マイクロプログラムメモリ
　（６１）より読み出されたデータがこのレジスタ（６
５）でクロックＣＫＦの１クロック分遅らされてマイク
ロプログラムコントローラ（６０）のインストラクショ
ン端子に供給され、プロクラムが実行される。このとき
、マイクロプログラムメモリ　（６４）よりはマイクロ
インストラクションが読み出され、レジスタ（６８）で
クロックＣＫＦの１クロック分遅らされて演算部に供給
される。

この実行モードにおいては速いクロックＣＫＦでプログ
ラム実行がなされるが、プログラムコントローラ（６０
）とマイクロプログラムメ・七り　（６１）〜（６４）
との間に１つのレジスタ（６９）　、マイクロプログラ
ムメモリ　（６１）〜（６３）の出力側とプログラムコ
ントローラ（６０）との間に１つのレジスタ（６５）　
、　　（６７１）　　（選択器（６６）の人力にはレジ
スタが在る）というように２つのパイプラインレジスタ
をはさんでいる。これによってクロックサイクルを短く
することができる。

すなわち、この例のｌ＋！１像処理装置は、マルチプロ
セッサによる並列処理方式を主として採用するが、上記
のようにバイブライン処理方式をも一部取り入れてより
処理の晶速化が図られている。

Ｇ→プログラム転送モードの説明 このとき、モード信号ＭＢは「０」であるので、レジス
タ（６５）はリセットされ、プログラムコントローラ（
６０）のインストラクション端子には（００００）が供
給されるので、このプログラムコントローラ（６０）よ
りのアドレスは常に０が出力し続け、停止している。つ
まり、ＰＩＰ（３０＾）及びＰＶＰ（３０Ｂ）の処理系
プロセッサのプログラムアドレスが１０」で、プログラ
ム停止の状態にある。

一方、モード信号ＭＡも１０」であるので、セレクタ（
７０）はＴＣ（４０）のアドレス発生器（４０２）より
のアドレスを選択する状態になる。また、バッファ（７
２）の出力は殺され、バッファ（７３）が生きるので、
レジスタ（６９）のクロックは遅いクロックＣＫＳとな
る。

すなわち、このプログラム転送モードではすべてのプロ
セッサのマイクロプログラムメモリは完全にＴＣ（４０
）に支配され、クロックは遅いクロックＣＫＳとなる。

なお、この場合、プログラムコントローラ（６０）の出
力イネーブル端子ＯＥに１６号ＭＡを供給して、このプ
ログラムコントローラ（６０）の出力バッファをオフと
しておくようにしてもよい。

そして、このプログラム転送のモードにおいては、ＴＣ
（４０）のプログラム転送のプログラムに従って、ロー
ド制御部（４００）の命令に従いアドレス発生器（４０
２）よりＲＡＭ　（４０１）にアドレスが与えられて、
マイクロプログラムメモリ　（６１）〜（６４）に送る
プログラムデータがこのＲＡＭ（４０１）よりクロック
ＣＫＳのレートで読み出される。これとともに書き込み
信号発生手段（４０４）よりの書き込み信号ＷＲが１゛
０」になり、モード４ｇ号ＭＡが「０」であるので、オ
アゲート（７１）の出力もｌ’　ＯＪになるためマイク
ロプログラムメモリ　（６１）〜（６４）は書き込み可
能状態となる。

したがって、ＲＡＭ　（／１０１　）よりのプログラム
データがアドレス発生手段（４０２）よりのアドレスに
従ってマイクロプログラムメモリ　（６１）〜（６４）
に順次書き込まれてプログラム転送がなされる。

この例では、このプログラム転送は複数のプロセッサの
１つ毎に順次なされる。

すなわち、ＴＣ（４０）にはプロセッサ選択信号がスト
アされているＲＯＭ（４０５）が設けられており、この
ＲＯＭ（４０５）よりプログラム転送時、ロード制御部
（４００）よりの命令によりプロセンナ選択信号が読み
出される。そして、このプロセッサ選択信号がデコーダ
（４０６）でデコードされて、選択されるプロセッサに
対する選択信号ＳＥＬのみがＩ’　ＯＪになり、他は「
Ｊ」となる。この選択信号ＳＥＬはオアゲート（７１）
に供給されており、この選択信号ＳＥＬがｌ’　ＯＪに
なっているプロセッサのマイクロプログラムメモリ　（
６１）〜（６４）のみが書き込み可能状態とされ、プロ
グラムの書き換えがなされる。

１つのプロセッサのマイクロプログラムメモリへの書き
換えが終わると、ＲＯＭ（４０５）から次のプロセッサ
のプロセッサ選択信号が発生し、そのプロセッサの選択
信号ＳＥＬが「０」になり、同様にしてこのプロセッサ
のプログラム転送がされる。すべてのプロセッサのプロ
グラムを交換するときはこれがプロセッサの数だけ繰り
返えされることになる。

また、この例では各プロセッサに送るプログラムが複数
ある場合、あるいは、各プロセッサに送るプログラムが
異なる複数のものである場合、これら複数のプログラム
を１つのプログラムとみなし°ζ各プロセッサに書き込
むようにする。そして、そのプロセッサ毎において必要
なプログラムはその実行開始アドレスを各プロセッサに
与えることにより指定してやるようにする。

その実行開始アドレスはＲＡＭ（４０７）より得られ、
各プロセッサのレジスタ（６７３）に供給される。そし
てこのレジスタ（６７３）のラッチ信号として前の選択
信号ＳＥＬが供給され、この選択信号ＳＥＬが「０」か
ら１−１」になるタイミングでそのときの実行開始アド
レスがラッチされる。

このレジスタ（６’ｈ）はマイクロプログラムコントロ
ーラ（６０）よりのイネーブル信号ＭＡＰによりイネー
ブルになり、そのラッチデータがダイレクト入力端りに
供給されるカベ前述の実行モード時において、プログラ
ムスタートするとき、このレジスタ（６７３）よりのア
ドレスがプログラムコントローラ（６０）に取り込まれ
て、このアドレスからプログラムコントローラ（６０）
よりアドレスが発生するようにされている。

こうして、１つのプロセッサにはプログラムとその実行
開始アドレスが順次送られる。なおＲＡＭ（４０７）の
各プロセッサ毎の実行開始アドレスはホストのコンピュ
ータ（５０）より予め与えられている。

前述もしたように、このプログラム転送モードではマイ
クロプログラムコントローラ（６０）はアドレスＯ番地
を出し続け、停止状態にある。

Ｇ５リセット（停止）モードの説明 このときは、モード信号ＭＡ＝１．ＭＢ＝０であるので
、各プロセッサのセレクタ（７０）からはプログラムコ
ントローラ（６０）よりのアドレスが選択され、レジス
タ（６９）のクロックは、クロックＣＫＦが選択される
が、レジスタ（６５）が（ｔ　ＷＭＢによりリセット状
態であるので、このプログラムコントローラ（６０）か
らはアドレスＯ番地が出続け、すべてのプロセッサでは
プログラム実行停止の状態となる。

信号ＭＡがｒｌＪであるから、マイクロプログラムメモ
リ　（６１）〜（６４）に「０」になる書き込み信号は
与えられない。

そして、このリセットモードにおいて各プロセッサのマ
イクロプログラムメ・モリに予め書き込まれている複数
のプログラムのうちの次に実行したいプログラムの開始
アドレスが指定し直される。

すなわち、これはプログラム転送時と同様にＲＯＭ（４
０５）よりプロセッサ選択信号とＲＡＭ（４０７）より
実行開始アドレスがプロセッサ毎に順次出力され、順次
各プロセッサのレジスタ（６７ｍ）に、信号ＳＥＬによ
って実行開始アドレスがラッチされる。

以上の例の場合、複数のプロセッサからなる並列処理装
置においてその複数のプロセッサがＴＣ（４０）によっ
てトータル的に３つのモードで管理されることになり、
各プロセッサは相互に矛盾なく管理される。すなわち、
複数のプロセッサを別間に管理すると、あるものは実行
、あるものはプログラム交換、あるものはリセットと区
々になり、誤った実行をしてしまうことにもなりかねな
いが、この例ではそのような事態を防止することができ
る。

また、プログラム実行用の速いクロックとプログラム転
送用の遅いクロックとをモード信号により選択して管理
するようにしたので、プログラム実行とプログラム転送
とを効率良く行える。

また、この例の場合、プログラム交換モードや実行モー
ドから、スイッチＳＷＢ、ＳＷＡを採用することによっ
てリセットモードに即座に移ることができる。したがっ
て、実行途中やプログラム転送がすべてのフロセッサに
なされていない途中の段階で適宜リセットモードにする
ことができる。

なお、以上はマルチプロセッサの例として説明したがこ
の発明は１つのプロセッサをモードコントロールする場
合にも通用できることは言うまでもない。

なお、以上はこの発明装置をビデオ信号処理に通用した
場合であるが、オーディオ信号や他の情９ｕ　ｔＫ号を
デジタル処理する場合にも、単位時間分毎にメモリにス
トアして、その単位時間分の信号毎に処理するものであ
るので、この発明はこれらビデオ信号以外の情報信号処
理にも通用可能である。

■４　　発明の効果 この発明によれば、プログラム転送とプログラム実行と
の２つのモードでクロックを使い分けることにより実行
速度が遅くなったり、ハードウェアが増えたりすること
なく、プログラム実行と転送とを効率良く行なうことが
できるものである。

【図面の簡単な説明】

第１図はこの発明装置の要部の一例のブロック図、第２
図はこの発明装置の一例としてのビデオ画像処理装置の
例を承すブロック図、第３図はモード信号生成手段の例
を承ず図、第４図はビデオ画像処理装置の一例のブロッ
ク図である。 （４０）はプログラム供給部となるＴＣ，（６０）はマ
イクロプログラムコントローラ、（６１）〜（６４）は
マイクロプログラムメモリ、（７０）はセレクタ、（４
０１）はプログラムをストアしているＲＡＭ、（４０２
）はそのアドレス発生部、（４０３）はモード信号生成
部、（４０４）は書き込み信号発生部、（４０８）は速
いクロックの発生手段、（４０９）は遅いクロックの発
生手段である。

Claims (1)

1. 【特許請求の範囲】 処理用プロセッサのプログラムメモリのプログラム内容
   を交換できる装置において、 プログラム転送モードとプログラム実行モードとを選択
   するモード信号の発生回路と、 プログラム実行時の速いレートの第１のクロックを発生
   する第１のクロック発生回路と、 プログラム転送時の上記第１のクロックよりは遅いクロ
   ックレートの第２のクロックの発生回路とを有し、 上記モード信号により上記プログラム転送時とプログラ
   ム実行時とで上記プログラムメモリに対するデータ、ア
   ドレスをコントロールするとともに上記モード信号によ
   って上記第１のクロックと第２のクロックとを選択する
   ようにした可変プログラム装置。