JP4011082B2 - 情報処理装置、グラフィックプロセッサ、制御用プロセッサおよび情報処理方法 - Google Patents

情報処理装置、グラフィックプロセッサ、制御用プロセッサおよび情報処理方法 Download PDF

Info

Publication number
JP4011082B2
JP4011082B2 JP2005323784A JP2005323784A JP4011082B2 JP 4011082 B2 JP4011082 B2 JP 4011082B2 JP 2005323784 A JP2005323784 A JP 2005323784A JP 2005323784 A JP2005323784 A JP 2005323784A JP 4011082 B2 JP4011082 B2 JP 4011082B2
Authority
JP
Japan
Prior art keywords
image
processing
information
unit
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005323784A
Other languages
English (en)
Other versions
JP2007133493A (ja
Inventor
幸代 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Interactive Entertainment Inc
Original Assignee
Sony Computer Entertainment Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Computer Entertainment Inc filed Critical Sony Computer Entertainment Inc
Priority to JP2005323784A priority Critical patent/JP4011082B2/ja
Priority to PCT/JP2006/318482 priority patent/WO2007055067A1/ja
Priority to EP06798093A priority patent/EP1947602B1/en
Priority to US11/911,809 priority patent/US7999814B2/en
Publication of JP2007133493A publication Critical patent/JP2007133493A/ja
Application granted granted Critical
Publication of JP4011082B2 publication Critical patent/JP4011082B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Processing (AREA)
  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

本発明は、情報処理技術に関し、特に画像処理を含む情報処理方法、およびそれを適用した情報処理装置、グラフィックプロセッサ、および制御用プロセッサに関する。
近年のコンピュータグラフィックス技術の発達に伴い、大型計算機や、パーソナルコンピュータ、ゲーム機器などの情報処理装置から出力される画像データは、ますます複雑化、高度化している。そこで、このような情報処理装置は、通常の演算処理を行うメインプロセッサとは別に、画像処理専用のグラフィックプロセッサを搭載し、メインプロセッサを画像処理から解放して、システムのオーバーヘッドの解消を図っている。
これらの情報処理装置において、複数のアプリケーションに対応したタスクを時分割して処理する場合、一般的には、グラフィックプロセッサはメインプロセッサが処理する複数のタスクに対応した画像処理を、メインプロセッサの高速演算に対応させて行っている。
一方、コンピュータグラフィックスによって表示される動画像に対する、高精細化の要求は留まるところを知らない。リアルタイムな高精細画像表示のニーズへの対応として、高速なCPUや大容量メモリ、広帯域のバスの導入などハード面での改良にのみ解決策を見出すことは、コストや設計上の理由から困難となりつつある。
本発明はこのような課題に鑑みてなされたものでありその目的は、画像処理演算を含む情報処理を効率的に行う技術の提供にある。
本発明のある態様は情報処理装置に関する。この情報処理装置は、表示単位の第1の画像の画像データを生成する第1の画像処理プロセスと、第1の画像に処理を施し第2の画像を生成する第2の画像処理プロセスと、を切り替えて実行するグラフィックプロセッサと、グラフィックプロセッサを制御するメインプロセッサと、を備え、グラフィックプロセッサは、第1の画像処理プロセスの1回の処理の時間を伸縮して実行し、第2の画像処理プロセスの1回の処理を所定の処理時間で実行する演算処理部と、メインプロセッサに対して第1の画像処理プロセスの1回の処理終了の通知を行う処理終了通知部と、を備え、メインプロセッサは、演算処理部における処理を、処理終了通知部が通知した第1の画像処理プロセスの1回の処理終了を検知して第1の画像処理プロセスから第2の画像処理プロセスに切り替え、所定の処理時間経過時点で前記第2の画像処理プロセスから前記第1の画像処理プロセスに切り替えるよう、前記グラフィックプロセッサへ要求するプロセス切り替え要求部と、を備えたことを特徴とする。
ここで「表示単位」の画像とは、フレーム、ピクチャ、フィールドなど、画像を構成する単位のいずれでもよい。
この情報処理装置は、グラフィックプロセッサが第1の画像の画像データを一時記憶する記憶領域を含むローカルメモリをさらに備え、メインプロセッサは、グラフィックプロセッサに対する、第1の画像処理プロセスにおける処理内容の要求情報を生成して発行する第1プロセス処理部と、グラフィックプロセッサに対する、第2の画像処理プロセスにおける処理内容の要求情報を生成して発行する第2プロセス処理部と、をさらに備え、第1プロセス処理部は、第1の画像の画像データのローカルメモリ内の記憶領域に係る情報を第1の画像処理プロセスにおける処理内容の要求情報を生成する際に決定し、決定した第1の画像の画像データの記憶領域に係る情報を第2プロセス処理部へ供給し、第2プロセス処理部は、前記第1プロセス処理部より取得した記憶領域に係る情報を、第2の画像処理プロセスにおける処理内容の要求情報に含め、グラフィックプロセッサにおける演算処理部は、第2の画像処理プロセスにおいて、第2プロセス処理部から取得した命令情報に含まれる記憶領域に係る情報に基づき第1の画像の画像データを特定し、特定した画像データに処理を施してもよい。
ここで「処理内容の要求情報」は、グラフィックプロセッサが行う処理の1つ1つについての要求の情報でもよいし、それらを束ねた複数の要求の情報でもよい。また、グラフィックプロセッサが行う処理であれば、画像処理に含まれる処理の要求である必要はなく、例えばプロセスの切り替え要求の情報も、「処理内容の要求情報」に含まれる。また、「記憶領域に係る情報」は、ローカルメモリ内のアドレスの情報、ローカルメモリ内の区分けされた領域のIDなどのいずれでもよい。また記憶領域の容量や区分けされた領域の個数などのいずれを含んでもよい。
本発明のさらに別の態様はグラフィックプロセッサに関する。このグラフィックプロセッサは、表示単位の第1の画像の画像データを生成する第1の画像処理プロセスと、第1の画像に処理を施し第2の画像を生成する第2の画像処理プロセスと、を切り替えて実行する演算処理部と、演算処理部における処理を、所定の処理内容終了時点で第1の画像処理プロセスから第2の画像処理プロセスへ切り替え、所定の処理時間経過時点で第2の画像処理プロセスから第1の画像処理プロセスへ切り替える切り替え処理部と、を備えたことを特徴とする。
本発明のさらに別の態様は制御用プロセッサに関する。この制御用プロセッサは、表示単位の第1の画像の画像データを生成しメモリ内の記憶領域に一時記憶させる第1の画像処理プロセスと、メモリ内の記憶領域に記憶された第1の画像の画像データを特定し、処理を施して第2の画像を生成する第2の画像処理プロセスと、を切り替えて実行するグラフィックプロセッサを制御する制御用プロセッサであって、グラフィックプロセッサに対する、第1の画像処理プロセスにおける処理内容の要求情報を生成して発行する第1プロセス処理部と、グラフィックプロセッサに対する、第2の画像処理プロセスにおける処理内容の要求情報を生成して発行する第2プロセス処理部と、を備え、第1プロセス処理部は、第1の画像の画像データのメモリ内での記憶領域に係る情報を第1の画像処理プロセスにおける処理内容の要求情報を生成する際に決定し、決定した第1の画像の画像データの記憶領域に係る情報を第2プロセス処理部へ供給し、第2プロセス処理部は、第1プロセス処理部より取得した記憶領域に係る情報を、第2の画像処理プロセスにおける処理内容の要求情報に含めることにより、第2の画像処理プロセスにおいて、グラフィックプロセッサに第1の画像の画像データを特定させることを特徴とする。
本発明のさらに別の態様は情報処理方法に関する。この情報処理方法は、第1の画像処理プロセスを実行するステップと、第1の画像処理プロセスに対して課せられた所定の処理項目が終了した時点で、第2の画像処理プロセスへの切り替えを行うステップと、第2の画像処理プロセスを実行するステップと、第2の画像処理プロセスに対して定められた処理時間が経過した時点で、第1の画像処理プロセスへの切り替えを行うステップと、を含むことを特徴とする。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、コンピュータプログラムなどの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、画像処理を含む情報処理を効率よく行うことができる。
本実施の形態では、メインプロセッサの要求に基づきグラフィックプロセッサが画像処理を行う。メインプロセッサは、例えばゲームのアプリケーションに対応して、ゲーム世界を表現する動画像の生成要求を行う。さらに、当該アプリケーションやOSが提供するいずれかの機能を実現するために、ゲーム世界を表現する動画像上に表示するオンスクリーン画面の生成要求を行う。これら2つの要求は異なるプロセスとして、グラフィックプロセッサにおいて、切り替えられながら処理される。以後、ゲーム世界を表現する動画像のように、アプリケーションなどに対応した主たる画像を「ベース画像」、オンスクリーン表示などが加わった、最終的に表示装置に表示される画像を「表示画像」と呼ぶ。表示画像は、最終的に表示装置に表示される画像であれば、ベース画像と同一の画像でもよい。また、オンスクリーン表示以外に、枠を施したり背景画像を施したりといった、ベース画像に何らかの処理を施した画像でもよい。
一般に、画像データのサイズが大きい高精細のベース画像をグラフィックプロセッサが生成する場合、1表示単位の画像を生成するための処理量が多くなる。ここでメインプロセッサにおけるプロセスの切り替えと同調させて、グラフィックプロセッサにおけるプロセスを切り替えると、途中まで処理したベース画像の画像データの退避や復活などによるオーバーヘッドが増大する可能性のあることを本発明者は認識した。ゲームなどユーザの操作によって出力される動画像がリアルタイムで変化するアプリケーションの場合には、このオーバーヘッドが動画の停止やコマ落ちなどの画質低下の原因となってしまう。そこで本実施の形態では、グラフィックプロセッサにおけるプロセス切り替えをメインプロセッサに同調させないことにより、リアルタイム性に優れた処理システムを実現する。
図1は、本実施の形態に係る情報処理装置1000の全体構成を示している。情報処理装置1000は、グラフィックプロセッサ100とメインプロセッサ200、メインメモリ50、ディスプレイコントローラ104、ローカルメモリ108、および表示装置500を含む。それらのユニットはメインバス40によって相互にデータ信号の送受を行っている。情報処理装置1000は、メインプロセッサ200およびグラフィックプロセッサ100の処理の結果得られ、ローカルメモリ108内のフレームバッファ109へ格納された画像、映像を、ディスプレイコントローラ104の制御のもと、表示装置500へ表示する。図1などにおいて、様々な処理を行う機能ブロックとして記載される各要素は、ハードウェア的には、CPU、メモリ、その他のLSIで構成することができ、ソフトウェア的には、メモリにロードされた予約管理機能のあるプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。
この情報処理装置1000では、情報処理装置1000を効率よく使用するための機能、環境を提供し、装置全体を統括的に制御するオペレーティングシステム(以下、OSと略す)が実行される。そのOS上で複数のアプリケーションソフトウェア(以下、単にアプリケーションという)が実行される。
メインプロセッサ200は、アプリケーションやOSが提供する機能に対応するタスクを時分割して生成されたそれぞれのプロセスを順次処理することにより、それらのタスクを並列に処理する。メインプロセッサ200は複数のサブプロセッサを含んでいてもよく、その場合は時分割したタスクを各サブプロセッサに割り当て実行させる。タスクのひとつとしてメインプロセッサ200は、ベース画像および表示画像の画像データの生成にかかる処理をグラフィックプロセッサ100が行うための命令を生成し、画像処理に必要なデータとともにグラフィックプロセッサ100へ提供する。さらにグラフィックプロセッサ100におけるプロセスの切り替えについて管理を行う。
メインメモリ50は、主にメインプロセッサ200によって使用される記憶領域である。このメインメモリ50には、アプリケーションやOSに対応するタスクに関連するデータが格納される。例えば、グラフィックプロセッサ100への命令情報や、画像処理に必要なモデリングデータなどが一時的に格納される。
グラフィックプロセッサ100は、画像に関する処理を専用に実行するブロックであり、レンダリング処理などを行うユニットである。グラフィックプロセッサ100は、制御ブロック102、および演算処理部106を含む。これらのブロック同士は、内部バス45で接続されており、ブロック間でデータ信号の送受が行われる。グラフィックプロセッサ100では、複数のプロセスを切り替えながら順次処理することにより、最終的に表示される表示画像を生成する。プロセスの切り替えは、メインプロセッサ200で行われるプロセスの切り替えと同調せずに行われる。
制御ブロック102は、このグラフィックプロセッサ100全体を制御するブロックである。例えば制御ブロック102は、メインプロセッサ200が発行した演算処理部106で行われるべき処理の命令情報を取得して演算処理部106に実行させたり、プロセスの切り替えに係る処理を行う。
演算処理部106は、メインプロセッサ200からの命令に従って、グラフィックに関する様々な演算処理を行う。その処理の一例としては、3次元モデリングデータをもとに座標変換、陰面消去、シェーディングを行ってベース画像や表示画像の画像データを作成し、ローカルメモリ108内のフレームバッファ109に書込む一連のレンダリング処理などが挙げられる。演算処理部106は、特に3次元グラフィックスに関する処理を高速に行うために、図示しないラスタライザ、シェーダユニット、テクスチャユニットなどの機能ブロックを含んでいる。
ローカルメモリ108は、主にグラフィックプロセッサ100によって使用される記憶領域であり、画像処理に必要なデータなどが格納される。ローカルメモリ108には演算処理部106によって生成された画像データを格納する領域であるフレームバッファ109が含まれる。アプリケーションに対応する画像処理の結果生成されたベース画像の一部の領域などに別の画像を加えて最終的に表示される表示画像を生成する場合、ベース画像の画像データを一旦フレームバッファ109に格納する。そしてそのデータに対して所定の処理を施すことによって得られた表示画像を、さらにフレームバッファ109に格納する。
ディスプレイコントローラ104は、水平および垂直同期信号を生成し、表示装置500の表示タイミングに従って、フレームバッファ109から画像データのピクセルデータをライン状に順次読み込んでいく。さらにディスプレイコントローラ104は、ライン状に読み込まれたピクセルデータを、RGBのカラー値からなるデジタルデータから表示装置500に対応したフォーマットに変換して出力する。
つぎに、以上のように構成された情報処理装置1000の動作について、本実施の形態の特徴であるグラフィックプロセッサ100におけるプロセス切り替え制御手法を中心に説明する。図2は本実施の形態に係るグラフィックプロセッサ100、メインプロセッサ200、メインメモリ50、およびディスプレイコントローラ104の構成をより詳細に示している。
メインプロセッサ200はあるアプリケーションに対応し、ベース画像の生成要求を含む第1プロセスを処理する第1プロセス処理部202、当該アプリケーションの一部の機能やOSなどに対応し、表示画像の生成要求を含む第2プロセスを処理する第2プロセス処理部204を含む。第1プロセス処理部202および第2プロセス処理部204は、それぞれのプロセスの処理途上で発生した画像処理をグラフィックプロセッサ100に実行させるための命令情報をメインメモリ50の、それぞれのプロセスに割り当てられた領域に書き込む。以後、メインメモリ50内のそれらの記憶領域をそれぞれ第1記憶領域、第2記憶領域と呼ぶ。また命令情報は、グラフィックプロセッサ100内の図示しないメモリに記憶させてもよい。
ここで第1プロセスはユーザが主に実行するゲームや動画像再生のアプリケーションの主たるプロセスなどで、ベース画像を生成する元となるプロセスである。一方、第2プロセスは、チャットウィンドウや警告用のダイアログなどをベース画像に重ねたり、ベース画像に枠を設けたりして、表示画像を生成する元となるプロセスであり、アプリケーションやOSが提供する機能のいずれに対応していてもよい。第2プロセスにはベース画像に何の処理も施さず表示画像とするプロセスも含んでよい。同図では簡単のために第1プロセス処理部202と第2プロセス処理部204を分けて示しているが、それぞれのプロセスを異なるサブプロセッサに割り当てた場合、および、時分割したものをタイムスライスに割り当てた場合のいずれか、またはその組み合わせでよい。さらに第1プロセスおよび第2プロセスの少なくともいずれかが、複数のサブプロセスによって構成されていてもよい。このとき第1プロセス処理部202および第2プロセス処理部204は、ラウンドロビン方式など一般的な手法によってサブプロセスを切り替えて処理することにより、第1プロセスおよび第2プロセスをそれぞれ処理してよい。
メインプロセッサ200はさらに、グラフィックプロセッサ100におけるプロセスの切り替えタイミングを制御する切り替え命令発行部208、グラフィックプロセッサ100において実行されるプロセスのうち、1回の処理に対する処理時間が管理されるプロセスの、当該処理時間を決定する処理時間決定部206、および、グラフィックプロセッサ100において表示画像が1表示単位分完成した際、画像表示を切り替える命令をディスプレイコントローラ104に発行する画像切り替え要求部210を含む。1表示単位は1度に表示装置500に表示する画像領域の単位であり、以降の説明では1フレームとする。
本実施の形態ではグラフィックプロセッサ100で行われるプロセスは、第1プロセスより発生した画像処理である第1画像処理プロセス、および第2プロセスより発生した画像処理である第2画像処理プロセスの2つとする。すなわち、第1画像処理プロセスはベース画像を生成するプロセスであり、第2画像処理プロセスは当該ベース画像に必要に応じて処理を施した表示画像を生成するプロセスである。切り替え命令発行部208は、第1画像処理プロセスから第2画像処理プロセスへの切り替えタイミングを、第1画像処理プロセス自らが発行する処理終了通知により決定し、第2画像処理プロセスから第1画像処理プロセスへの切り替えタイミングを、処理時間決定部206が決定した処理時間の経過により決定する。
グラフィックプロセッサ100は、図1に示したように、第1画像処理プロセスおよび第2画像処理プロセスを交互に実行し、ベース画像および表示画像をそれぞれ生成する演算処理部106、グラフィックプロセッサ100における処理を統括的に制御する制御ブロック102を含む。制御ブロック102は、メインプロセッサ200が発行しメインメモリ50に記憶させた命令情報を取得する命令取得部112、演算処理部106で実行される第1画像処理プロセスおよび第2画像処理プロセスの切り替え処理を行うプロセス切り替え部116、演算処理部106が第1画像処理プロセスを終了した際、それを検知しメインプロセッサ200へ通知する処理終了通知部118、および演算処理部106が第2画像処理プロセスを実行している際、表示画像が1フレーム分完成した時点でそれを検知し、メインプロセッサ200の画像切り替え要求部210へ通知する画像完成通知部114を含む。
次に、以上の構成による情報処理装置1000の動作を説明する。図3および図4は、グラフィックプロセッサ100において各プロセスを実行するための、メインプロセッサ200、メインメモリ50、およびグラフィックプロセッサ100における処理の流れとデータの授受の様子を模式的に示している。図3は第1画像処理プロセスを実行するための動作、図4は第2画像処理プロセスを実行するための動作を示しており、どちらも図の横方向を時間軸としている。
図3および図4に共通して示すように、グラフィックプロセッサ100の演算処理部106は、第1画像処理プロセスおよび第2画像処理プロセスを交互に行う。このとき第1画像処理プロセスは、1回あたりの処理を、所定の処理項目が終了するまで続行する。その結果、第1画像処理プロセスの処理時間Aおよび処理時間A’は処理の進捗によって変動する。ここで所定の処理項目が終了するまでとは、例えばベース画像を1枚、または複数枚生成し終えるまで、などであり、計算途中のデータの退避など、プロセスを切り替えることによって発生する処理の量が少なくて済む区切りのよい段階とする。この区切りのよい段階は第1プロセス処理部202が実行する第1プロセスの発生元であるアプリケーションのプログラム中で指定することができ、第1プロセス処理部202が発行する命令情報に含められる。
一方、第2画像処理プロセスは与えられた処理時間Bにおいて実行される。処理時間Bは予め定められた固定値でもよいし、第1プロセス処理部202が実行する第1プロセスの要求に従い、処理時間決定部206が適宜処理時間Bを決定してもよい。これら2つのモードをアプリケーション、OSまたはユーザが選択できるようにしてもよい。後者のモードを実現するためには、あらかじめ、第1プロセス処理部202が実行中のアプリケーションに含まれるチャット、警告用のダイアログ、文字情報表示などの機能のIDと、その機能を実行するために第2画像処理プロセスに必要な処理時間の増加分とを対応づけた処理時間テーブルを当該アプリケーションのロードとともにメインメモリ50に格納しておく。そして第1プロセス処理部202は、それらの機能を実行したいときに、その機能のIDを処理時間決定部206に通知する。処理時間決定部206は取得したIDをもとに処理時間テーブルを検索し、当該機能に必要な処理時間の増加分を取得する。そして、それまで第2画像処理プロセスに与えられていた処理時間に、取得した増加分を加算し、新たな処理時間Bを決定する。実際には処理時間決定部206は第1プロセス処理部202に含まれていてもよい。
処理時間Aと処理時間Bとの和は、表示装置500への垂直同期信号の周期と同期していても非同期でもよい。いずれの場合でも、第2画像処理プロセスを、第1プロセスが許容した所定の処理時間B内での処理とすることにより、ある単位時間において第1画像処理プロセスを実行できる時間が一定以上確保される。そのため第1画像処理プロセス、すなわち第1プロセスの発生元であるアプリケーションが、ゲームや動画像の再生など画像表示にリアルタイム性を求められるものであった場合に、そのリアルタイム性を保障することができる。さらに、第1画像処理プロセスを実行する処理時間Aを、処理の進捗状況に応じて可変とすることにより、データの退避などプロセスの切り替えに必要な時間を削減することができ、全体として効率のよい画像処理を実現できる。
グラフィックプロセッサ100における第1画像処理プロセスにおいて、演算処理部106が行うべき処理についての命令情報30a、30b、および30cは、図3に示すように、メインプロセッサ200の第1プロセス処理部202において生成されたものがメインメモリ50の第1記憶領域に順次記憶される(矢印A、矢印A’、矢印A’’)。同図では、個別の処理単位の命令情報を複数束ねた命令群を、命令情報30a、30b、および30cとして示しており、命令情報30a、30b、および30cに含まれる各矩形が1つの処理単位の命令情報を示している。第1プロセス処理部202からメインメモリ50への命令情報の送信は、1つの処理単位の命令情報ごとでよいが、ここでは図を煩雑にしないため、命令情報30a、30b、および30cのそれぞれに1つずつの矢印でデータの流れを示している。
メインメモリ50の第1記憶領域に記憶された命令情報30a、30b、および30cは、その命令群を1単位としてグラフィックプロセッサ100の命令取得部112によって読み出される。そして、そのうち最初に発行された、1つの処理単位の命令情報から演算処理部106によって処理される。これらの命令情報には、上述のとおり、第1画像処理プロセスを終了する命令が含まれている。
さらに本実施の形態では、第1プロセス処理部202においてベース画像の生成についての命令情報を生成する際、そのベース画像を格納するフレームバッファ109内の記憶領域の決定も行う。記憶領域を動的に設定することよりゲームの場面など、アプリケーションの実行状況に応じて、使用する容量を変化させることができ、生成される画像を多様化したりフレームバッファ109を効率的に使用したりすることができる。
上述のとおり第2画像処理プロセスでは、第1画像処理プロセスにおいて生成したベース画像に所定の処理を施すことにより表示画像を生成する。そこで、第1プロセス処理部202において決定した、ベース画像のフレームバッファ109内での記憶領域のアドレス情報を、所定のタイミングで第2プロセス処理部204へ供給する(矢印C、C’)。アドレス情報は、フレームバッファ109の区画分けされた領域のIDなどでもよい。所定のタイミングについては後述する。
図4に示すように、第2プロセス処理部204はアドレス情報を第1プロセス処理部202から取得し、その情報を含めて、第2画像処理プロセスにおいて演算処理部106が行うべき処理についての命令情報32aおよび32bを生成し、メインメモリ50の第2記憶領域に記憶させる(矢印D、D’)。同図における命令情報32aおよび32bの図示の仕方は図3と同様である。そして、グラフィックプロセッサ100の命令取得部112はメインメモリ50の第2記憶領域から命令情報32aおよび32bを順次読み出し、図3の場合と同様、演算処理部106に処理させる。第2画像処理プロセスは上述のとおり、処理時間によって切り替えられるため、命令情報32aおよび32bには第2画像処理プロセスを終了する命令は含まれない。
図5は、上述した第1画像処理プロセスおよび第2画像処理プロセスの切り替えおよび、生成された画像の表示切り替えを行う処理の手順を示している。同図は第1画像処理プロセスおよび第2画像処理プロセスをそれぞれ1度ずつ行った場合の処理手順を示している。この手順を繰り返し、表示画像を順次表示していくことにより動画像の表示が実現される。第1画像処理プロセスおよび第2画像処理プロセスに対する命令情報の転送のタイミングは図5では省略し、図6により詳述する。
まず、グラフィックプロセッサ100の命令取得部112は図3に示すように、メインメモリ50の第1記憶領域から命令情報30aを取得し、演算処理部106に処理させることにより、第1画像処理プロセスを実行し、ベース画像を生成する(S10)。そして処理が命令情報30aに含まれる切り替え命令に到達すると、グラフィックプロセッサ100の処理終了通知部118は、メインプロセッサ200の切り替え命令発行部208へ割り込み信号を送信し、1回あたりの第1画像処理プロセスの処理が完了したことを通知する(S12)。S10において生成されるベース画像は1フレーム分でもよいし、複数フレーム分でもよく、さらに、あるベース画像を生成した後に次のベース画像を生成するための前処理などを、1回あたりの第1画像処理プロセスの処理に含めてもよい。それらの処理項目はすべて命令情報30aに含まれる。
メインプロセッサ200の切り替え命令発行部208は、次に演算処理部106が処理すべき第2画像処理プロセスの命令情報32aを格納したメインメモリ50の第2記憶領域内のアドレスなどの情報を含むプロセス切り替え命令をグラフィックプロセッサ100に対して発行する(S14)。これと同時に切り替え命令発行部208は、内部に搭載された図示しないタイマを作動させ、時間経過の監視を開始する(S16)。グラフィックプロセッサ100のプロセス切り替え部116はプロセス切り替え命令を取得すると、第1画像処理プロセスにかかるデータの退避処理や、命令取得部112に対する命令情報32aを格納したアドレスの通知など、プロセスの切り替えに必要な処理を行う(S18)。
グラフィックプロセッサ100の命令取得部112は、メインメモリ50の第2記憶領域から命令情報32aを、プロセス切り替え部116から送信されたアドレスに基づき取得し、演算処理部106に処理させることにより、第2画像処理プロセスを開始し、表示画像を生成する(S20)。命令情報32aには、上述のとおり、先に第1画像処理プロセスにおいて生成されたベース画像の画像データの、フレームバッファ109における記憶領域のアドレス情報が含まれている。S20では、そのアドレス情報に基づきベース画像の画像データを特定し、命令情報32aに含まれる処理を施すことにより、表示画像を生成する。この際、演算処理部106は、特定したベース画像の画像データに上書きすることにより処理を施してもよいし、特定した画像データを読み出し、フィルタリング処理などの演算器に代入することにより新たに表示画像の画像データを生成し、フレームバッファ109に記憶させてもよい。
1フレーム分の表示画像が完成すると、画像完成通知部114は、メインプロセッサ200へその旨を通知する(S22)。メインプロセッサ200の画像切り替え要求部210は、表示画像の完成通知を受信すると、完成した表示画像を記憶したフレームバッファ109内の記憶領域についてのアドレス情報とともに、ディスプレイコントローラ104に対し表示装置500へ表示する表示画像の切り替え命令を発行する(S24)。画像切り替え要求部210が切り替え命令に含める表示画像のアドレス情報は、第2プロセス処理部204から取得するようにしてもよいし、画像完成通知部114からの通知に含めるようにしてもよい。ディスプレイコントローラ104は表示画像の切り替え命令を受信すると、第2プロセス処理部204から送信された表示画像の記憶領域にについてのアドレス情報に基づき、新たに完成した表示画像の画像データを特定する。そしてそれまで表示装置500に表示していた表示画像を、新たに完成した表示画像に切り替える(S28)。表示画像の切り替えのタイミングは、ディスプレイコントローラ104が表示画像の画像データを特定した直後でもよいし、垂直同期信号の周期などを考慮して所定の時間が経過した後でもよい。
一方、メインプロセッサ200における図示しないタイマによって、第2画像処理プロセスに割り当てられた時間の経過を検知したら(S26)、メインプロセッサ200の切り替え命令発行部208は、プロセス切り替え命令をグラフィックプロセッサ100に対して発行する(S30)。プロセス切り替え命令は、次に演算処理部106が処理すべき第1画像処理プロセスの命令情報30bを格納したメインメモリ50の第1記憶領域内のアドレスなどの情報を含む。第2画像処理プロセスに割り当てられた時間は、上述のとおり固定値を設定してもよいし、第1プロセス処理部202からの要求に従い処理時間決定部206が決定した時間を設定してもよい。グラフィックプロセッサ100のプロセス切り替え部116はプロセス切り替え命令を取得すると、第2画像処理プロセスにかかるデータの退避処理や、命令取得部112への命令情報30bを格納したアドレスの通知など、プロセスの切り替えに必要な処理を行う(S32)。
以上の手順により、グラフィックプロセッサ100の演算処理部106において、ベース画像を生成する第1画像処理プロセスと、ベース画像に処理を施す第2画像処理プロセスとを切り替えて行うことにより表示画像が生成され、表示装置500における表示を切り替えることができる。
次に、第1プロセス処理部202および第2プロセス処理部204において、命令情報30a、命令情報32aなどが生成および発行される際、ベース画像のアドレス情報を第1プロセス処理部202から第2プロセス処理部204へ送信するタイミングについて説明する。図6は、第1プロセス処理部202および第2プロセス処理部204による命令情報の発行とアドレス情報の送信のタイミングを示している。まず第1プロセス処理部202は、図3に示したように、生成した命令情報をメインメモリ50へ記憶させる(S40)。この命令情報の発行処理は、上述のとおり、実際には1つの処理単位の命令情報が逐次送信され、メインメモリ50に蓄積された複数の命令情報が結果的に1つの命令群を形成する。そのため、S40はある時間的幅を有する。その時間的幅のうちのいずれかの時点において、第1プロセス処理部202は、ベース画像のアドレス情報を第2プロセス処理部204へ送信する(S42)。例えば、S40で発行する複数の処理単位の命令情報のうち所定の処理についての命令情報をメインメモリ50に送信する際、同時に第2プロセス処理部204にアドレス情報を送信するようにする。そして第2プロセス処理部204は、S42で送信されたアドレス情報を取得してから、それを含む命令情報を生成し、メインメモリ50へ記憶させる(S44)。
一方、一旦メインメモリ50へ記憶させた命令情報に、アドレス情報を補充するようにして命令情報を完成させてもよい。図7は、命令情報の発行後にアドレス情報を補充する場合の、命令情報の発行とアドレス情報の送信のタイミングを示している。第1プロセス処理部は図6で示したのと同様、命令情報を発行し(S50)、その途中のいずれかのタイミングでアドレス情報を第2プロセス処理部204へ送信する(S54)。一方、図6と異なり、第2プロセス処理部204は、第1プロセス処理部202からのアドレス情報の送信を待たずに暫定的な命令情報を生成し、メインメモリ50へ記憶させる(S52)。このとき第2プロセス処理部204は、ベース画像のアドレス情報を設定すべきデータ領域を空白とするなどし、その領域の、メインメモリ50におけるアドレスやIDなどを記憶しておく。そしてS54においてアドレス情報を取得すると、当該アドレス情報を、先にメインメモリ50に記憶させた命令情報のうち、記憶しておいた空白のデータ領域に補充するように記憶させる(S56)。命令情報30aや命令情報32aは、グラフィックプロセッサ100において各命令に対応したプロセスが開始される前に完成され、メインメモリ50に格納されている必要があるため、命令情報生成処理の状況に応じて図6の場合または図7の場合のいずれかを選択するようにしてよい。
以上述べたように、ベース画像のアドレス情報を第1プロセス処理部202から第2プロセス処理部204へ送信することにより、第1画像処理プロセスにおけるベース画像の画像データの記憶領域を変化させても、第2画像処理プロセスではそのベース画像の画像データを特定することができる。これにより、ベース画像のフレームバッファ109内でのアドレスを動的に割り当てることが可能となり、ゲームの場面など、アプリケーションが処理中の状況に応じてベース画像のデータサイズを変化させることができる。また、フレームバッファ109に格納しておくベース画像や表示画像の枚数を変化させることができる。
以上述べた本実施の形態によれば、アプリケーションに対応した主たる画像を処理する第1画像処理プロセスの処理時間Aの終了をアプリケーション側で動的に設定する。このため、グラフィックプロセッサ100において第1画像処理プロセスから第2画像処理プロセスへ処理を切り替える際、データ退避処理に起因したオーバヘッドが小さい時点など好適なタイミングでの切り替えが可能となる。さらにこのような切り替えタイミングの場合、例えばメインプロセッサ200におけるプロセスの切り替えと同調させた場合と比較すると、グラフィックプロセッサにおけるプロセス切り替えの回数を削減することができる。また、グラフィックプロセッサ100においてプロセスの切り替えが可能となるまでの間、メインプロセッサ200が自らのプロセス切り替えを待つ必要がない。結果として、全体的な画像処理の効率が向上し、画像生成処理の速度が増加する。
また、ベース画像に所望の処理を施して最終的な表示画像を生成する第2画像処理プロセスの処理時間Bをあらかじめ定められた値とする。これにより、第2画像処理プロセスの処理内容が変化しても、第1画像処理プロセスの処理時間Aへの影響がないため、ある単位時間内ではベース画像が必ず生成され、リアルタイム性に優れた動画像の生成が可能となる。さらに第2画像処理プロセスの処理内容が限定されないよう、処理時間Bを変化させることもできるが、この変化も第1画像処理プロセスの発生元である第1プロセス処理部202による指示によってのみ可能となるため、この変化によってベース画像の生成が想定外に遅延したりすることがなくなり、生成された動画像のリアルタイム性は保証される。以上のことから、処理時間Aと処理時間Bの和が、例え垂直同期信号の周期と非同期であったとしても、リアルタイム性に優れた動画像を生成することが可能となる。
さらに本実施の形態では、第1画像処理プロセスにおいて生成されるベース画像の画像データの、フレームバッファ109内でのアドレス情報を、当該プロセスの発生元である第1プロセス処理部202が決定し、第2プロセス処理部204に通知する。これにより、第2プロセス処理部が要求する第2画像処理プロセスでは、処理対象となるベース画像の画像データの格納領域が変動しても、常にそのデータが特定される。結果としてベース画像に含ませるデータサイズを可変としたり、フレームバッファ109に格納しておくベース画像や表示画像の枚数を可変とすることができるため、多様な画像をアプリケーションの処理状況などに応じて表示させることができる。
これらのことから本実施の形態によれば、処理時間や一時記憶させる画像データのサイズなどグラフィックプロセッサ100での処理条件を、アプリケーション側で設定可能としながらもリアルタイム性を損なわない情報処理装置を実現することができる。これにより、アプリケーションのプログラム設計の自由度が増し、幅広い画像世界の表現が可能となる。また本実施の形態は垂直同期信号の周期と異なった画像処理でもリアルタイム性が保持されるため、アプリケーションのプログラム設計時に考慮することにより、周波数の異なる表示装置においても容易に適用が可能である。
以上、本発明を実施の形態をもとに説明した。上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
本実施の形態における情報処理装置の全体構成を示す図である。 本実施の形態におけるグラフィックプロセッサ、メインプロセッサ、メインメモリ、ローカルメモリ、およびディスプレイコントローラの構成を示す図である。 本実施の形態のグラフィックプロセッサにおいて、第1画像処理プロセスを実行する様子を説明する模式図である。 本実施の形態のグラフィックプロセッサにおいて、第2画像処理プロセスを実行する様子を説明する模式図である。 本実施の形態において、第1画像処理プロセスおよび第2画像処理プロセスの切り替えおよび、生成された画像の表示切り替えを行う処理の手順を示すフローチャートである。 本実施の形態において、第1プロセス処理部および第2プロセス処理部による命令情報の発行とアドレス情報の送信のタイミングを示すタイミングチャートである。 本実施の形態において、第1プロセス処理部および第2プロセス処理部による命令情報の発行とアドレス情報の送信のタイミングの、別の場合を示すタイミングチャートである。
符号の説明
50 メインメモリ、 100 グラフィックプロセッサ、 102 制御ブロック、 104 ディスプレイコントローラ、 106 演算処理部、 108 ローカルメモリ、 109 フレームバッファ、 112 命令取得部、 114 画像完成通知部、 116 プロセス切り替え部、 118 処理終了通知部、 200 メインプロセッサ、 202 第1プロセス処理部、 204 第2プロセス処理部、 206 処理時間決定部、 208 切り替え命令発行部、 210 画像切り替え要求部、 500 表示装置、 1000 情報処理装置。

Claims (15)

  1. 表示単位の第1の画像の画像データを生成する第1の画像処理プロセスと、前記第1の画像に処理を施し第2の画像を生成する第2の画像処理プロセスと、を切り替えて実行するグラフィックプロセッサと、
    前記グラフィックプロセッサを制御するメインプロセッサと、
    を備え、
    前記グラフィックプロセッサは、
    前記第1の画像処理プロセスの1回の処理時間を伸縮して実行し、前記第2の画像処理プロセスの1回の処理を所定の処理時間で実行する演算処理部と、
    前記メインプロセッサに対して前記第1の画像処理プロセスの1回の処理終了の通知を行う処理終了通知部と、
    を備え、
    前記メインプロセッサは、
    前記演算処理部における処理を、前記処理終了通知部が通知した前記第1の画像処理プロセスの1回の処理終了を検知して前記第1の画像処理プロセスから前記第2の画像処理プロセスに切り替え、前記所定の処理時間経過時点で前記第2の画像処理プロセスから前記第1の画像処理プロセスに切り替えるよう、前記グラフィックプロセッサへ要求するプロセス切り替え要求部と、
    を備えたことを特徴とする情報処理装置。
  2. 前記演算処理部における前記第1の画像処理プロセスの1回の処理の時間は、前記第1の画像処理プロセスの1回の処理に要求された所定の処理内容終了時点で終了することを特徴とする請求項1に記載の情報処理装置。
  3. 前記第2の画像を表示する表示装置を制御する表示装置制御部をさらに備え、
    前記グラフィックプロセッサは、前記演算処理部が実行する前記第2の画像処理プロセスにおいて、新たな前記第2の画像の画像データの生成が完了した際、その旨の通知を前記メインプロセッサに対して行う画像完成通知部をさらに備え、
    前記メインプロセッサは、前記画像完成通知部が通知した前記新たな第2の画像の画像データの生成完了通知を取得し、前記表示装置制御部へ画像切り替え要求を行う画像切り替え要求部をさらに備え、
    前記表示装置制御部は、前記画像切り替え要求部からの切り替え要求を受け取った後、前記表示装置に前記新たな第2の画像を表示するよう前記表示装置を制御することを特徴とする請求項1または2に記載の情報処理装置。
  4. 前記情報処理装置は、前記グラフィックプロセッサが前記第1の画像の画像データを一時記憶する記憶領域を含むローカルメモリをさらに備え、
    前記メインプロセッサは、
    前記グラフィックプロセッサに対する、前記第1の画像処理プロセスにおける処理内容の要求情報を生成して発行する第1プロセス処理部と、
    前記グラフィックプロセッサに対する、前記第2の画像処理プロセスにおける処理内容の要求情報を生成して発行する第2プロセス処理部と、
    をさらに備え、
    前記第1プロセス処理部は、前記第1の画像の画像データの前記ローカルメモリ内の記憶領域に係る情報を前記第1の画像処理プロセスにおける処理内容の要求情報を生成する際に決定し、決定した前記第1の画像の画像データの記憶領域に係る情報を前記第2プロセス処理部へ供給し、
    前記第2プロセス処理部は、前記第1プロセス処理部より取得した前記記憶領域に係る情報を、前記第2の画像処理プロセスにおける処理内容の要求情報に含め、
    前記グラフィックプロセッサにおける前記演算処理部は、前記第2の画像処理プロセスにおいて、前記第2プロセス処理部から取得した命令情報に含まれる前記記憶領域に係る情報に基づき前記第1の画像の画像データを特定し、特定した画像データに処理を施すことを特徴とする請求項1から3のいずれかに記載の情報処理装置。
  5. 前記プロセス切り替え要求部は、前記演算処理部における処理を、あらかじめ定められた固定の処理時間経過時点で前記第2の画像処理プロセスから前記第1の画像処理プロセスに切り替えるよう、前記グラフィックプロセッサへ要求することを特徴とする請求項1から4のいずれかに記載の情報処理装置。
  6. 前記プロセス切り替え要求部は、前記演算処理部における処理を、前記第1プロセス処理部からの要求に従い、あらかじめ定められた複数の処理時間から選択した処理時間経過時点で前記第2の画像処理プロセスから前記第1の画像処理プロセスに切り替えるよう、前記グラフィックプロセッサへ要求することを特徴とする請求項4に記載の情報処理装置。
  7. 前記第2プロセス処理部は、前記第1プロセス処理部が供給する前記記憶領域に係る情報を取得した後、前記記憶領域に係る情報を含めた、前記第2の画像処理プロセスにおける処理内容の要求情報を生成することを特徴とする請求項4に記載の情報処理装置。
  8. 前記メインプロセッサは前記処理内容の要求情報を記憶するメインメモリをさらに備え、
    前記第2プロセス処理部は、前記第1プロセス処理部が供給する前記記憶領域に係る情報を取得する前に、前記第2の画像処理プロセスにおける処理内容の要求情報を、前記記憶領域に係る情報を除いて生成して前記メインメモリに記憶させ、前記第1プロセス処理部が供給する前記記憶領域に係る情報を取得した際、前記メインメモリに記憶させた前記第2の画像処理プロセスにおける処理内容の要求情報へ前記記憶領域に係る情報を書き込むことにより、前記第2の画像処理プロセスにおける処理内容の要求情報を完成させることを特徴とする請求項4に記載の情報処理装置。
  9. 前記演算処理部は、前記第2の画像処理プロセスにおいて、前記ローカルメモリ内の記憶領域に記憶された前記第1の画像の画像データに書き込みを行うことにより前記第2の画像の画像データを生成することを特徴とする請求項4から8のいずれかに記載の情報処理装置。
  10. 前記演算処理部は、前記第2の画像処理プロセスにおいて、前記ローカルメモリ内の記憶領域に記憶された前記第1の画像の画像データを読み出し、読み出した画像データに対して処理を施した結果得られた前記第2の画像の画像データを前記ローカルメモリ内の記憶領域に記憶させることを特徴とする請求項4から8のいずれかに記載の情報処理装置。
  11. 表示単位の第1の画像の画像データを生成する第1の画像処理プロセスと、前記第1の画像に処理を施し第2の画像を生成する第2の画像処理プロセスと、を切り替えて実行する演算処理部と、
    前記演算処理部における処理を、所定の処理内容終了時点で前記第1の画像処理プロセスから前記第2の画像処理プロセスへ切り替え、所定の処理時間経過時点で前記第2の画像処理プロセスから前記第1の画像処理プロセスへ切り替える切り替え処理部と、
    を備えたことを特徴とするグラフィックプロセッサ。
  12. 前記演算処理部が実行する前記第2の画像処理プロセスにおいて、新たな前記第2の画像の画像データの生成が完了した際、その旨の通知を発行することにより表示装置に前記新たな第2の画像を表示させる画像完成通知部をさらに備えたことを特徴とする請求項11に記載のグラフィックプロセッサ。
  13. 表示単位の第1の画像の画像データを生成しメモリ内の記憶領域に一時記憶させる第1の画像処理プロセスと、前記メモリ内の記憶領域に記憶された前記第1の画像の画像データを特定し、処理を施して第2の画像を生成する第2の画像処理プロセスと、を切り替えて実行するグラフィックプロセッサを制御する制御用プロセッサであって、
    前記グラフィックプロセッサに対する、前記第1の画像処理プロセスにおける処理内容の要求情報を生成して発行する第1プロセス処理部と、
    前記グラフィックプロセッサに対する、前記第2の画像処理プロセスにおける処理内容の要求情報を生成して発行する第2プロセス処理部と、
    を備え、
    前記第1プロセス処理部は、前記第1の画像の画像データの前記メモリ内での記憶領域に係る情報を前記第1の画像処理プロセスにおける処理内容の要求情報を生成する際に決定し、前記第1の画像処理プロセスにおいて生成した前記第1の画像の画像データを、決定した記憶領域に一時記憶させるとともに、前記記憶領域に係る情報を前記第2プロセス処理部へ供給し、
    前記第2プロセス処理部は、前記第1プロセス処理部より取得した前記記憶領域に係る情報を、前記第2の画像処理プロセスにおける処理内容の要求情報に含めることにより、前記第2の画像処理プロセスにおいて、前記グラフィックプロセッサに前記第1の画像の画像データを特定させることを特徴とする制御用プロセッサ。
  14. 第1の画像の画像データを生成するプロセスを実行するステップと、
    前記第1の画像の画像データが少なくとも所定の単位分生成された後に、前記第1の画像に処理を施して第2の画像の画像データを生成するプロセスへの切り替えを行うステップと、
    前記第2の画像の画像データを生成するプロセスを実行するステップと、
    前記第2の画像の画像データを生成するプロセスに対して定められた処理時間が経過した時点で、前記第1の画像の画像データを生成するプロセスへの切り替えを行うステップと、
    を含むことを特徴とする情報処理方法。
  15. 前記第2の画像の画像データを生成するプロセスを実行するステップにおいて、前記第2の画像の画像データが少なくとも表示単位分生成された際、その旨の通知を発行するステップと、
    前記通知が発行された後、前記第2の画像を表示装置へ表示するステップと、
    をさらに含むことを特徴とする請求項1に記載の情報処理方法。
JP2005323784A 2005-11-08 2005-11-08 情報処理装置、グラフィックプロセッサ、制御用プロセッサおよび情報処理方法 Expired - Fee Related JP4011082B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005323784A JP4011082B2 (ja) 2005-11-08 2005-11-08 情報処理装置、グラフィックプロセッサ、制御用プロセッサおよび情報処理方法
PCT/JP2006/318482 WO2007055067A1 (ja) 2005-11-08 2006-09-19 情報処理装置、グラフィックプロセッサ、制御用プロセッサおよび情報処理方法
EP06798093A EP1947602B1 (en) 2005-11-08 2006-09-19 Information processing device, graphic processor, control processor, and information processing method
US11/911,809 US7999814B2 (en) 2005-11-08 2006-09-19 Information processing apparatus, graphics processor, control processor and information processing methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005323784A JP4011082B2 (ja) 2005-11-08 2005-11-08 情報処理装置、グラフィックプロセッサ、制御用プロセッサおよび情報処理方法

Publications (2)

Publication Number Publication Date
JP2007133493A JP2007133493A (ja) 2007-05-31
JP4011082B2 true JP4011082B2 (ja) 2007-11-21

Family

ID=38023074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005323784A Expired - Fee Related JP4011082B2 (ja) 2005-11-08 2005-11-08 情報処理装置、グラフィックプロセッサ、制御用プロセッサおよび情報処理方法

Country Status (4)

Country Link
US (1) US7999814B2 (ja)
EP (1) EP1947602B1 (ja)
JP (1) JP4011082B2 (ja)
WO (1) WO2007055067A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5217270B2 (ja) * 2007-06-26 2013-06-19 ソニー株式会社 画像処理装置およびその方法、並びにプログラム
KR100907465B1 (ko) 2007-12-28 2009-07-10 엠텍비젼 주식회사 이미지 신호의 처리 방법 및 이를 수행하는 신호 처리 장치
CN102053871B (zh) * 2009-10-28 2013-03-13 ***通信集团公司 一种应用程序图像的显示方法和装置
JP5746100B2 (ja) * 2011-12-27 2015-07-08 京セラドキュメントソリューションズ株式会社 画像形成装置
CN109618207B (zh) * 2018-12-21 2021-01-26 网易(杭州)网络有限公司 视频帧的处理方法、装置、存储介质及电子装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6336444A (ja) * 1986-07-31 1988-02-17 Nec Corp 情報処理装置の空き時間率調整方式
US5349680A (en) * 1990-11-07 1994-09-20 Kabushiki Kaisha Toshiba Information processing apparatus for executing application programs under control of a system program
US5619624A (en) * 1994-05-20 1997-04-08 Management Graphics, Inc. Apparatus for selecting a rasterizer processing order for a plurality of graphic image files
JP3898789B2 (ja) * 1996-12-05 2007-03-28 富士通株式会社 周期プロセス負荷制御システムおよび周期プロセス負荷制御方法
JP3467753B2 (ja) * 1998-08-31 2003-11-17 セイコーエプソン株式会社 画像処理システム、画像処理方法および画像処理モジュールを記録した媒体
JP2002196924A (ja) * 2000-12-27 2002-07-12 Fujitsu Ltd プロセッサ制御装置及びプロセッサ制御方法
JP2002328818A (ja) 2001-02-27 2002-11-15 Sony Computer Entertainment Inc 情報処理装置、統合型情報処理装置、実行負荷計測方法、コンピュータプログラム

Also Published As

Publication number Publication date
EP1947602A1 (en) 2008-07-23
US20080211820A1 (en) 2008-09-04
EP1947602A4 (en) 2010-02-17
WO2007055067A1 (ja) 2007-05-18
JP2007133493A (ja) 2007-05-31
EP1947602B1 (en) 2013-03-27
US7999814B2 (en) 2011-08-16

Similar Documents

Publication Publication Date Title
JP4383853B2 (ja) 時間アロケータを有するグラフィックレンダリングエンジンを用いる装置、方法及びシステム
KR100668002B1 (ko) 그래픽 문맥 관리자를 구비하는 그래픽스-렌더링 엔진을갖는 장치, 방법, 및 시스템
JP4372043B2 (ja) コマンド実行制御装置、コマンド実行指示装置およびコマンド実行制御方法
US6844879B2 (en) Drawing apparatus
US8941669B1 (en) Split push buffer rendering for scalability
JP2001243481A (ja) 画像生成装置
US20060085795A1 (en) Memory control method of graphic processor unit
JP2006318178A (ja) データ転送調停装置およびデータ転送調停方法
JP4011082B2 (ja) 情報処理装置、グラフィックプロセッサ、制御用プロセッサおよび情報処理方法
US8447035B2 (en) Contract based memory management for isochronous streams
JP4318664B2 (ja) 情報処理装置およびタスク実行方法
JP2006301724A (ja) メモリコントローラ、画像処理コントローラ及び電子機器
JP4190476B2 (ja) グラフィックプロセッサ、制御用プロセッサおよび情報処理装置
EP1647887A2 (en) Apparatus for efficient image processing
MXPA02005310A (es) Sistema de procesamiento de datos, programa de computadora y medio de registro.
WO2006038350A1 (ja) 情報処理装置、データ伝送方法および電子機器
JP2021033346A (ja) 画像処理装置、画像処理方法、及びプログラム
JP2015034891A (ja) レジスタ設定制御装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070706

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070814

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070904

R150 Certificate of patent or registration of utility model

Ref document number: 4011082

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130914

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees