JPS62256496A - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法

Info

Publication number
JPS62256496A
JPS62256496A JP9799886A JP9799886A JPS62256496A JP S62256496 A JPS62256496 A JP S62256496A JP 9799886 A JP9799886 A JP 9799886A JP 9799886 A JP9799886 A JP 9799886A JP S62256496 A JPS62256496 A JP S62256496A
Authority
JP
Japan
Prior art keywords
conductive layer
layer
hole
resist film
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9799886A
Other languages
English (en)
Inventor
旻 村田
臼井 充
稔 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9799886A priority Critical patent/JPS62256496A/ja
Publication of JPS62256496A publication Critical patent/JPS62256496A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子計算機などに使用されるLSIを搭載し
た多層配線基板の製造方法に係り、特にスルーホール部
の段差を解消するのに好適な多層配線基板の製造方法に
関する。
〔従来の技術〕
配線層と絶縁層とを交互に積層して成る多層配線基板に
おいては、絶縁層に形成された配線層どうしの接続を行
なうスルーホール部において段差が発生する。配線基板
の高精度化および高機能化に伴い、絶縁層の厚さおよび
配線層数が増大する。
この結果、上記段差は大きくなり、この段差をまたいで
スルーホール接続を行なうことが困難となる。
例えば特開昭59−227140号公報には、絶縁層の
段差を解消する方法が提案されている。この発明では、
■下層配線層上に形成された段差を有する層間絶縁層上
にホトレジスト層を塗布し、■上記段差上のホトレジス
ト層に開口を形成し、該開口部における上記層間絶縁層
の段差部分をウェットエツチングによって除去し、■上
記ホトレジスト層を除去した後、上記層間絶縁層上に新
たな層間絶縁層を形成する。
この公報の発明は、下層配線層によって生じる段差の解
消方法として記載しであるが、この方法は、スルーホー
ル部の形成によって生じる段差の解消に対しても適用で
きる。
〔発明が解決しようとする問題点〕
従来、スルーホール部の段差を解消するためには、スル
ーホール側壁の傾斜を緩やかにすることにより行なって
いたが、この方法では、高密度化に支障をきたす問題が
ある。
−そのため、上述のようにホトレジスト層によるマスク
を用いて段差を解消する方法をとる。しかし、この方法
では、上記下層配線層のパターニングに使用したのと同
一のマスクを用いて、上記段差上のホトレジスト層に開
口を形成する。したがって、2つのホトマスク間での位
置合わせが必要となり、従来よりもこの位置合わせ工程
が増加し、しかも高精度の位置合わせを必要とする問題
がある。
本発明の目的は、このような問題点を解決し、工程数を
増やさないで、容易に絶縁層のスルーホール部における
段差を解消できる多層配線基板の製造方法を提供するこ
とにある。
〔問題点を解決するための手段〕
上記目的を達成するため、本発明の多層配線基板の製造
方法は、絶縁層に形成されたスルーホールが埋まるよう
に導電層を形成する工程と、上記工程によって上記スル
ーホールの中央に凹部が生じた上記導電層上にレジスト
膜を形成する工程と、上記レジスト膜の全面をドライエ
ツチングして上記凹部にレジスト膜を残存させる工程と
、上記スルーホール内以外の上記導電層を除去する工程
とを含むことを特徴とする。
〔作用〕
所定の位置にスルーホールを有する絶縁層上に上記スル
ーホールが埋まる厚さに導電層を形成すると、上記スル
ーホール部の導電層の中央に凹部が生じる1次に、この
導電層上にレジスト膜を形成すると、該レジスト層が該
導電層の上記凹部において他の部分より極端に厚く形成
される0次に。
このレジスト膜を全面ドライエツチングすると、上記凹
部内のレジスト膜は膜厚が厚いために残存する。次に、
このレジスト膜を残存させたまま、上記スルーホール内
以外の上記導電層を除去すると、上記凹部下の導電層は
、上記残存したレジスト膜がマスクとなって除去されず
、上記スルーホール内が、上面が平坦な導電層によって
充填される。
この後、この導電層を含む領域上に上層配線層を形成す
る1以上の工程を繰り返して、必要層数の多層配線基板
を形成する。
このように本発明では、ホトマスクを用いないで、スル
ーホール内部にのみ導電層を平坦に形成でき、したがっ
て、工程数を増加させることなく、絶縁層のスルーホー
ル部の段差が解消できる。
〔実施例〕
以下、本発明の実施例を図面を用いて説明する。
第1図(a)〜(g)は、本発明の一実施例の多層配線
基板の製造方法を示す工程断面図である。
まず、第1図(a)に示すように、アルミナセラミック
板もしくは厚膜多層配線板等の基体1上に、パターニン
グした薄膜下層配線層2を形成する。
次に、同図(b)に示すように、上記基体上に。
例えば日立化成工業株式会社製のピー・アイ・キュー(
PIQ)(商品名)をスピンナにより均一に回転塗布し
た後、熱処理して有機絶縁層のポリイミド膜から成る層
間絶縁層4を形成し、さらに、通常のホトエツチング工
程により層間絶縁層4の所定の位置にスルーホール3を
形成する。
次に、同図(C)に示すように、スルーホール3を介し
て下層配線層2と接続する銅、又は、クロムおよび銅か
ら成る導電層5をスパッタ法により基体上に成膜する。
(または、クロム、銅をスパッタ法で成膜した後、電気
めっきを行なう、)このときに、スルーホール3の部分
の導電層5の中央に凹部6が生じる。
次に、この上に、例えば東京応化株式会社製のオー・エ
ム・アール(OMR)−83(商品名)をスピンナによ
り回転塗布し、同図(d)に示すように、ホトレジスト
層7を形成する。このとき。
図示の如く、ホトレジスト層7は、導電層5の凹部6上
において他の部分より極端に厚く形成される。
次に、平行平板型のドライエツチング装置により酸素プ
ラズマを用いて、ホトレジスト層7の全面をドライエツ
チングする。このとき、同図(e)に示すように、凹部
6内のホトレジスト膜7は膜厚が厚いために残存する。
次に1例えば塩化第2銅系のエツチング液を用いて、同
図(f)に示すように、スルーホール3の内部以外の導
電層5を除去する。このエツチング工程において、導電
層5の凹部6に残存したホトレジスト層7がマスクとな
り、この部分の導電層はエツチングされず、スルーホー
ル内部における導電層5を平坦に充填することができ、
スルーホール部の段差をホトマスクを用いないで解消す
ることができる。
次に、同図(g)に示すように、ホトレジスト層7をエ
ツチングにより除去した後、上層導電層51を形成し、
通常のホトエツチング工程によりパターニングする。以
降必要層数まで上記工程を繰り返し、多層配線基板を形
成する。
〔発明の効果〕
以上説明したように、本発明によれば、スルーホール部
に導′に1層を形成する際に、ホトマスクを使用しない
で平坦に充填できるため、高精度の位置合わせを必要と
せず、工程数を増大させないで、容易にスルーホール部
の段差を解消でき、信頼性の高い高機能の多層配線基板
を実現できる。
【図面の簡単な説明】
第1図(a)〜(g)は本発明の一実施例の多層配線基
板の製造方法を示す工程断面図である。 1・・・厚膜多層配線板等の基体 2・・・下層配線層 3 ・・・スルーホール 4・・・層間絶縁層 5・・・導fIi層 6・・・導電層の凹部 7・・・ホトレジスト層 51・・・上層導電層

Claims (1)

  1. 【特許請求の範囲】 1、絶縁層に形成されたスルーホールが埋まるように導
    電層を形成する工程と、上記工程によって上記スルーホ
    ールの中央に凹部が生じた上記導電層上にレジスト膜を
    形成する工程と、上記レジスト膜の全面をドライエッチ
    ングして上記凹部にレジスト膜を残存させる工程と、上
    記スルーホール内以外の上記導電層を除去する工程とを
    含むことを特徴とする多層配線基板の製造方法。 2、上記導電層を2種の金属からなる2層構成に形成す
    ることを特徴とする特許請求の範囲第1項記載の多層配
    線基板の製造方法。
JP9799886A 1986-04-30 1986-04-30 多層配線基板の製造方法 Pending JPS62256496A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9799886A JPS62256496A (ja) 1986-04-30 1986-04-30 多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9799886A JPS62256496A (ja) 1986-04-30 1986-04-30 多層配線基板の製造方法

Publications (1)

Publication Number Publication Date
JPS62256496A true JPS62256496A (ja) 1987-11-09

Family

ID=14207328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9799886A Pending JPS62256496A (ja) 1986-04-30 1986-04-30 多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPS62256496A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7622183B2 (en) 1998-02-26 2009-11-24 Ibiden Co., Ltd. Multilayer printed wiring board with filled viahole structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7622183B2 (en) 1998-02-26 2009-11-24 Ibiden Co., Ltd. Multilayer printed wiring board with filled viahole structure
US7737366B2 (en) 1998-02-26 2010-06-15 Ibiden Co., Ltd. Multilayer printed wiring board with filled viahole structure
US8115111B2 (en) 1998-02-26 2012-02-14 Ibiden Co., Ltd. Multilayer printed wiring board with filled viahole structure
US8987603B2 (en) 1998-02-26 2015-03-24 Ibiden Co,. Ltd. Multilayer printed wiring board with filled viahole structure

Similar Documents

Publication Publication Date Title
US4897338A (en) Method for the manufacture of multilayer printed circuit boards
JPH0710030B2 (ja) 多層配線基板の製造方法
JPH053159B2 (ja)
US4963512A (en) Method for forming conductor layers and method for fabricating multilayer substrates
US4769309A (en) Printed circuit boards and method for manufacturing printed circuit boards
JPH0766552A (ja) 配線基板の製造方法
US6150074A (en) Method of forming electrically conductive wiring pattern
JPH0240233B2 (ja)
JPS62256496A (ja) 多層配線基板の製造方法
JP2749461B2 (ja) 多層回路基板及びその製造方法
US4847446A (en) Printed circuit boards and method for manufacturing printed circuit boards
JPH06177277A (ja) 半導体装置の製造方法
JPS59115589A (ja) 立体配線形成方法
JP3648753B2 (ja) 配線基板の製造方法
JPS63205992A (ja) 配線板の形成方法
JPS58213451A (ja) 多層配線の形成法
JP2644847B2 (ja) 多層配線基板及びその製造方法
JPS58216441A (ja) 半導体装置の多層配線構造
JPH03225894A (ja) プリント配線板の製造方法
JPH0661354A (ja) 半導体装置の製造方法
JPS62171194A (ja) マトリクス配線板
JPS6196796A (ja) 多層配線板
JPS62293644A (ja) 半導体装置の製造方法
JPS6146973B2 (ja)
JPH079933B2 (ja) 半導体装置の製造方法