JPS62247461A - ベクトル命令の実行時間計測方式 - Google Patents

ベクトル命令の実行時間計測方式

Info

Publication number
JPS62247461A
JPS62247461A JP61062426A JP6242686A JPS62247461A JP S62247461 A JPS62247461 A JP S62247461A JP 61062426 A JP61062426 A JP 61062426A JP 6242686 A JP6242686 A JP 6242686A JP S62247461 A JPS62247461 A JP S62247461A
Authority
JP
Japan
Prior art keywords
vector
unit
instruction
timer
scalar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61062426A
Other languages
English (en)
Other versions
JPH056228B2 (ja
Inventor
Kazushi Sakamoto
一志 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61062426A priority Critical patent/JPS62247461A/ja
Publication of JPS62247461A publication Critical patent/JPS62247461A/ja
Publication of JPH056228B2 publication Critical patent/JPH056228B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/80Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8053Vector processors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Complex Calculations (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 スカラユニソトとベクトルユニットとが並列動作する情
報処理装置において、ベクトルユニットがスカラユニッ
トから送られたベクトル命令を実行している時間のみを
計測して3課金やプログラムの性能評価を容易にする。
〔産業上の利用分野〕
本発明は、スカラユニットとベクトルユニットとを含む
情報処理装置におけるベクトル命令の実行時間計測方式
に関する。
〔技術の背景〕 一般に科学技術用計算機においては、高速化を実現する
ために、従来以下のような方法が取られている。
■ ベクトル命令を処理するベクトルユニットのデータ
処理能力を大きくする。
■ マルチシステムにする。
■の方法では、プログラム中のベクトル命令とその他の
命令との比率により、高速化の効果の大小が異なり、前
者の命令が占める割合が大きい程効果が大きくなる。
第5図にその具体例を示す。
第5図の(A)は、ベクトル命令の方がその他の命令よ
りも時間的比率が高い場合、そして第5図の(B)は、
その逆の場合について、それぞれ現状とベクトル命令の
処理能力を2倍にした場合とを対照させて、効果を示し
たものである。
すなわち(A)では、全体の処理時間が半分程度になる
が、 (B)ではほとんど変わらないという違いが生じ
る。
従って、単にベクトル命令の処理能力を大きくしても、
 (B)のようなその他の命令の比率が大きいプログラ
ムにおいては、計算機のバランスが悪くなり大きな高速
化の効果は得られない。
このため一般には、シングルシステムで最適な処理能力
のバランスを持つ装置ができた状態で。
それ以上の高速化を実現するためには、前記■のマルチ
システムの方法がとられる。
ところで科学計算処理等では、プログラムをFORTR
AN等で記述してあり、ベクトル処理を行うためには通
常FORTRANで記述されたものをそのまま処理する
ことは可能である。しかしその場合、ベクトル処理機能
の最大能力を引き出せれば問題ないが2通常では各機種
の特徴を生かすように、コンパイラ処理段階でプログラ
ムをチューニング(ベクトル処理効率を上げるため、ベ
クトルレングスが大きくなるようにプログラムを変更す
ること)してやる必要がある。この場合。
マルチシステムにおいて、チューニングする時点では同
一ジョブを何回流してもそれぞれの処理時間は全く同じ
にならなければならない。これは。
チューニングの効果があったかどうかを判断するためで
ある。
しかし、マルチシステムでは、科学技術計算のための命
令、たとえばベクトル命令を処理するベクトルユニット
が、その他の命令を処理する複数個のユニット、たとえ
ばスカラユニットにより共用されている場合には、1つ
のスカラユニットからベクトルユニットに依頼したベク
トル命令の実行時間は、同時に他のスカラユニットから
同一のベクトルユニットへ依頼されるベクトル命令の実
行によって影響を受けるため、状況により変動すること
になる。
このように、プログラムの改善のためには、プログラム
に含まれているスカシ命令。ベクトル命令のそれぞれの
実行時間を知ることが有力な助けとなる。
また2計算機においては、ジョブに対する課金のために
、プログラムの実行時間の情報が必要である。ところが
科学技術用計算機では、スカラ命令とベクトル命令とい
う処理時間の異なる命令が並列に動作しているため、従
来通りの単純な課金の方法では済まなくなってきている
〔従来の技術〕
次にベクトルプロセッサ(以後■Pと呼ぶ)を例にとり
、従来の技術を具体的に説明する。
VPは、ベクトル命令を処理するベクトルユニ7)(V
LI)と、その他の命令(スカラ命令)を処理するスカ
ラユニソト(S U)とを持つ。
まず基本的なシングルシステムのVP (VP−1で表
す)の構成例を第6図(a)に示す。
図において、600は主記憶装置(MSUで表す)、6
05は記憶制御装置(MCUで表す)。
610はVP−1,620はSU、630はVU−1で
ある。
次に、SUを2台とVUを1台持つマルチシステム(V
P−Mと呼ぶ)について、その構成例を第6図(b)に
示す。
第6図(b)において、600はMSU、605はMC
U、610はVP−M、620はS Uo 、  62
1はSU、、630はVU−Mである。なお■U−Mは
、VU−1の2倍の処理能力をもつ。
次に第6図(a)、 (b)に示す各構成例におけるプ
ログラムの実行の様子を、第7図(a)、 (b)によ
り説明する。
第7図(al、 (b)は、それぞれ第6図(a)、 
(blに対応しており、su、vu等が命令実行してい
る様子を示すタイムチャートである。
次に、第8図に、第6図(a)のシングルシステムにお
けるベクトルユニット■Uの構成を示す。
図において、800はMSU、805はMCU。
820はSU、830はVU、840はベクトル制御ユ
ニッ) (VCUで表す)、841は制御信号、850
はベクトル実行ユニン) (VEUで表す)、860は
ロードパイプライン、861はストアパイプライン、8
70はベクトルレジスタ(VRで表す)、880は加算
パイプライン、881は乗算パイプライン、882は除
算パイプラインである。
VCU840は、ベクトル命令を制御するユニットで、
制御信号841によりVEU850の命令実行を制御す
る。
VEU850は、ベクトル命令を実行するユニットであ
り、メモリとの間でデータ転送を行うロードパイプライ
ン860.ストアパイプライン861およびベクトルデ
ータを保持するVR870を持つ。
さらにVR870からベクトルデータを読み出して演算
を行い、結果をVR870に書き込む命令を実行するた
めに、加算パイプライン880゜乗算パイプライン88
1.除算パイプライン882を持つ。
ひとつのVPにおいては、MSUからの命令のフェッチ
をSUで行う。SUは、スカラ命令をフェッチしたとき
にはSU内で実行し、ベクトル命令をフェッチしたとき
にはVUに渡す。
次に第8図のVU内でベクトル命令を受ける回路を、第
9図に示す0図中の900はSU、910は第8図のM
CU840に対応する。ベクトル命令はバス901を通
して命令フェッチステージレジスタ(V F S Rで
表す)911に入力される。
ここでベクトルプロセッサステージレジスタ(VFSR
で表す)915に命令がなければ、VFSR911から
VFSR915に命令が移される。
しかしVFSR915に先行命令が入っているかあるい
は命令バッファ(VFRで表す)912に先行命令が入
っている時には、VFSR911からVFB912に命
令が移され、バッファリン゛グされる。
先行命令がVFSR915からぬけた時にVFB912
に命令が入っている場合には、VFB912からセレク
タ914を通って次のタイミングにVFSR915に命
令が入力される。
以上の動作は、命令フェッチ制御部913の制御のもと
に行われる。
VFSR915の命令は、命令デコーダ918および例
外チェック部919へ送られ、さらにべクトルキュース
テージレジスタ(VQSRで表す)916に送られ、命
令発信を制御する。
命令フヱソチ制御部913は、VFB912のつまり具
合と、VPSR915での命令の有無を見て、VFB9
12.VPSR915への命令の人力、セレクト制御を
行う。またVFB912が一杯になると、VUFull
信号を制御線902を介してSU900に送り、5U9
00からの以後の命令の送出を止める。
例外チェック部919は、VPSR915にある命令の
例外チェックとデコード結果のチェックを行う。
命令管理制御部917は、命令デコーダ918から送ら
れるデコード情報及びVQSR916からの情報によっ
て命令発信を制御するとともに。
VEUで実行されている命令の管理を行う。これらの制
御はVEUへの制御信号920により行われる。
次に、第6図(b)に示されているマルチシステムのV
U−MにおけるVCUの回路構成を第1O図に示す。第
10図において、1030のVFUOと1040のVF
U、との回路および動作機能は。
第9図の911〜916,918〜919の回路部分と
基本的に同じである。V F Uo 、  V F U
+はそれぞれ独立に動作し、  S Uo 、  S 
U+ との間で命令転送、命令のバッファリング、デコ
ード。
例外チェック等を行う。
1050は、命令切換制御部であり、SU、から送られ
たベクトル命令(以後0系のベクトル命令と呼ぶ)とS
U、から送られたベクトル命令(以後1系のベクトル命
令と呼ぶ)のどちらをVEUで実行するかを選択する制
御を行う。
1051はその選択信号を送る信号線であり。
選択信号は、1052.1053で示すセレクタSEL
に送られる。
セレクタ1052.1053は、VQSRIO61と命
令管理制御部1060に入力する情報をθ系か1系かに
切り換える。命令管理制御部1060とVQSR106
1とは、それぞれ第9図の917と916とに対応して
いる。
次にプログラムの実行の様子を第7図(b)を用いて説
明する。
第7図(b)において、ToからT、ではSue。
SU、共にスカラ命令を実行しており、ベクトル命令は
ない。T1ではSUO,SU、両方からベクトル命令が
VUに送られ、それぞれVFUa。
VFUIに入力される。
ここで、第10図の命令切換制御部1050によって、
0系、1系の選択が行われるが、この例では、0系のプ
ライオリティを高くしであるので。
T1からθ系のベクトル命令が実行される。
0系からのベクトル命令のかたまり(命令パケットと呼
ぶ)がすべて終了するまで1系のベクトル命令パケット
は実行待ちとなる(twの期間で示す)。
TtでO系の最初のパケットが終了し、命令切換制御部
1050によって命令実行が1系に切換えられる。
〔発明が解決しようとする問題点〕
汎用計算機においては、従来からプログラムの実行時間
を計測するために、各種のタイマが設けられている。
科学技術計算機においても、これらのタイマは。
スカラユニット内に設けられており、プログラムの経過
時間を計測するために使われている。しかしこのプログ
ラムの経過時間は、スカラ命令およびベクトル命令を含
めた動作時間を示すものである。
このように、従来のタイマは、あくまでも経過時間を測
っていくものであり、かならずしも命令の実行時間とは
対応しない。またスカラ命令とベクトル命令とを分離し
てそれぞれの実行時間を測定することはできなかった。
〔問題点を解決するための手段〕
本発明は、ベクトルユニット内にベクトルタイマを設け
、ベクトル命令の実行中、カウントアツプ動作を行わせ
て、ベクトル命令のみの実行時間を独立に計測可能にす
るものである。
第1図および第2図に、それぞれスカラユニットが1つ
の場合と複数の場合との本発明の原理的構成を示す。
第1図において。
100はMSU。
105はMCU。
110はシングルシステムのベクトルプロセッサVP−
1゜ 120はスカラユニットSU。
130はベクトルユニットVU。
131は命令管理制御部。
132はベクトルタイマVT。
133はタイマ制御信号TC。
134はクロック信号CLOCKである。
スカラユニットSUは、ベクトル命令を含むプログラム
を実行し、ベクトル命令を検出すると。
ベクトルユニットVU−1にその処理を依頼する。
ベクトルユニットVU−1は、スカラユニットSUから
依頼されたベクトル命令を受は取ると。
命令管理制御部131で図示されていないベクトル実行
ユニット(V E U)で実行管理するとともに、その
ベクトル命令の実行開始から実行終了までの時間を、ベ
クトルタイマVTに計測させる。
このため、ベクトルタイマVTにベクトル命令実行中を
示すタイマ制御信号TCを与える。
ベクトルタイマVTは、クロック信号CLOCKをカウ
ントアツプすることにより時間を計測する。
ベクトルタイマVTは、命令管理制御部131から与え
られるタイマ制<TfJ信号TCによって、ベクトル命
令実行中以外の期間、クロック信号CLOCKのカウン
トアツプを行うのを禁止される。
このようにして、ベクトルタイマVTには、ベクトル命
令が実行されるたびに、その実行時間が累積されてゆく
第2図において。
200はMSU。
205はMCU。
210はマルチシステムのベクトルプロセッサVP−M
220はスカラユニット5U(1゜ 221はスカラユニットSUt。
230はベクトルユニットVU−M。
231は命令管理制御部。
232はスカラユニットSUOに対応するベクトルタイ
マVT、。
233はスカラユニットSUlに対応するベクトルタイ
マVT、。
234はスカラユニットSueからのベクトル命令の実
行中を示すタイマ制御信号’rco。
235はスカラユニットSU、からのベクトル命令の実
行中を示すタイマ制御信号TC,。
236はクロック信号CLOCKである。
スカラユニットsu、、sutはそれぞれ並行してプロ
グラムを実行し、各々ベクトル命令を検出すると、ベク
トルユニットVU−Mに処理を依頼する。
ベクトルユニットVU−Mの命令管理制御部231は、
スカラユニットSU、、SU、からベクトル命令の処理
依願を受けると、それらのベクトル命令をその発行元(
依頼元)のスカラユニットが識別できるようにして管理
し、実行期間中、その発行元スカラユニットに対応する
ベクトルタイマのみがカウントアツプ動作を行うように
、各ベクトルタイマVT0.VT、に、それぞれタイマ
制御信号TC,,TC,を印加する。
各ベクトルタイマv’r、、VT、は、タイマ制御信号
’rco 、TCIによって禁止されないとき。
クロック信号CLOCKをカウントアツプする。
このようにして、ベクトルタイマVT、、VT、には、
スカラユニットSU、、SU、からそれぞれベクトルユ
ニットVU−Mに依頼されるベクI・ル命令の実行時間
が、スカラユニット対応で別々に累積される。
〔作用〕
本発明によれば、スカラユニットからベクトルユニット
に依頼されたベクトル命令が実行されるまでの待ち時間
を除いた正味の実行時間だけを計測することができ、特
にマルチシステムの複数のスカラユニットからのベクト
ル命令を1つの共用ベクトルユニットで処理する場合、
各スカラユニソトからの依頼相互の影響を除いたスカラ
ユニットごとの正確なベクトル命令実行時間を計測でき
る。
〔実施例〕
第3図は、第1図に示されているシングルシステムに適
用された本発明の1実施例であり2図示の構成は、第9
図の従来例におけるベクトル制御ユニット■CUを改良
したものとして、対応的に示しである。
第3図に示されている参照番号と構成要素との対応は次
の通りである。
300:5U 301:ベクトル命令を送るバス 302:VUFull信号を送る制御線310:ベクト
ルユニットV U −1のベクトル制御ユニットVCU 311:命令フェッチステージレジスタVFS312:
命令バッファVFR 313:命令フェッチ制御部 314:セレクタ5EL 315:ベクトルプロセッサステージレジスタPSR 316:ベクトルキューステージレジスタVQR 317:命令管理制御部 318:命令デコーダDEC 319:タイマ制御信号線 320:AND回路 321:ベクトルタイマVT 322:クロック信号線 動作においてベクトル命令は、バス301を通してVF
SRに入力される。ここでVPSRに命令がなく、空き
となっていれば、VFSRからVFSRに命令が移動さ
れる。VPSRに先行命令が入っているか、あるいはV
FBに先行命令が入っているときは、VFSRの命令は
VFRに送られて、一時的に保持(パフファリング)さ
れる。
先行命令がVPSRから送出され、空きとなったときに
、VFBに命令が入っていると、その命令は、VFBか
らセレクタSELを通って9次のタイミングでVPSR
に入力される。
以上の制御は、命令フェッチ制御部313により行われ
る。
VPSRは、命令デコーダDECで命令を識別するため
の命令レジスタである。またVQSRは。
命令管理制御部による命令発信を制御するための命令レ
ジスタである。
命令命令フェッチ制御部313は、命令フェッチを制御
し、VFBの詰り具合、VPSRにおける命令の有無を
見て、VFB、VPSRへの命令の入力やセレクタSE
Lの選択制御を行う、またVFBが一杯になると、制御
信号線302を介して、 VU Full信号をSUに
送り、SUからのそれ以上の命令の送出を止めさせる。
命令デコーダDECは、VPSRにある命令のデコード
を行う。
命令管理制御部317は、命令デコーダDECから送出
されるデコード情報およびVQSRからの情報によって
、VQSRにある命令の命令発信を制御する。
ベクトルタイマVTは、クロック信号線322からのク
ロック信号CLOCKを+1ずつカウントアツプするカ
ウンタである。CLOCKは、命令管理制御部317か
ら出力されるタイマ制御信号TCにより、AND回路3
20で、ベクトルタイマVTの入力を制御される。
命令管理制御部317は、ベクトル命令の実行中である
ときにのみ、タイマ制御信号TCをONにする。
第4図は、第2図に示されているマルチシステムが適用
された本発明の1実施例であり1図示の構成は、第10
図の従来例におけるVUを改良したものとして、対応的
に示しである。
第4図に示されている参照番号に構成要素との対応は次
の通りである。
400ニスカラユニツトSU。
401ニスカラユニツトSU。
405:ベクトルユニットVU−M 406:ベクトル制御ユニットVCU 411.421:ベクトル命令を送るバス412.42
2:ベクトル命令送出を禁止するVU Full信号を
送る制御信号線 413.423:命令フェッチステージレジスタV F
 S Ro 、 V F S RI414.424:命
令ハラ7 ア” F B +l l  V FB+ 415.425:セレクタ5EL 416.426:命令命令フェッチ制御部417.42
7:実行時間ベクトルタイマVTEo 、VTEI 430:命令切換制御部 431:セレクタ5EL 432:命令発信バッファ 433:フラグ 434:命令管理制御部 435:クロック信号線 441.451:待ち時間ベクトルタイマVTW o 
、  V T W + 442.452:AND回路 443.453:ベクトル命令インタロツタ信号を送る
制御信号線 444.454:他SU使用中信号線 動作において、まずSUoからバス411を通してVF
SRoにベクトル命令が送られたものとする。このとき
、命令フェッチステージレジスタVFSROが空きであ
り、命令切換制御部430がSUa側に向いていると、
セレクタ5EL415およびセレクタ5EL431を通
して、命令発信バッファ432に転送される。
フラグ433は、Oのときに5U(1からのベクトル命
令であることを示し、1のときにSU、からのベクトル
命令であることを示す。これらの情報は命令管理制御部
434に送られる。
命令管理制御部434では、どちらのスカラユニットか
らのベクトル命令がどういう状態で実行されているかを
管理する。そしてこのとき、フラグ433の内容により
実行時間ベクトルタイマ■TE(1、VTEIを選択し
て、SUa 、SO,別に計測させる。
バッファVFB0がいっばいであると、命令命令フェッ
チ制御部416から、SU、に対し、制御信号線412
を介して、命令の送出を禁止する信号を送る。SU、に
関しても動作は同じである。
命令切換制御部430は、どちらのSUからの命令を受
は付けるかを制御するもので、受は付けを禁止している
SUに対して、制御信号線412あるいは422を介し
て信号を送る。さらにセレクタ5EL431を制御する
とともに、フラグ433をセントする。
各SUでは、命令送出禁止信号を受は取ってから後にベ
クトル命令が現れると、この命令の送出を禁止し、SO
内でインタロックをかけておく。
このとき、VUに対して、制御信号線443あるいは4
53を介してベクトル命令インクロック信号を送る。
VU側では、各SUごとに待ち時間ベクトルタイマVT
Wo 、VTWIを持っており、AND回路442ある
いは452からの出力によってクロック信号CLOCK
のカウントアツプを制御する。
AND回路442は、命令切換制御部430から送られ
る現在地のSUA<VUを使っていることを示す他SU
使用中信号と、ベクトル命令インクロック信号とのAN
D論理をとり、VTWIに出力信号を送る。
これにより、v’rwoは、他のSUがVUを使ってい
るために自分のSUからのベクトル命令が止められてい
る期間を計測できる。VTW、についても、同様な動作
が行われる。
これらの待ち時間ベクトルタイマVTW、、V’r w
 、を使用することにより、CPU時間を使ってプログ
ラムの課金を行うよ・うな場合に、他のSUがVUを使
っているためにCPU時間が受ける影響を、CPU時間
からVTWI値を引くことにより取り除くことができる
さらに、SUが複数台まれるマルチシステムにおいて、
システム全体の効率を上げるために、■TWの値を用い
て各SUに対するプログラムのスケジュール制御を最適
化することができる。
〔発明の効果〕
ベクトル命令の実行時間を知ることにより、たとえばジ
ョブの中でベクトルユニットが動作した分を別の課金と
して扱うことができる。
またプログラムの改善を行う時に、ベクトル命令の実際
の実行時間を知ることにより、効率のよいプログラムを
作ることができる。
【図面の簡単な説明】
第1図および第2図はそれぞれシングルシステムとマル
チシステムによる本発明の原理的構成図。 第3図はシングルシステムによる実施例の構成図。 第4図はマルチシステムによる実施例の構成図。 第5図はベクトル命令処理の高速化効果の説明図。 第6図は従来のベクトルプロセッサの構成図、第7図は
各ff(ベクトルプロセッサのプログラム実行比較を示
すタイムチャート第8図はシングルシステムvUの構成
図、第9図は従来例のシングルシステムのVCUの構成
図、第10図は従来例のマルチシステムのVCUの構成
図である。 第1図および第2図中。 110ニシングルシステムのベクトルユニットP−1 120ニスカラユニツト5U t3O:ベクトルユニット■υ 131:命令管理制御部 132:ベクトルタイマ 133:タイマ制御信号TC 134:クロック信号CLOCK 21O:マルチシステムのベクトルプロセッサP−M 220.221ニスカラユニットSU、、SU。 230:ベクトルユニットVU−M 231:命令管理制御部 232.233:ペクト7L/ タイ? V T 6 
、  V T 1234.235:タイマ制御信号TC
,,TC。 236:クロック信号CLOCK 第 1 図 第 2 図 (A)           (B) NクトI−会合々り璽の馬連化効果 第  5f!1 (Q)VP−1 一一◆時間 口=:コ  スカク今・金つ亥I咋I4pH1W乙乙乙
  べ゛7トル4ン4′句宴すill八jへ李!イクト
ル7’CN!づe 7’Q 7”りA宴才↑π辛辷Y 
 7  区 ンンク′ルシ′ステムシLII)4A’$  8   

Claims (3)

    【特許請求の範囲】
  1. (1)スカラ命令を処理するスカラユニットと、スカラ
    ユニットから依頼されたベクトル命令を処理するベクト
    ルユニットとから構成される情報処理装置において、 上記ベクトルユニットは、動作時にクロックをカウント
    アップするベクトルタイマ(132)をそなえ、ベクト
    ルユニットが上記スカラユニットから処理を依頼された
    ベクトル命令を実行していない期間は上記ベクトルタイ
    マ(132)のカウントアップ動作を禁止することによ
    り、ベクトルユニットがスカラユニットから依頼された
    ベクトル命令を実行している時間だけをベクトルタイマ
    (132)に計測可能にしたことを特徴とするベクトル
    命令の実行時間計測方式。
  2. (2)スカラ命令を処理する複数のスカラユニットと、
    これらのスカラユニットから依頼されたベクトル命令を
    処理するベクトルユニットとから構成される情報処理装
    置において、 ベクトルユニットは、動作時にクロックをカウントアッ
    プするベクトルタイマ(232、233)をスカラユニ
    ットごとに1つずつそなえ、 上記各スカラユニットごとのベクトルタイマ(232、
    233)は、対応しているスカラユニットがベクトルユ
    ニットに依頼したベクトル命令が実行されている期間以
    外は、カウントアップ動作を禁止されるように制御して
    、各スカラユニットごとにベクトルユニットが依頼され
    たベクトル命令を実行している時間だけを、それぞれの
    ベクトルタイマ(232、233)に計測可能にしたこ
    とを特徴とするベクトル命令の実行時間計測方式。
  3. (3)上記ベクトルユニットは更に、各スカラユニット
    ごとに1つづつの待ち時間ベクトルタイマ(441、4
    51)をそなえ、各待ち時間ベクトルタイマ(441、
    451)は、対応しているスカラユニットがベクトルユ
    ニットに依頼したベクトル命令の実行が、他のスカラユ
    ニットがベクトルユニットに依頼したベクトル命令の実
    行によって待たされている期間以外は、カウントアップ
    動作を禁止されるように制御して、各スカラユニットご
    とに他のスカラユニットのために待たされている時間を
    測定可能にしたことを特徴とする特許請求の範囲第2項
    記載のベクトル命令の実行時間計測方式。
JP61062426A 1986-03-20 1986-03-20 ベクトル命令の実行時間計測方式 Granted JPS62247461A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61062426A JPS62247461A (ja) 1986-03-20 1986-03-20 ベクトル命令の実行時間計測方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61062426A JPS62247461A (ja) 1986-03-20 1986-03-20 ベクトル命令の実行時間計測方式

Publications (2)

Publication Number Publication Date
JPS62247461A true JPS62247461A (ja) 1987-10-28
JPH056228B2 JPH056228B2 (ja) 1993-01-26

Family

ID=13199821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61062426A Granted JPS62247461A (ja) 1986-03-20 1986-03-20 ベクトル命令の実行時間計測方式

Country Status (1)

Country Link
JP (1) JPS62247461A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4945657A (ja) * 1972-06-29 1974-05-01
JPS5947668A (ja) * 1982-09-03 1984-03-17 Hitachi Ltd 情報処理装置
JPS59106075A (ja) * 1982-12-10 1984-06-19 Hitachi Ltd デ−タ処理システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4945657A (ja) * 1972-06-29 1974-05-01
JPS5947668A (ja) * 1982-09-03 1984-03-17 Hitachi Ltd 情報処理装置
JPS59106075A (ja) * 1982-12-10 1984-06-19 Hitachi Ltd デ−タ処理システム

Also Published As

Publication number Publication date
JPH056228B2 (ja) 1993-01-26

Similar Documents

Publication Publication Date Title
KR100617357B1 (ko) 태스크 스위칭에 의한 제로 오버헤드 컴퓨터 인터럽트
GB2471067A (en) Shared resource multi-thread array processor with heterogeneous function blocks
JPS63127368A (ja) ベクトル処理装置の制御方式
JPH0650493B2 (ja) データ処理装置
US8151097B2 (en) Multi-threaded system with branch
JPH0232424A (ja) 命令処理装置
US20010005880A1 (en) Information-processing device that executes general-purpose processing and transaction processing
JPS62247461A (ja) ベクトル命令の実行時間計測方式
US5023774A (en) Data I/O transaction method and system
JP2591200B2 (ja) プログラム先取り装置
JPH1115800A (ja) マルチプロセッサの負荷の均一化装置
KR900001999B1 (ko) 멀티프로세서 시스템(multiprocessor system)
JPS58189770A (ja) ベクトル処理装置
JPS61131169A (ja) マルチプロセツサシステム
JPH0232650B2 (ja)
JP3493768B2 (ja) データ処理装置
Takaki et al. On the performance improvement of an architecture towards sharing fpus across cores for the design of multithreading multicore cpus
JPH0827719B2 (ja) デ−タ処理装置
JPH0658639B2 (ja) デ−タ処理装置
JPS6041786B2 (ja) 割込制御システム
JPH0628198A (ja) Riscマイクロプロセッサ優先ベクトル割り込みシステム
JPS62214467A (ja) マルチプロセツサ命令制御方式
JP2002073581A (ja) マルチプロセッサシステムにおけるコプロセッサのスケジュール方法
KR19980037092A (ko) 이중 기능 확인 흐름을 갖는 파이프라인 구조
JPH03105526A (ja) 命令制御方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees