JPS62243316A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62243316A JPS62243316A JP8641786A JP8641786A JPS62243316A JP S62243316 A JPS62243316 A JP S62243316A JP 8641786 A JP8641786 A JP 8641786A JP 8641786 A JP8641786 A JP 8641786A JP S62243316 A JPS62243316 A JP S62243316A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nondoped
- gaas
- gaas layer
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000001704 evaporation Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 230000005533 two-dimensional electron gas Effects 0.000 abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 125000005842 heteroatom Chemical group 0.000 abstract description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000003887 surface segregation Methods 0.000 description 2
- 101000650578 Salmonella phage P22 Regulatory protein C3 Proteins 0.000 description 1
- 101001040920 Triticum aestivum Alpha-amylase inhibitor 0.28 Proteins 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法、具体的には分子線エピ
タキシャル成長法によりペテロ接合を形成する方法に関
するものであり、Ｎ型ム１ｚＧａ１）ＣＡＳ層上に電気
的特性の優れたノンドープＧａＡｓ層を２ ・ − 形成する方法を提供するものである。
タキシャル成長法によりペテロ接合を形成する方法に関
するものであり、Ｎ型ム１ｚＧａ１）ＣＡＳ層上に電気
的特性の優れたノンドープＧａＡｓ層を２ ・ − 形成する方法を提供するものである。
従来の技術
分子線エピタキシー法によりノンドープのＧａＡｓ層上
に薄いノンドープＡｌｚＧａｌ ｙＡｓ層及びＮ型ム１
ｚＧａ、 ｙＡｓ層を順次形成した構造（以下順へテロ
構造と呼ぶ）においては、ＧａＡｓ層とＡｌｘＧａ１−
ｘＡＳ層のへテロ接合界面に移動度の非常に大きい２次
元電子ガスがたまることが知られており、この構造は超
高速の電界効果トランジスタに応用されている。一方、
この構造を逆転した構造、すなわちＮ型のム１ｚＧａ、
ｘＡｓ層上にノンドープの薄いム１ｚＧａ、−ＸＡｓ
層及びノンドープのにａＡｓ層を順次形成した構造（以
下逆へテロ構造と呼ぶ）では、ペテロ界面にたまる２次
元電子ガスの移動度は順へテロ構造の場合に比べ、著し
く低くなることが知られている。この逆へテロ構造にお
いて２次元電子ガスの移動度が低い理由を調べた結果、
ノンドープのＧａＡｓ中にＨ型ム１ｚＧａ１ＸＡＳ中に
ドープしたＳｉ原子が混入することが原因であることが
判明した。ＧａＡｓ中に混入するＳｉの量は、分子線エ
ピタキシャル成長の際の成長基板温度（Ｔｓ）に強く依
存し、Ｔｓ） ６００°ＣでＳｉ ノＧａＡｓ層への混
入が顕著となることがわかっている。このため逆へテロ
構造で高移動度の２次元電子ガスを得る方法として従来
よりＴｓが５００〜５５０℃という比較的低い温度で行
なう方法がとられている。
に薄いノンドープＡｌｚＧａｌ ｙＡｓ層及びＮ型ム１
ｚＧａ、 ｙＡｓ層を順次形成した構造（以下順へテロ
構造と呼ぶ）においては、ＧａＡｓ層とＡｌｘＧａ１−
ｘＡＳ層のへテロ接合界面に移動度の非常に大きい２次
元電子ガスがたまることが知られており、この構造は超
高速の電界効果トランジスタに応用されている。一方、
この構造を逆転した構造、すなわちＮ型のム１ｚＧａ、
ｘＡｓ層上にノンドープの薄いム１ｚＧａ、−ＸＡｓ
層及びノンドープのにａＡｓ層を順次形成した構造（以
下逆へテロ構造と呼ぶ）では、ペテロ界面にたまる２次
元電子ガスの移動度は順へテロ構造の場合に比べ、著し
く低くなることが知られている。この逆へテロ構造にお
いて２次元電子ガスの移動度が低い理由を調べた結果、
ノンドープのＧａＡｓ中にＨ型ム１ｚＧａ１ＸＡＳ中に
ドープしたＳｉ原子が混入することが原因であることが
判明した。ＧａＡｓ中に混入するＳｉの量は、分子線エ
ピタキシャル成長の際の成長基板温度（Ｔｓ）に強く依
存し、Ｔｓ） ６００°ＣでＳｉ ノＧａＡｓ層への混
入が顕著となることがわかっている。このため逆へテロ
構造で高移動度の２次元電子ガスを得る方法として従来
よりＴｓが５００〜５５０℃という比較的低い温度で行
なう方法がとられている。
発明が解決しようとする問題点
成長基板温度を低くすると得られた成長結晶膜は、熱的
に弱く、これを用いて電界効果トランジスタなどを製造
する場合、イオン注入及びアニールというような高温熱
処理のプロセスを経ると、成長結晶膜の劣化が生じ、２
次元電子ガスの移動度が低下するという問題が生じる。
に弱く、これを用いて電界効果トランジスタなどを製造
する場合、イオン注入及びアニールというような高温熱
処理のプロセスを経ると、成長結晶膜の劣化が生じ、２
次元電子ガスの移動度が低下するという問題が生じる。
問題点を解決するための手段
本発明は以上のような問題点を解決する新しい結晶成長
方法を提供するものである。逆へテロ構造を熱的に強く
する方法として成長基板温度を高める必要がある。イオ
ン注入後のアニールのプロセスを考えた場合、このプロ
セスによって劣化の生じ々い成長基板温度は６３０℃〜
７００℃にする必要がある。しかし、前述したようにこ
のような高い基板温度では、Ｎ型のＡｌｚＧａ１ＸＡＳ
層にドープするべきＳｌが、ＧＩＬＡＳ層にまで混入す
ることは避けられない。そこで本発明では次のような方
法により逆へテロ接合を形成する。
方法を提供するものである。逆へテロ構造を熱的に強く
する方法として成長基板温度を高める必要がある。イオ
ン注入後のアニールのプロセスを考えた場合、このプロ
セスによって劣化の生じ々い成長基板温度は６３０℃〜
７００℃にする必要がある。しかし、前述したようにこ
のような高い基板温度では、Ｎ型のＡｌｚＧａ１ＸＡＳ
層にドープするべきＳｌが、ＧＩＬＡＳ層にまで混入す
ることは避けられない。そこで本発明では次のような方
法により逆へテロ接合を形成する。
まず、Ｎ型Ａ１ｚＧａＩ Ｘ１８層を形成し、つづいて
ノンドープのＧａＡｓ層を形成する。この時、ＧａＡｓ
層にはＳｉが混入されている。この一旦成長したＧａＡ
ｓ層を高真空中で蒸発させ、Ｎ型ム１ｚＧａｌ Ｘ１８
層を露出し、つづいてノンドープのＡｌ−−ｙＡｓＯ薄
層及びノンドープＧａ１８層を成長させる方法をとるの
である。
ノンドープのＧａＡｓ層を形成する。この時、ＧａＡｓ
層にはＳｉが混入されている。この一旦成長したＧａＡ
ｓ層を高真空中で蒸発させ、Ｎ型ム１ｚＧａｌ Ｘ１８
層を露出し、つづいてノンドープのＡｌ−−ｙＡｓＯ薄
層及びノンドープＧａ１８層を成長させる方法をとるの
である。
作用
Ｓｉが、ＧａＡｓ層中に混入するのは、Ｓｉの表面偏析
現象が高い基板温度の場合に顕著になり、Ｎ型ム１ｚＧ
ａ、−ＸＡｓ層にドープされるのが遅れるためであるが
、一旦格子位置に入ったＳｉ原子が拡散によって動くこ
とは、表面偏析現象に比べると格段に少ない量であると
思われる。従って、高い基５べ一／ 板温度で一旦、Ｎ型ム１ｘＧａｌ ｘＡｓ層上にノンド
ープＧａＡｓ層を成長させ、次に、ＧａＡｓ層を蒸発に
より除去した場合に、露出したＮ型入１ｚＧａ１ｘＡｓ
層の表面には動き易いＳｉは既に十分に少ない量となっ
ている。このような状況において、適当な基板成長温度
でノンドープム１ｙＧａｌ ｙＡｓ層、ノンドープＧａ
Ａｓ層を順次成長させると第２のＧａＡｓ層中にＳｉが
混入することは殆んどなくなる。従って、本発明の方法
によれば、ノンドープのＧａＡｓ層の純度は非常に改善
され、逆へテロ構造のへテロ界面にたまる２次元電子ガ
スの移動度が大幅に改善されることに々る。
現象が高い基板温度の場合に顕著になり、Ｎ型ム１ｚＧ
ａ、−ＸＡｓ層にドープされるのが遅れるためであるが
、一旦格子位置に入ったＳｉ原子が拡散によって動くこ
とは、表面偏析現象に比べると格段に少ない量であると
思われる。従って、高い基５べ一／ 板温度で一旦、Ｎ型ム１ｘＧａｌ ｘＡｓ層上にノンド
ープＧａＡｓ層を成長させ、次に、ＧａＡｓ層を蒸発に
より除去した場合に、露出したＮ型入１ｚＧａ１ｘＡｓ
層の表面には動き易いＳｉは既に十分に少ない量となっ
ている。このような状況において、適当な基板成長温度
でノンドープム１ｙＧａｌ ｙＡｓ層、ノンドープＧａ
Ａｓ層を順次成長させると第２のＧａＡｓ層中にＳｉが
混入することは殆んどなくなる。従って、本発明の方法
によれば、ノンドープのＧａＡｓ層の純度は非常に改善
され、逆へテロ構造のへテロ界面にたまる２次元電子ガ
スの移動度が大幅に改善されることに々る。
実施例
第１図に沿って本発明の実施例を詳しく説明する。
第１図ａにおいて１は半絶縁性ＧａＡｓ基板であり、ま
ず基板温度６５０℃において、ノンドープＧａＡｓ層２
を約０．１μｍ１つづいてノンドープムｌ 、）３（ｒ
ａ Ｏ，７ムＳ層３を約０．２．ｃｚｌｌ成長させた後
、Ｓｉを約１×１０１８／ＣＩＩＩＩ ドープしたＮ
型ム１０．３Ｇ”０．７ムＳ６ヘー／ 層４を５００人と、ノンドープＧａＡｓ層５ ’ｉｚ
５００人成長させた。この時の成長膜中のＳｉの濃度分
布の測定結果を第２図ａに示すが、Ｓｉが表面のノンド
ープＧａＡｓ層６に混入している様子がわかる。
ず基板温度６５０℃において、ノンドープＧａＡｓ層２
を約０．１μｍ１つづいてノンドープムｌ 、）３（ｒ
ａ Ｏ，７ムＳ層３を約０．２．ｃｚｌｌ成長させた後
、Ｓｉを約１×１０１８／ＣＩＩＩＩ ドープしたＮ
型ム１０．３Ｇ”０．７ムＳ６ヘー／ 層４を５００人と、ノンドープＧａＡｓ層５ ’ｉｚ
５００人成長させた。この時の成長膜中のＳｉの濃度分
布の測定結果を第２図ａに示すが、Ｓｉが表面のノンド
ープＧａＡｓ層６に混入している様子がわかる。
次に、基板温度を６５０℃より７２０〜７５０℃に上昇
させ、Ｇａのビームを止めた状態におくと、表面のＧａ
Ａｓ層５が蒸発し、Ｎ型ム１０．５Ｇａ０．７ＡＳ層４
が露出する。（第１図ｂ）Ｎ型ムｌＯ，３ＧＮＯ，７Ａ
Ｓ層４は露出するが蒸発はしない。しかる後、基板温度
を最初の６３０〜６５０℃にもどし、第１図Ｃに示すノ
ンドープム１０．３Ｇａ０．７ＡＳ層６を約１００八と
ノンドープＧａＡｓ層７を約１００ｏ人成長する。この
時の成長膜中のＳｉ分布を第２図すに示すが、表面の第
２のノンドープＧａＡｓ層７にＳｉは殆んど混入してい
ないことがわかる。このようにして形成した逆へテロ構
造の２次元電子ガスの移動度を測定したところ、高温で
成長したにもかかわらず、室温において６０ｏＯ〜７０
００Ｃ１ｌｌｌ／Ｖ−８，７７Ｋにおいて１０５ＣＩＩ
１１／／ｖ−８の値が７ノ・−７ 得られた。
させ、Ｇａのビームを止めた状態におくと、表面のＧａ
Ａｓ層５が蒸発し、Ｎ型ム１０．５Ｇａ０．７ＡＳ層４
が露出する。（第１図ｂ）Ｎ型ムｌＯ，３ＧＮＯ，７Ａ
Ｓ層４は露出するが蒸発はしない。しかる後、基板温度
を最初の６３０〜６５０℃にもどし、第１図Ｃに示すノ
ンドープム１０．３Ｇａ０．７ＡＳ層６を約１００八と
ノンドープＧａＡｓ層７を約１００ｏ人成長する。この
時の成長膜中のＳｉ分布を第２図すに示すが、表面の第
２のノンドープＧａＡｓ層７にＳｉは殆んど混入してい
ないことがわかる。このようにして形成した逆へテロ構
造の２次元電子ガスの移動度を測定したところ、高温で
成長したにもかかわらず、室温において６０ｏＯ〜７０
００Ｃ１ｌｌｌ／Ｖ−８，７７Ｋにおいて１０５ＣＩＩ
１１／／ｖ−８の値が７ノ・−７ 得られた。
発明の効果
本発明によれば、電気的性質のすぐれた逆へテロ構造を
成長基板温度が６５０℃という従来に比べて高い温度で
成長でき、熱処理に対して安定な構造とすることが可能
となり、犬なる効果を得ることが可能となる。
成長基板温度が６５０℃という従来に比べて高い温度で
成長でき、熱処理に対して安定な構造とすることが可能
となり、犬なる効果を得ることが可能となる。
第１図は本発明の一実施例方法を説明するための工程断
面図、第２図は同実施例の工程における成長膜中のＳｉ
の分布を示す特性図である０１・・・・・・半絶縁性Ｇ
ａＡｓ基板、２・・・・・・ノンドープＧａＡｓ層、３
・・・・・・ノンドーブムＩＸＧＩＬ、 ＸＡＳ層、４
・・・・・・Ｎ型ム１）（Ｇａ１）ＣＡｓ層、６・・・
・・・ノンドープＧａＡｓ層、６・・・・・・ノンドー
プム１ｚＧａｌ−２Ａｓ層、７・・・・・・ノンドープ
ＧａＡｓ層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名Ｊ−
−− ｑ ＡＩＧｒＬＡｓ４ ４−−−〜Ａｔ侃Ａ５
面図、第２図は同実施例の工程における成長膜中のＳｉ
の分布を示す特性図である０１・・・・・・半絶縁性Ｇ
ａＡｓ基板、２・・・・・・ノンドープＧａＡｓ層、３
・・・・・・ノンドーブムＩＸＧＩＬ、 ＸＡＳ層、４
・・・・・・Ｎ型ム１）（Ｇａ１）ＣＡｓ層、６・・・
・・・ノンドープＧａＡｓ層、６・・・・・・ノンドー
プム１ｚＧａｌ−２Ａｓ層、７・・・・・・ノンドープ
ＧａＡｓ層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名Ｊ−
−− ｑ ＡＩＧｒＬＡｓ４ ４−−−〜Ａｔ侃Ａ５
Claims (1)
- 半導体基板上にＮ型Ａｌ＿ｘＧａ＿１＿−＿ｘＡｓ層、
ノンドープＡｌ＿ｙＧａ＿１＿−＿ｙＡｓ層及びノンド
ープＧａＡｓ層を分子線エピタキシャル成長法により順
次形成する工程が、前記Ｎ型Ａｌ＿ｘＧａ＿１＿−＿ｘ
Ａｓ層形成する工程と、第１のノンドープＧａＡｓ層を
薄く形成する工程と、前記第１のノンドープＧａＡｓ層
を高真空中で高温に熱処理を行ない蒸発除去せしめる工
程と、ノンドープＡｌ＿ｙＧａ＿１＿−＿ｙＡｓ層を形
成する工程と、第２のノンドープＧａＡｓ層を形成する
工程を有してなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8641786A JPS62243316A (ja) | 1986-04-15 | 1986-04-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8641786A JPS62243316A (ja) | 1986-04-15 | 1986-04-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62243316A true JPS62243316A (ja) | 1987-10-23 |
Family
ID=13886301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8641786A Pending JPS62243316A (ja) | 1986-04-15 | 1986-04-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62243316A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198600A (ja) * | 1991-08-21 | 1993-08-06 | Hughes Aircraft Co | 反転変調ドープされたヘテロ構造の製造方法 |
-
1986
- 1986-04-15 JP JP8641786A patent/JPS62243316A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198600A (ja) * | 1991-08-21 | 1993-08-06 | Hughes Aircraft Co | 反転変調ドープされたヘテロ構造の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0142191B1 (ko) | 헤테로에피택셜 구조물 및 이의 형성 방법 | |
| US4960728A (en) | Homogenization anneal of II-VI compounds | |
| JP3792390B2 (ja) | 半導体装置及びその製造方法 | |
| Tell et al. | Beryllium implantation doping of InGaAs | |
| JPS62243316A (ja) | 半導体装置の製造方法 | |
| JP3438116B2 (ja) | 化合物半導体装置及びその製造方法 | |
| EP0196245B1 (en) | Compound semiconductor layer having high carrier concentration and method of forming same | |
| JPH03278542A (ja) | 半導体装置 | |
| JP3487393B2 (ja) | ヘテロエピタキシャル半導体基板の形成方法、かかるヘテロエピタキシャル半導体基板を有する化合物半導体装置、およびその製造方法 | |
| JPH0350744A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6390861A (ja) | 半導体装置 | |
| JP2555885B2 (ja) | ゲルマニウム・砒化ガリウム接合の製造方法 | |
| JPH02246344A (ja) | エピタキシヤルウエハ及びその製造方法 | |
| JPH0774100A (ja) | 半導体装置の製造方法 | |
| JPH0272616A (ja) | 分子線エピタキシャル成長法 | |
| JP3205575B2 (ja) | トランジスタ及び結晶成長方法 | |
| JPS62167297A (ja) | エピタキシヤル結晶 | |
| JPH0547693A (ja) | 半導体素子の製造方法 | |
| JPS63158836A (ja) | 半導体素子の製造方法 | |
| JPH01128516A (ja) | 半導体結晶成長法 | |
| JP2600969B2 (ja) | ゲルマニウム・砒化ガリウム接合とヘテロ構造バイポーラ・トランジスタ | |
| JPH01211912A (ja) | 半導体基板 | |
| JPH03145720A (ja) | 化合物半導体の成長方法及びこれに使用するシリコン基板 | |
| JPS61145823A (ja) | 分子線エピタキシ成長法 | |
| JPS59110111A (ja) | 半導体装置の製造方法 |