JPS62240566A - 感熱記録制御方法 - Google Patents
感熱記録制御方法Info
- Publication number
- JPS62240566A JPS62240566A JP60266329A JP26632985A JPS62240566A JP S62240566 A JPS62240566 A JP S62240566A JP 60266329 A JP60266329 A JP 60266329A JP 26632985 A JP26632985 A JP 26632985A JP S62240566 A JPS62240566 A JP S62240566A
- Authority
- JP
- Japan
- Prior art keywords
- recording
- data
- line
- history
- scanning direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 12
- 238000009825 accumulation Methods 0.000 abstract description 7
- 230000006866 deterioration Effects 0.000 abstract description 6
- 230000015654 memory Effects 0.000 description 48
- 238000010438 heat treatment Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 101100284507 Schizosaccharomyces pombe (strain 972 / ATCC 24843) hdd1 gene Proteins 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- NGVDGCNFYWLIFO-UHFFFAOYSA-N pyridoxal 5'-phosphate Chemical compound CC1=NC=C(COP(O)(O)=O)C(C=O)=C1O NGVDGCNFYWLIFO-UHFFFAOYSA-N 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 101100454194 Caenorhabditis elegans mei-1 gene Proteins 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
- B41J2/355—Control circuits for heating-element selection
- B41J2/36—Print density control
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
本発明は感熱記録装置の感熱記録制御方法に関し、詳し
くは感熱素子の蓄熱補正に関するものである。
くは感熱素子の蓄熱補正に関するものである。
[発明の技術的背ll]
周知のように、感熱記録装置は記録媒体の主走査方向の
画素に対応した発熱素子のそれぞれを画素毎の記録デー
タに従って発熱させ、この発熱素子に摺接する感熱記録
紙やインクドナーシート等の記録媒体を発色させること
により、文字や画像の記録を行うものである。
画素に対応した発熱素子のそれぞれを画素毎の記録デー
タに従って発熱させ、この発熱素子に摺接する感熱記録
紙やインクドナーシート等の記録媒体を発色させること
により、文字や画像の記録を行うものである。
このような感熱記録装置において、主走査方向における
1記録ラインの記録周期を’l Qms以下に設定した
低速記録のものでは、゛同一発熱素子を各記録ライン毎
に連続して発熱させたとしても、次の記録ラインの記録
動作に移る前に発熱素子の放熱がほぼ完了するため、発
熱素子の蓄熱による記録濃度のばらつきは生じない。
1記録ラインの記録周期を’l Qms以下に設定した
低速記録のものでは、゛同一発熱素子を各記録ライン毎
に連続して発熱させたとしても、次の記録ラインの記録
動作に移る前に発熱素子の放熱がほぼ完了するため、発
熱素子の蓄熱による記録濃度のばらつきは生じない。
ところが、記録周期をI Qms以下にした高速記録の
ものでは、放熱が完了しないうちに次の記録動作に移る
ことになるため、蓄熱による記録濃度のばらつきが生じ
てしまう。
ものでは、放熱が完了しないうちに次の記録動作に移る
ことになるため、蓄熱による記録濃度のばらつきが生じ
てしまう。
そこで、従来において、各画素毎に前ラインあるいは前
々ラインの記録データの有無によって当該画素の記録履
歴を調べ、その記録履歴に応じて発熱素子の印加パルス
幅あるいは印加電圧を開開して蓄熱による画質の劣化を
補正するようにした記録制御方法が実施されている。
々ラインの記録データの有無によって当該画素の記録履
歴を調べ、その記録履歴に応じて発熱素子の印加パルス
幅あるいは印加電圧を開開して蓄熱による画質の劣化を
補正するようにした記録制御方法が実施されている。
[背景技術の問題点]
ところが、上記のように各画素の記録囮歴に応じて現在
の記録ラインの各画素の発熱素子に印加する印加パルス
幅あるいは印加電圧を制御する方法においては、前ライ
ン以前の記録データによる蓄熱の影響が現れなくなるラ
イン数に相当する吊の記録データを保存しておかなけれ
ばならないため、記録周期をさらに短くする場合にはそ
の周期の短縮量に比例して記録データを保存するための
記憶手段が増加し、回路が複雑で高価なものになるとい
う問題がある。
の記録ラインの各画素の発熱素子に印加する印加パルス
幅あるいは印加電圧を制御する方法においては、前ライ
ン以前の記録データによる蓄熱の影響が現れなくなるラ
イン数に相当する吊の記録データを保存しておかなけれ
ばならないため、記録周期をさらに短くする場合にはそ
の周期の短縮量に比例して記録データを保存するための
記憶手段が増加し、回路が複雑で高価なものになるとい
う問題がある。
[発明の目的]
本発明は上記のような問題点を除去し、簡単で安価な回
路構成で発熱素子の蓄熱による画質の劣化を防止するこ
とができる感熱記録制御方法を提供することを目的とす
る。
路構成で発熱素子の蓄熱による画質の劣化を防止するこ
とができる感熱記録制御方法を提供することを目的とす
る。
[発明の概要1
本発明では、各画素の記録履歴または記録履歴と主走査
方向に隣接する画素の記録データの有無に応じて現在の
記録ラインにおける画素の感熱素子の通電回数を制御す
ることにより、上記の目的を達成するものである。
方向に隣接する画素の記録データの有無に応じて現在の
記録ラインにおける画素の感熱素子の通電回数を制御す
ることにより、上記の目的を達成するものである。
[発明の実施例]
第1図は本発明を適用した感熱記録装置の記録制御回路
の一実施例を示すブロック図である。同図において、1
はシリアルデータとして入力される各画素の記録データ
HDを8ビット並列の記録データに変換する直列/並列
変換器(SPC)、2は1画素単位の記録データHDの
入力周期に同期したクロック信号HGKをカウントし、
そのカウント値が「8」 (最大値)に達する毎にラッ
チパルスLP1を発生する3ビツトカウンタ、3は前記
ラッチパルスLP1によって5PCIから出力される並
列8ビツトの記録データをラッチするラッチ、4は現在
の記録ラインnとそれ以前の3つのラインn−1,n−
2,n−3の記録データを記憶する第1メモリ、5はこ
の第1メモリにおける記録データの入出力径路を開閉す
る双方向のトライステートゲート、6は現在の記録ライ
ンにおける記録データHDを記憶するラッチ、7は第1
メモリ4から時分割で読み出されるn−1,n−2,n
−3の記録ラインにおける記録データを記憶するラッチ
、8は8個のインバータとアンドゲートとから成り、現
在の記録ラインnとそれ以前の記録ラインn−i (i
=1.2.3)の記録データとを同−画漿同志で比較し
、記録ラインnの画素に記録データがあり、かつn−i
の記録ラインの同一画素に記録データが無ければ“1”
のデータを当該画素の履歴データHDD iとして出力
する履歴データ作成回路、9は履歴データHDDiを出
力するためのトライステートゲート、10および11は
一方が読出しモードの時は他方が出込みモードに制御さ
れ、現在の記録ラインnの記録データHDと前記履歴デ
ータ作成回路8で作成された3ライン分の履歴データ)
(DD iとを記憶する第2および第3メモリ、12−
1〜12−8は読出しモードとなっている第2メモリ1
0(または第3メモリ11)カーら読み出されたn己録
データHDおよび3ライン分の履歴データHDDiをラ
イン単位で時分割的に記憶するラッチ、13−1〜13
−8はラッチ12−1〜12−8に記憶されたブタHD
、t(DDiを8ビツトシリアルのデータ811〜81
8として8個の感熱素子(図示せず)にそれぞれ供給す
る並列/直列変換回路(PSG)、14および15は第
2および第3メモリ10.11のデータ入出力径路をそ
れぞれ開閉する双方向のトライステートゲート、16お
よび17はラッチ12−1〜12−8のデータ入力径路
を開閉するトライステートゲート、18は履歴データ1
−IDDiを作成するための履歴データ作成用制御回路
、19は履歴データの作成時に用いるメモリ4の読出し
アドレスデータおよびメモリ10(または11)の書込
みアドレスデータを出力するアドレスカウンタ、20は
メモリ10(または11)に記憶された記録ラインnの
記録ブタHDおよび3ライン分のlll歴データHOD
iを読み出して発熱素子に転送するためのデータ転送
用制御回路、21はデータ転送時に用いるメモリ10(
または11)の読出しアドレスデータを出力するアドレ
スカウンタ、22は記録ラインnの記録データHDの入
力開始時に入力されるライン同期信号L S Tに基づ
いてメモリ10および11を1ライン毎に交互に読出し
モードと書込みモードに制御するメモリモード制御回路
、23はメモリ10および11のうち読出しモードとな
っているメモリに対してデータ転送用のアドレスカウン
タ21から出力されるアドレスデータを供給U、また書
込みモードと成っているメモリに対して履歴データ作成
用のアドレスカウンタ19から出力されるアドレスデー
タを供給するアドレスセレクタ、24はブロック印字ス
タート信号BPSを受け、PSC13−1〜13−8か
ら出力されるデータ811〜818を発熱素子の入力段
のラッチ(図示せず)にラッチさせるためのラッチパル
スPLPを出力する同期回路である。
の一実施例を示すブロック図である。同図において、1
はシリアルデータとして入力される各画素の記録データ
HDを8ビット並列の記録データに変換する直列/並列
変換器(SPC)、2は1画素単位の記録データHDの
入力周期に同期したクロック信号HGKをカウントし、
そのカウント値が「8」 (最大値)に達する毎にラッ
チパルスLP1を発生する3ビツトカウンタ、3は前記
ラッチパルスLP1によって5PCIから出力される並
列8ビツトの記録データをラッチするラッチ、4は現在
の記録ラインnとそれ以前の3つのラインn−1,n−
2,n−3の記録データを記憶する第1メモリ、5はこ
の第1メモリにおける記録データの入出力径路を開閉す
る双方向のトライステートゲート、6は現在の記録ライ
ンにおける記録データHDを記憶するラッチ、7は第1
メモリ4から時分割で読み出されるn−1,n−2,n
−3の記録ラインにおける記録データを記憶するラッチ
、8は8個のインバータとアンドゲートとから成り、現
在の記録ラインnとそれ以前の記録ラインn−i (i
=1.2.3)の記録データとを同−画漿同志で比較し
、記録ラインnの画素に記録データがあり、かつn−i
の記録ラインの同一画素に記録データが無ければ“1”
のデータを当該画素の履歴データHDD iとして出力
する履歴データ作成回路、9は履歴データHDDiを出
力するためのトライステートゲート、10および11は
一方が読出しモードの時は他方が出込みモードに制御さ
れ、現在の記録ラインnの記録データHDと前記履歴デ
ータ作成回路8で作成された3ライン分の履歴データ)
(DD iとを記憶する第2および第3メモリ、12−
1〜12−8は読出しモードとなっている第2メモリ1
0(または第3メモリ11)カーら読み出されたn己録
データHDおよび3ライン分の履歴データHDDiをラ
イン単位で時分割的に記憶するラッチ、13−1〜13
−8はラッチ12−1〜12−8に記憶されたブタHD
、t(DDiを8ビツトシリアルのデータ811〜81
8として8個の感熱素子(図示せず)にそれぞれ供給す
る並列/直列変換回路(PSG)、14および15は第
2および第3メモリ10.11のデータ入出力径路をそ
れぞれ開閉する双方向のトライステートゲート、16お
よび17はラッチ12−1〜12−8のデータ入力径路
を開閉するトライステートゲート、18は履歴データ1
−IDDiを作成するための履歴データ作成用制御回路
、19は履歴データの作成時に用いるメモリ4の読出し
アドレスデータおよびメモリ10(または11)の書込
みアドレスデータを出力するアドレスカウンタ、20は
メモリ10(または11)に記憶された記録ラインnの
記録ブタHDおよび3ライン分のlll歴データHOD
iを読み出して発熱素子に転送するためのデータ転送
用制御回路、21はデータ転送時に用いるメモリ10(
または11)の読出しアドレスデータを出力するアドレ
スカウンタ、22は記録ラインnの記録データHDの入
力開始時に入力されるライン同期信号L S Tに基づ
いてメモリ10および11を1ライン毎に交互に読出し
モードと書込みモードに制御するメモリモード制御回路
、23はメモリ10および11のうち読出しモードとな
っているメモリに対してデータ転送用のアドレスカウン
タ21から出力されるアドレスデータを供給U、また書
込みモードと成っているメモリに対して履歴データ作成
用のアドレスカウンタ19から出力されるアドレスデー
タを供給するアドレスセレクタ、24はブロック印字ス
タート信号BPSを受け、PSC13−1〜13−8か
ら出力されるデータ811〜818を発熱素子の入力段
のラッチ(図示せず)にラッチさせるためのラッチパル
スPLPを出力する同期回路である。
以上の構成において、ライン同期信号LSTおよびクロ
ック信号HCKに同期して記録ラインnの記録データH
Dは5PCIにおいて並列8ビツトの記録データHDに
順次変換され、カウンタ2から8ビツト周期毎に出力さ
れるラッチパルスLP1によってラッチ3にラッチされ
る。
ック信号HCKに同期して記録ラインnの記録データH
Dは5PCIにおいて並列8ビツトの記録データHDに
順次変換され、カウンタ2から8ビツト周期毎に出力さ
れるラッチパルスLP1によってラッチ3にラッチされ
る。
一方、メモリモード制御回路22はライン同期信号LS
Tが入力されたことにより、第2メモリ10および第3
メモリ11の動作モードを書込みモードから読出しモー
ド、あるいは読出しモードから害込みモードへ切替える
。すなわち、n−1ライン目の記録データHDの入力時
は第3メモリ11がm込みモード、第2メモリ10が読
出しモードとなっていたものとすると、今度は第2メモ
リ10を書込みモード、第3メモリ11を読出しモード
に切替える。
Tが入力されたことにより、第2メモリ10および第3
メモリ11の動作モードを書込みモードから読出しモー
ド、あるいは読出しモードから害込みモードへ切替える
。すなわち、n−1ライン目の記録データHDの入力時
は第3メモリ11がm込みモード、第2メモリ10が読
出しモードとなっていたものとすると、今度は第2メモ
リ10を書込みモード、第3メモリ11を読出しモード
に切替える。
一方、履歴データ作成用の制御回路18は記録ラインn
の記録データHDが入力され始めたことに伴い、この記
録データを8ピット単位の並列データHDに変換してい
る間に次の7つのステートST1〜ST7から成る動作
を制御し、記録ラインnに関するlil歴データHDD
i (i=1.2゜3)を作成し、害込みモードとなっ
てりる第2メモリ10に書込む。
の記録データHDが入力され始めたことに伴い、この記
録データを8ピット単位の並列データHDに変換してい
る間に次の7つのステートST1〜ST7から成る動作
を制御し、記録ラインnに関するlil歴データHDD
i (i=1.2゜3)を作成し、害込みモードとなっ
てりる第2メモリ10に書込む。
すなわち、第1ステートST1において、ラッチ3にラ
ッチされた第にバイト目(k=1〜8)の記録データH
Dを第1メモリ4および書込みモードとなっている第2
メモリ10に書込む。さらにラッチ6にラッチさせる。
ッチされた第にバイト目(k=1〜8)の記録データH
Dを第1メモリ4および書込みモードとなっている第2
メモリ10に書込む。さらにラッチ6にラッチさせる。
この場合、メモリ4には現在の記録ラインnとそれ以前
の記録ラインn−1,n−2,n−3の記録データH0
1、)−ID2.HO2をライン単位で記憶するエリア
MEo 、MEl 、ME2 、ME3が用意されてい
るため、記録ラインnの記録データHDはこれに対応す
るエリアMEOに書込まれる。同様に、メモリ10およ
び11についても現在の記録ラインnの記録データHD
と3ライン分の履歴データHDDI 、HCO2、HC
O3をライン単位で記憶するエリアMEO、ME1.M
E2 、ME3が用意されているため、記録ラインnの
記録データHDはこれに対応するエリアMEOに書込ま
れる。
の記録ラインn−1,n−2,n−3の記録データH0
1、)−ID2.HO2をライン単位で記憶するエリア
MEo 、MEl 、ME2 、ME3が用意されてい
るため、記録ラインnの記録データHDはこれに対応す
るエリアMEOに書込まれる。同様に、メモリ10およ
び11についても現在の記録ラインnの記録データHD
と3ライン分の履歴データHDDI 、HCO2、HC
O3をライン単位で記憶するエリアMEO、ME1.M
E2 、ME3が用意されているため、記録ラインnの
記録データHDはこれに対応するエリアMEOに書込ま
れる。
次に、第2ステートST2において、ラッチ3およびゲ
ート15をハイインピーダンス状態とし、第n−1ライ
ンの記録データをメモリ4のエリアME1から読出し、
ラッチ7ヘラツチさぎる。これにより、履歴データ作成
回路8では第nラインと第n−1ライン目の記録データ
がそれぞれ対応する画素同志で比較され、n−1ライン
の記録データとの関係のI[11uデータl−1001
が形成される。
ート15をハイインピーダンス状態とし、第n−1ライ
ンの記録データをメモリ4のエリアME1から読出し、
ラッチ7ヘラツチさぎる。これにより、履歴データ作成
回路8では第nラインと第n−1ライン目の記録データ
がそれぞれ対応する画素同志で比較され、n−1ライン
の記録データとの関係のI[11uデータl−1001
が形成される。
次に、第3ステートST3において、ラッチ3およびゲ
ート5をハイインピーダンス状態とし、またゲート9.
ゲート15を開状態とし、第nラインと第n−1ライン
との関係の履歴データHDD1をメモリ10のエリアM
EIに虐込む。
ート5をハイインピーダンス状態とし、またゲート9.
ゲート15を開状態とし、第nラインと第n−1ライン
との関係の履歴データHDD1をメモリ10のエリアM
EIに虐込む。
次に第4ステートST4において、ラッチ3およびゲー
ト15をハイインピーダンス状態とし、第n−2ライン
目の記録データをメモリ4のエリアME2から読出し、
ラッチ7ヘラツチさぜる。
ト15をハイインピーダンス状態とし、第n−2ライン
目の記録データをメモリ4のエリアME2から読出し、
ラッチ7ヘラツチさぜる。
これにより、履歴データ作成回路8では第nラインと第
n−2ライン目の記録データがそれぞれ対応する画素同
志で比較され、n−2ラインの記録データとの関係の履
歴データHDD2が形成される。
n−2ライン目の記録データがそれぞれ対応する画素同
志で比較され、n−2ラインの記録データとの関係の履
歴データHDD2が形成される。
次に、第5ステートST5において、ラッチ3およびゲ
ート5をハイインピーダンス状態とし、またゲート9.
ゲート15を開状態とし、第nラインと第n−2ライン
との関係の履歴データHDD2をメモリ10のエリアM
E2に出込む。
ート5をハイインピーダンス状態とし、またゲート9.
ゲート15を開状態とし、第nラインと第n−2ライン
との関係の履歴データHDD2をメモリ10のエリアM
E2に出込む。
次に第6ステートST6において、ラッチ3およびゲー
ト15をハイインピーダンス状態とし、第n−3ライン
の記録データをメモリ4のエリアME3から読出し、ラ
ッチ7ヘラツチさせる。これにより、履歴データ作成回
路8では第nラインと第n−3ライン目の記録データが
それぞれ対応する画素同志で比較され、n−3ラインの
記録データとの関係のalfflデータl−1[)03
が形成される。
ト15をハイインピーダンス状態とし、第n−3ライン
の記録データをメモリ4のエリアME3から読出し、ラ
ッチ7ヘラツチさせる。これにより、履歴データ作成回
路8では第nラインと第n−3ライン目の記録データが
それぞれ対応する画素同志で比較され、n−3ラインの
記録データとの関係のalfflデータl−1[)03
が形成される。
次に、第7ステートST?において、ラッチ3およびゲ
ート5をハイインピーダンス状態とし、またゲート9.
ゲート15を開状態とし、第nラインと第n−3ライン
との関係の履歴データ1−IDD3をメモリ10のエリ
アME3に書込む。
ート5をハイインピーダンス状態とし、またゲート9.
ゲート15を開状態とし、第nラインと第n−3ライン
との関係の履歴データ1−IDD3をメモリ10のエリ
アME3に書込む。
以上の動作は、1ラインの画素数が64ビツトであり、
また5PC1における変換動作が8ビット単位で行なわ
れるため、合計で8回繰返される・これにより、64画
素の記録ラインnとそれ以前の記録ラインn−1,n−
2,n−3との関係の履歴データHDD1〜HDD3が
形成され、書込みモードとなっているメモリ10のエリ
アME1〜ME3に記憶される。
また5PC1における変換動作が8ビット単位で行なわ
れるため、合計で8回繰返される・これにより、64画
素の記録ラインnとそれ以前の記録ラインn−1,n−
2,n−3との関係の履歴データHDD1〜HDD3が
形成され、書込みモードとなっているメモリ10のエリ
アME1〜ME3に記憶される。
この場合、メモリ4の読出しアドレスデータおよびメモ
リ10の書込みアドレスデータはアドレスカウンタ19
から与えられる。
リ10の書込みアドレスデータはアドレスカウンタ19
から与えられる。
一方、読出しモードとなっているメモリ11はライン同
期信号LSTに同期してアドレスカウンタ21から出力
される読出しアドレスデータに基づきその記憶内容が8
ビット単位で並列に読み出され、ゲート16を介してラ
ッチ12−1〜12−8に順次転送される。
期信号LSTに同期してアドレスカウンタ21から出力
される読出しアドレスデータに基づきその記憶内容が8
ビット単位で並列に読み出され、ゲート16を介してラ
ッチ12−1〜12−8に順次転送される。
ここで、説明をわかり易くするために、メモリ10に対
して第nラインと第n−’I、 n−2,n−3ライン
の履歴データHDD1〜HDD3の書込みが終わって次
の第n+1ライン目の記録データHDの入力が開始され
、メモリ10が読出しモードになったものとすると、メ
モリ10のエリアEO〜ME3にそれぞれ記憶されたデ
ータはHD。
して第nラインと第n−’I、 n−2,n−3ライン
の履歴データHDD1〜HDD3の書込みが終わって次
の第n+1ライン目の記録データHDの入力が開始され
、メモリ10が読出しモードになったものとすると、メ
モリ10のエリアEO〜ME3にそれぞれ記憶されたデ
ータはHD。
HDDI 、HDD2 、HDD3の順に読み出される
。この場合、各データHD、HD01〜HDD3はいず
れも8ビット単位で分割して読み出され、ラッチ12−
1〜12−8に順次ラッチされる。
。この場合、各データHD、HD01〜HDD3はいず
れも8ビット単位で分割して読み出され、ラッチ12−
1〜12−8に順次ラッチされる。
このようにしてラッチ12−1〜12−8にライン単位
で記憶されるデータ)−IDおよびHDD1〜HDD3
は、各ラッチ12−1〜12−8に対応して設けられた
PSC13−1〜13−8が順次に能動状態とされるこ
とにより、ライン毎に64ビツトのシリアルデータSl
〜818に変換され、第2図(b)に示すようにして出
力される。
で記憶されるデータ)−IDおよびHDD1〜HDD3
は、各ラッチ12−1〜12−8に対応して設けられた
PSC13−1〜13−8が順次に能動状態とされるこ
とにより、ライン毎に64ビツトのシリアルデータSl
〜818に変換され、第2図(b)に示すようにして出
力される。
この時、データ転送用の副部回路20は第2図(C)に
示すように1ライン分のデータ出力完了時にラッチパル
スPLPを出力し、発熱素子の入力段のラッチにこの時
出力した1ライン分のデータをラッチさせる。また、第
2図(a)に示すように各ラインのシリアルデータ81
1〜818の各ピットタイミングに同期した転送りロッ
クPCKを出力する。さらに、1ライン分のシリアルデ
ータの転送が終了した段階では、当該データによる記録
を開始させるための記録イネーブル信号ENをオン(“
L″)レベルとする。この場合、現在の記録ラインnの
記録データに対する信号ENのオン時間はT1、n−1
ライン〜n−3ラインの履歴データHDDI〜HDD3
に対する信号ENのオン時間はそれぞれT2.T3.T
4.(但し、T2 >T3 >T4 )とする。
示すように1ライン分のデータ出力完了時にラッチパル
スPLPを出力し、発熱素子の入力段のラッチにこの時
出力した1ライン分のデータをラッチさせる。また、第
2図(a)に示すように各ラインのシリアルデータ81
1〜818の各ピットタイミングに同期した転送りロッ
クPCKを出力する。さらに、1ライン分のシリアルデ
ータの転送が終了した段階では、当該データによる記録
を開始させるための記録イネーブル信号ENをオン(“
L″)レベルとする。この場合、現在の記録ラインnの
記録データに対する信号ENのオン時間はT1、n−1
ライン〜n−3ラインの履歴データHDDI〜HDD3
に対する信号ENのオン時間はそれぞれT2.T3.T
4.(但し、T2 >T3 >T4 )とする。
このようにして信号ENが4回オンされることにより、
現在の記録ラインnの記録データによる記録が終了する
。
現在の記録ラインnの記録データによる記録が終了する
。
第3図は第nラインとそれ以前の3つのラインn−1〜
n−3における1画素の記録データの組合せパターンと
信号ENのオン時間との関係を示したもので、同図(1
)〜(8)の組合゛じパターンでは第nラインの画素が
全て白”であるため、信号ENはいずれもオンとならず
、記録は行なわれない。しかし、同図(9)の組合せパ
ターンでは第nラインの画素が“黒″であり、それ以前
の3つのラインn −1,n−2,n−3の画素が全て
″白″であるため、信号ENは4回オンとなる。
n−3における1画素の記録データの組合せパターンと
信号ENのオン時間との関係を示したもので、同図(1
)〜(8)の組合゛じパターンでは第nラインの画素が
全て白”であるため、信号ENはいずれもオンとならず
、記録は行なわれない。しかし、同図(9)の組合せパ
ターンでは第nラインの画素が“黒″であり、それ以前
の3つのラインn −1,n−2,n−3の画素が全て
″白″であるため、信号ENは4回オンとなる。
すなわち、記録の履歴が少ないために合計で「TI +
T2 +T3 +T4 J時間に相当する最大光熱量が
発熱素子から発生される。
T2 +T3 +T4 J時間に相当する最大光熱量が
発熱素子から発生される。
また、同図(10)の組合せパターンでは第nラインと
n−1ライン目の画素が“黒”で、それ以前の第n−2
,n−3ライン目の画素は“白″であるため、信号EN
は第n−1ライン目に対応するオン時間を除いて3回だ
けオンとなり、合計ではrTl +T3 +T4 J時
間に相当する発熱Φが発生される。
n−1ライン目の画素が“黒”で、それ以前の第n−2
,n−3ライン目の画素は“白″であるため、信号EN
は第n−1ライン目に対応するオン時間を除いて3回だ
けオンとなり、合計ではrTl +T3 +T4 J時
間に相当する発熱Φが発生される。
要約すると、現在の記録ラインnの各画素は、自己が゛
黒″であれば信号ENが最大で4回オンとされることに
よって記録されるが、4回の通電回数の内3回はそれ以
前のラインの記録の履歴の大小によって3回〜0回に削
減される。すなわち、通電回数は記録履歴が多いほど削
減される。しかも、各回の通電時間は現在の記録ライン
nに近いものほど長く割当てられているため、記a履歴
が新しいものほど通電時間の削減量は多くなる。
黒″であれば信号ENが最大で4回オンとされることに
よって記録されるが、4回の通電回数の内3回はそれ以
前のラインの記録の履歴の大小によって3回〜0回に削
減される。すなわち、通電回数は記録履歴が多いほど削
減される。しかも、各回の通電時間は現在の記録ライン
nに近いものほど長く割当てられているため、記a履歴
が新しいものほど通電時間の削減量は多くなる。
この結果、記録履歴の大小を問わず発熱素子゛の発熱量
がほぼ均一に制御され、記録濃度のばらつきを抑えるこ
とができる。
がほぼ均一に制御され、記録濃度のばらつきを抑えるこ
とができる。
このように本実施例においては、1ラインの記録を4回
の通電によって終了するようにし、しかも4回の通電の
うち3回は以前のラインの記録履歴の吊に比例し、かつ
経過時間に反比例して全体としての通電時間を削減して
いるため、記録MI歴の大小を問わず発熱量の発熱量を
ほぼ均一に制御することができ、画質の低下を防止する
ことが可能となったうえ、10ms以下のさらに高速記
録を行う場合でも、各回の通電時間の割当てを適宜゛
に設定すればよく、記録履歴を調べるための参照ライン
の数は少なくても済み、回路構成も簡単にすることがで
きる。
の通電によって終了するようにし、しかも4回の通電の
うち3回は以前のラインの記録履歴の吊に比例し、かつ
経過時間に反比例して全体としての通電時間を削減して
いるため、記録MI歴の大小を問わず発熱量の発熱量を
ほぼ均一に制御することができ、画質の低下を防止する
ことが可能となったうえ、10ms以下のさらに高速記
録を行う場合でも、各回の通電時間の割当てを適宜゛
に設定すればよく、記録履歴を調べるための参照ライン
の数は少なくても済み、回路構成も簡単にすることがで
きる。
第4図は本発明の他の実施例を示すブロック図であり、
第1図の実施例に対して主走査方向の隣接画素の記録の
有無も考慮して通電回数を制御するようにしたものであ
る。このために、第1図の構成に対して2段構成のフリ
ップフロップ25および26と、隣接画素との関係の履
歴データHDD4を1ラインの各画素毎に作成するノア
ゲート27およびアンドゲート28と、作成された隣接
画素との履歴データHDD4を並列8ビツトのデータに
変換する直列/並列変換器(SPC)29と、8画素分
の履歴データHDD4が形成されるたびにラッチパルス
LP5を発生するカウンタ30と、ラッチパルスLP5
によって8画素分の履歴ブタHDD4をラッ乏するトラ
イステートラッチ31とからなる部分が新たに付加され
ている。
第1図の実施例に対して主走査方向の隣接画素の記録の
有無も考慮して通電回数を制御するようにしたものであ
る。このために、第1図の構成に対して2段構成のフリ
ップフロップ25および26と、隣接画素との関係の履
歴データHDD4を1ラインの各画素毎に作成するノア
ゲート27およびアンドゲート28と、作成された隣接
画素との履歴データHDD4を並列8ビツトのデータに
変換する直列/並列変換器(SPC)29と、8画素分
の履歴データHDD4が形成されるたびにラッチパルス
LP5を発生するカウンタ30と、ラッチパルスLP5
によって8画素分の履歴ブタHDD4をラッ乏するトラ
イステートラッチ31とからなる部分が新たに付加され
ている。
また、メモリ10および11には隣接画素との関係の履
歴データHDD4を記憶するエリアME4が新たに付加
されている。そして、この履歴データHDD4の書込み
と読出しの為に、制御回路18.20には第7ステート
ST7の次にff18ステートST8の動作状態が付加
され、この第8ステートST8においてノアゲート27
とアンドゲート28で作成された隣接画素との関係の履
歴データHDD4がラッチ31およびゲート15(また
は14)を介してメモリ10(または11)のエリアM
E4に8ビット単位で順次書込まれるようになっている
。
歴データHDD4を記憶するエリアME4が新たに付加
されている。そして、この履歴データHDD4の書込み
と読出しの為に、制御回路18.20には第7ステート
ST7の次にff18ステートST8の動作状態が付加
され、この第8ステートST8においてノアゲート27
とアンドゲート28で作成された隣接画素との関係の履
歴データHDD4がラッチ31およびゲート15(また
は14)を介してメモリ10(または11)のエリアM
E4に8ビット単位で順次書込まれるようになっている
。
ここで、隣接画素との履歴データHDD4の作成論理は
、注目画素が“′黒”であり、その両隣りの画素の両方
がパ白″である時のみHDD4=“′1”となり、両隣
りの画素のいずれか一方が“黒”であるか、または注目
画素が“白”である場合にはHDD4=”O”となるよ
うにノアゲート27およびアンドゲート28の入力が接
続されている。
、注目画素が“′黒”であり、その両隣りの画素の両方
がパ白″である時のみHDD4=“′1”となり、両隣
りの画素のいずれか一方が“黒”であるか、または注目
画素が“白”である場合にはHDD4=”O”となるよ
うにノアゲート27およびアンドゲート28の入力が接
続されている。
従って、この実施例においてメモリ10(または11)
に記憶された隣接画素との関係のwI履歴データDD4
は、読出しモードにおいて第5図に示すように第n−3
ラインとの関係の履歴データHDD3の次に読み出され
るが、記録イネーブル信号ENはHDD4=“1”の時
のみ15時間だけオンとなる。
に記憶された隣接画素との関係のwI履歴データDD4
は、読出しモードにおいて第5図に示すように第n−3
ラインとの関係の履歴データHDD3の次に読み出され
るが、記録イネーブル信号ENはHDD4=“1”の時
のみ15時間だけオンとなる。
第6図は、注目画素と隣接画素との組合せパターンを示
したもので、両隣りの画素が“白”の時のみ信号ENが
15時間だけオンとなる様子を示している。なお、第6
図においては前ラインとの関係は第3図と同様であるた
めに斜線で省略している。
したもので、両隣りの画素が“白”の時のみ信号ENが
15時間だけオンとなる様子を示している。なお、第6
図においては前ラインとの関係は第3図と同様であるた
めに斜線で省略している。
このように、主走査方向の隣接画素との関係も考慮すれ
ば画素密度を高密度にした場合に、隣接画素の発熱の影
響による記録濃度のばらつきを抑え、さらに高品質の記
録を行うことが可能となる。
ば画素密度を高密度にした場合に、隣接画素の発熱の影
響による記録濃度のばらつきを抑え、さらに高品質の記
録を行うことが可能となる。
なお、第1図および第4図の実施例では3ライン前まで
の記録データを参照しているが、記録速度に応じてその
参照ライン数を適宜に増減することができることは言う
までもない。
の記録データを参照しているが、記録速度に応じてその
参照ライン数を適宜に増減することができることは言う
までもない。
[発明の効果1
以上説明したように本発明によれば、gJ走査方向にお
ける各画素の記録履歴または該記録履歴と主走査方向に
隣接する画素の記録データの有無に応じて現在の記録ラ
インにおける各画素の感熱素子の通電回数を制御するよ
うにしたため、記録速度の高速化を図る場合でも、簡単
で安価な回路構成で発熱素子の蓄熱による画質の劣化を
防止することができる。
ける各画素の記録履歴または該記録履歴と主走査方向に
隣接する画素の記録データの有無に応じて現在の記録ラ
インにおける各画素の感熱素子の通電回数を制御するよ
うにしたため、記録速度の高速化を図る場合でも、簡単
で安価な回路構成で発熱素子の蓄熱による画質の劣化を
防止することができる。
また、主走査方向における隣接画素との関係をも考慮す
るようにした場合は、画素密度の高密度化に対しても画
質の劣化を防止することができる。
るようにした場合は、画素密度の高密度化に対しても画
質の劣化を防止することができる。
第1図は本発明を適用した感熱記録装置の記録制御回路
の一実施例を示すブロック図、第2図は記録データの出
力時の動作を説明するためのタイムチャート、第3図は
現在の記録ラインとその前ラインの記録データの組合せ
パターンを示す図、第5図は第4図の実施例における記
録データ出力時の動作を説明するためのタイムチャート
、第6図は注目画素と隣接画素の記録データの組合せパ
ターンを示す図である。 4.10.11・・・メモリ、6,7・・・ラッチ、8
・・・履歴データ作成回路、18・・・履歴データ作成
用制御回路、20・・・データ転送用制御回路、22・
・・メモリモード制御回路。 Cσ) PCK −=−−−一−″
″−一−−一−−−−。 (C)PLP ; 第2図 第5図 (1) (2) t3) (4) (5) (6) (
7) (8)n−syイ・ロロ■口■■■口 n−2,イ2ロ■ロ■■ロ■口 n−tライ、■ロロ■口■■口 nライ、ロロロロロロロロ 通を時間」−上」−上」− n−3ライン 口 n−2ヲイン ■ n−1ライン ■ nライン ■ 通51吟間二m 口 口 ■ コ ロ ■ 口 口 ■■■■ □□[LL□ ■■■ 口 ■ ■ ■ 口 ■ ■■冒 □□□ 第3図 n−3,イ20 口 n−2ライン 口
ロn−tライン 口
口nライア 口 −口 ■ ■
■第6 13ノ t4ノロ
ロ ロ 口 口 ロ ■■ロ ロ■− 一図函’llAヨー 」ゴm二二 図 手続?In正書 昭和62年3月3日 °−て 特n庁良官 1股 1、事件の表示 昭和60年特許願第266329号 2、発明の名称 感熱記録制御方法 3、補正をする者 小1!1との関係 特許出願人 (307)株式会社 東芝 4、代理人 (〒104)東京都中央区銀BA2丁目11番2号明1
0閉の図面の簡単な説明の欄 7、補正の内容 (1)本願明細書、第21ページ第11行の「示ず図、
」の後に下記の文章を挿入する。 [第4図は本発明の他の実施例を示づブロック図、」
の一実施例を示すブロック図、第2図は記録データの出
力時の動作を説明するためのタイムチャート、第3図は
現在の記録ラインとその前ラインの記録データの組合せ
パターンを示す図、第5図は第4図の実施例における記
録データ出力時の動作を説明するためのタイムチャート
、第6図は注目画素と隣接画素の記録データの組合せパ
ターンを示す図である。 4.10.11・・・メモリ、6,7・・・ラッチ、8
・・・履歴データ作成回路、18・・・履歴データ作成
用制御回路、20・・・データ転送用制御回路、22・
・・メモリモード制御回路。 Cσ) PCK −=−−−一−″
″−一−−一−−−−。 (C)PLP ; 第2図 第5図 (1) (2) t3) (4) (5) (6) (
7) (8)n−syイ・ロロ■口■■■口 n−2,イ2ロ■ロ■■ロ■口 n−tライ、■ロロ■口■■口 nライ、ロロロロロロロロ 通を時間」−上」−上」− n−3ライン 口 n−2ヲイン ■ n−1ライン ■ nライン ■ 通51吟間二m 口 口 ■ コ ロ ■ 口 口 ■■■■ □□[LL□ ■■■ 口 ■ ■ ■ 口 ■ ■■冒 □□□ 第3図 n−3,イ20 口 n−2ライン 口
ロn−tライン 口
口nライア 口 −口 ■ ■
■第6 13ノ t4ノロ
ロ ロ 口 口 ロ ■■ロ ロ■− 一図函’llAヨー 」ゴm二二 図 手続?In正書 昭和62年3月3日 °−て 特n庁良官 1股 1、事件の表示 昭和60年特許願第266329号 2、発明の名称 感熱記録制御方法 3、補正をする者 小1!1との関係 特許出願人 (307)株式会社 東芝 4、代理人 (〒104)東京都中央区銀BA2丁目11番2号明1
0閉の図面の簡単な説明の欄 7、補正の内容 (1)本願明細書、第21ページ第11行の「示ず図、
」の後に下記の文章を挿入する。 [第4図は本発明の他の実施例を示づブロック図、」
Claims (3)
- (1)感熱記録媒体の主走査方向の画素数に対応した感
熱素子を有する感熱記録装置の記録制御方法において、 主走査方向の画素のそれぞれについて副走査方向におけ
る複数ライン前までの記録データと現在の記録ラインに
おける記録データとを比較し、当該画素におけるデータ
の記録履歴を調べ、その記録履歴の量に応じて現在の記
録ラインにおける記録データを記録するための感熱素子
の通電回数を制御することを特徴とする感熱記録制御方
法。 - (2)通電回数の最大値は現在の記録ラインの記録デー
タと比較する副走査方向のライン数と同じであることを
特徴とする特許請求の範囲1項記載の感熱記録制御方法
。 - (3)感熱記録媒体の主走査方向の画素数に対応した感
熱素子を有する感熱記録装置の記録制御方法において、 主走査方向の画素のそれぞれについて副走査方向におけ
る複数ライン前までの記録データと現在の記録ラインに
おける記録データとを比較し、当該画素におけるデータ
の記録履歴を調べると共に、主走査方向に隣接する画素
における記録データの有無を調べ、記録履歴の量と隣接
する画素における記録データの有無に応じて現在の記録
ラインにおける記録データを記録するための感熱素子の
通電回数を制御することを特徴とする感熱記録制御方法
。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60266329A JPS62240566A (ja) | 1985-11-27 | 1985-11-27 | 感熱記録制御方法 |
US06/885,693 US4723132A (en) | 1985-11-27 | 1986-07-15 | Method and apparatus for preventing unevenness in printing depth in a thermal printing |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60266329A JPS62240566A (ja) | 1985-11-27 | 1985-11-27 | 感熱記録制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62240566A true JPS62240566A (ja) | 1987-10-21 |
Family
ID=17429414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60266329A Pending JPS62240566A (ja) | 1985-11-27 | 1985-11-27 | 感熱記録制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4723132A (ja) |
JP (1) | JPS62240566A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH028065A (ja) * | 1988-06-28 | 1990-01-11 | Hitachi Ltd | サーマルヘッドの駆動装置 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5657066A (en) * | 1992-10-02 | 1997-08-12 | Zebra Technologies Corporation | Thermal demand printer |
US4912485A (en) * | 1987-01-28 | 1990-03-27 | Seiko Epson Corporation | Print controlling apparatus for a thermal printer |
JP2630960B2 (ja) * | 1987-10-17 | 1997-07-16 | グラフテック株式会社 | サーマルドットアレイを用いた波形記録装置 |
GB2212691B (en) * | 1987-11-20 | 1992-04-15 | Mitsubishi Electric Corp | Halftone printing system |
US5037216A (en) * | 1988-09-23 | 1991-08-06 | Datacard Corporation | System and method for producing data bearing cards |
US5025267A (en) * | 1988-09-23 | 1991-06-18 | Datacard Corporation | Thermal print head termperature control |
US5043742A (en) * | 1989-02-09 | 1991-08-27 | Victor Company Of Japan, Ltd. | Correction of printing signal to be supplied to thermal head of thermal printer |
US5132703A (en) * | 1991-03-08 | 1992-07-21 | Yokogawa Electric Corporation | Thermal history control in a recorder using a line thermal head |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3710913A (en) * | 1968-12-31 | 1973-01-16 | Texas Instruments Inc | Electronic printing input-output station |
DE3273429D1 (en) * | 1981-06-19 | 1986-10-30 | Toshiba Kk | Thermal printer |
JPS60139465A (ja) * | 1983-12-28 | 1985-07-24 | Fuji Xerox Co Ltd | サ−マルヘツド駆動装置 |
-
1985
- 1985-11-27 JP JP60266329A patent/JPS62240566A/ja active Pending
-
1986
- 1986-07-15 US US06/885,693 patent/US4723132A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH028065A (ja) * | 1988-06-28 | 1990-01-11 | Hitachi Ltd | サーマルヘッドの駆動装置 |
Also Published As
Publication number | Publication date |
---|---|
US4723132A (en) | 1988-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6036397B2 (ja) | 熱記録装置 | |
JPS59127781A (ja) | サ−マルヘツド駆動回路 | |
JP2862592B2 (ja) | ディスプレイ装置 | |
JPS62240566A (ja) | 感熱記録制御方法 | |
JPS58215376A (ja) | 感熱記録装置 | |
JPS609271A (ja) | 感熱記録装置の中間調記録方法 | |
JP3091575B2 (ja) | サーマルヘッド駆動用集積回路 | |
JP3625389B2 (ja) | サーマルヘッド駆動用集積回路 | |
JPH0245174A (ja) | プリンタ | |
JPH0434864B2 (ja) | ||
JPS637070B2 (ja) | ||
JP2942898B2 (ja) | 記録装置 | |
JPS6347634B2 (ja) | ||
JPS6072757A (ja) | サ−マル記録装置 | |
JPS6258587B2 (ja) | ||
JPH0312530Y2 (ja) | ||
JPS62269472A (ja) | 多階調熱転写記録装置 | |
JP2594260B2 (ja) | 感熱記録装置 | |
JP2760303B2 (ja) | サーマルヘッド駆動装置 | |
KR940013840A (ko) | 열전사헤드와 이 열전사헤드를 내장한 열전사프린터장치 및 그 방법 | |
JP2930088B2 (ja) | 感熱記録装置の階調記録方法 | |
JPH0431220B2 (ja) | ||
JP2000108397A (ja) | サーマルプリントヘッドの制御方法及び制御装置 | |
JP2000246943A (ja) | サーマルヘッド分割駆動方法 | |
JPH1127484A (ja) | 書き込み装置 |