JPS6223895B2 - - Google Patents
Info
- Publication number
- JPS6223895B2 JPS6223895B2 JP55091242A JP9124280A JPS6223895B2 JP S6223895 B2 JPS6223895 B2 JP S6223895B2 JP 55091242 A JP55091242 A JP 55091242A JP 9124280 A JP9124280 A JP 9124280A JP S6223895 B2 JPS6223895 B2 JP S6223895B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- control
- macro
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明はデータ処理装置におけるマイクロプロ
グラム制御方式に関する。
グラム制御方式に関する。
従来、小型のマイクロプログラム制御式データ
処理装置に於ては、第１図のブロツク図に見られ
るように、中央処理装置１に接続された１つの共
通バス２上に主記憶装置３および複数個の入出力
接続装置４−１〜４−ｎを接続することによつ
て、システムの簡単化を行なつている場合が多
い。このような構成によれば、シスムに接続され
ている各入出力装置を制御するためのマイクロプ
ログラムが主記憶装置３内に格納されており、そ
れによつて、中央処理装置１はマクロ命令実行を
処理するかたわら、各入出力装置に対するデータ
転送処理、入出力起動処理、あるいは終了処理等
の仕事をも受け持つている。即ち、入出力制御装
置を兼ねている場合が多い。入出力装置から入出
力接続装置４−１〜４−ｎを介してデータ転送の
要求がくると、中央処理装置１はマクロ命令実行
処理を一時中断して割込を起し、各入出力装置に
対しての制御マイクロプログラムによるデータ転
送処理を実行する。
処理装置に於ては、第１図のブロツク図に見られ
るように、中央処理装置１に接続された１つの共
通バス２上に主記憶装置３および複数個の入出力
接続装置４−１〜４−ｎを接続することによつ
て、システムの簡単化を行なつている場合が多
い。このような構成によれば、シスムに接続され
ている各入出力装置を制御するためのマイクロプ
ログラムが主記憶装置３内に格納されており、そ
れによつて、中央処理装置１はマクロ命令実行を
処理するかたわら、各入出力装置に対するデータ
転送処理、入出力起動処理、あるいは終了処理等
の仕事をも受け持つている。即ち、入出力制御装
置を兼ねている場合が多い。入出力装置から入出
力接続装置４−１〜４−ｎを介してデータ転送の
要求がくると、中央処理装置１はマクロ命令実行
処理を一時中断して割込を起し、各入出力装置に
対しての制御マイクロプログラムによるデータ転
送処理を実行する。
従つて、接続される入出力装置の台数が多くな
つたり、データ転送速度の速い入出力装置が接続
されたりすると、マクロ命令処理の中断の回数や
その所要時間が多くなつて、マクロ命令実行処理
の能率が低下してしまうという欠点があつた。
つたり、データ転送速度の速い入出力装置が接続
されたりすると、マクロ命令処理の中断の回数や
その所要時間が多くなつて、マクロ命令実行処理
の能率が低下してしまうという欠点があつた。
本発明の目的は、従来の接続状態を何ら変更す
ることなく、共通バス上に入出力制御専用のプロ
セツサを付加接続することにより、中央処理装置
の命令実行能力を向上させることのできるデータ
処理装置におけるマイクロプログラム制御方式を
提供するにある。
ることなく、共通バス上に入出力制御専用のプロ
セツサを付加接続することにより、中央処理装置
の命令実行能力を向上させることのできるデータ
処理装置におけるマイクロプログラム制御方式を
提供するにある。
本発明の他の目的は、主記憶装置内の入出力制
御用マイクロプログラムを追加接続された入出力
制御プロセツサ内に移しかえることにより、主記
憶装置の記憶容量を実質的に増加させることので
きるデータ処理装置におけるマイクロプログラム
制御方式を提供するにある。
御用マイクロプログラムを追加接続された入出力
制御プロセツサ内に移しかえることにより、主記
憶装置の記憶容量を実質的に増加させることので
きるデータ処理装置におけるマイクロプログラム
制御方式を提供するにある。
本明の更に他の目的は、小さな構成のシステム
に於ては入出力制御専用プロセツサを接続するこ
となく、又、大きな構成のシステムに於ては入出
力専用プロセツサを接続することにより、それぞ
れシステムの要求に見合つた能力をもつハードウ
エアを経済的に設備することのできるデータ処理
装置におけるマイクロプログラム制御方式を提供
するにある。
に於ては入出力制御専用プロセツサを接続するこ
となく、又、大きな構成のシステムに於ては入出
力専用プロセツサを接続することにより、それぞ
れシステムの要求に見合つた能力をもつハードウ
エアを経済的に設備することのできるデータ処理
装置におけるマイクロプログラム制御方式を提供
するにある。
本発明によれば、マクロ命令用のマクロプログ
ラムと入出力装置を制御するマイクロ命令用のマ
イクロプログラムとを収容する主記憶装置と、こ
れ等マクロプログラムおよびマイクロプログラム
の実行を制御する中央処理装置と、複数の入出力
接続手段とが１つの共通バス上に接続されたデー
タ処理装置において、前記共通バス上に制御メモ
リを内蔵する入出力制御プロセツサを接続するこ
とによつて、前記主記憶装置に前記マクロプログ
ラムを、前記制御メモリに前記マイクロプログラ
ムをそれぞれ収容し、前記中央処理装置に該主記
憶上のマクロプログラムの実行を制御させるとと
もに、並行的に前記入出力制御プロセツサに該制
御メモリ上のマイクロプログラムの実行を制御さ
せ、また前記入出力制御プロセツサが除去、若し
くは不動作の状態におかれると、前記中央処理装
置がマクロプログラムおよびマイクロプログラム
の実行を制御する元の状態に移行するようにした
ことを特徴とするマイクロプログラム制御方式が
得られる。
ラムと入出力装置を制御するマイクロ命令用のマ
イクロプログラムとを収容する主記憶装置と、こ
れ等マクロプログラムおよびマイクロプログラム
の実行を制御する中央処理装置と、複数の入出力
接続手段とが１つの共通バス上に接続されたデー
タ処理装置において、前記共通バス上に制御メモ
リを内蔵する入出力制御プロセツサを接続するこ
とによつて、前記主記憶装置に前記マクロプログ
ラムを、前記制御メモリに前記マイクロプログラ
ムをそれぞれ収容し、前記中央処理装置に該主記
憶上のマクロプログラムの実行を制御させるとと
もに、並行的に前記入出力制御プロセツサに該制
御メモリ上のマイクロプログラムの実行を制御さ
せ、また前記入出力制御プロセツサが除去、若し
くは不動作の状態におかれると、前記中央処理装
置がマクロプログラムおよびマイクロプログラム
の実行を制御する元の状態に移行するようにした
ことを特徴とするマイクロプログラム制御方式が
得られる。
次に、本発明の実施例について図面を参照して
詳細に説明する。
詳細に説明する。
第２図のブロツク図に見られるように、本発明
の実施例は中央処理装置１′と、主記憶装置３′
と、ｎ個の入出力接続装置４−１〜４−ｎと、そ
の各々に接続される入出力装置５−１〜５−ｎ
と、必要により接続される入出力専用プロセツサ
６とから構成される。そして、中央処理装置１′
内にはマイクロプロセツサ１′−１と命令実行処
理ルーチンが格納される制御メモリ１′−２とが
存在する。又、入出力専用プロセツサ６内にはマ
イクロプロセツサ６−１と各入出力制御マイクロ
プログラムが格納される制御メモリ６−２とが存
在する。
の実施例は中央処理装置１′と、主記憶装置３′
と、ｎ個の入出力接続装置４−１〜４−ｎと、そ
の各々に接続される入出力装置５−１〜５−ｎ
と、必要により接続される入出力専用プロセツサ
６とから構成される。そして、中央処理装置１′
内にはマイクロプロセツサ１′−１と命令実行処
理ルーチンが格納される制御メモリ１′−２とが
存在する。又、入出力専用プロセツサ６内にはマ
イクロプロセツサ６−１と各入出力制御マイクロ
プログラムが格納される制御メモリ６−２とが存
在する。
まず、最初に入出力専用プロセツサ６が共通バ
ス２上に接続されない場合について説明する。こ
の場合には、主記憶装置３′上に、第３図に示す
ごとく、各入出力装置５−１〜５−ｎの制御マイ
クロプログラム１２−１〜ｎ、マクロプログラム
１３、およびマイクロプログラムを統合管理する
管理プログラム１１が格納されている。そして、
中央処理装置１′内のマイクロプロセツサ１′−１
はマクロプログラム１３の命令実行を行なう。そ
の最中に各入出力接続装置４−１〜４−ｎを介し
て入出力装置からデータ転送要求をうけると、管
理プログラム１１に割込が発生し、上記マクロプ
ログラムの命令実行を一時中断してデータ転送要
求に対応した入出力制御マイクロプログラムのデ
ータ転送処理ルーチンを起動させる。データ転送
の処理が終了すると、元のマクロ命令の続きを実
行する。また、マクロ命令を実行している途中
で、入出力装置の起動を行う命令が出て来た場合
には、マイクロプロセツサ１′−１は上記のデー
タ転送処理と同様に管理プログラム１１によつて
対応する入出力制御マイクロプログラムの起動処
理ルーチンを実行する。このように、中央処理装
置１′が入出力制御装置を兼ねている場合には、
接続される入出力装置の台数が増加したり、ある
いは入出力装置とのデータの転送回数が増える
と、中央処理装置の命令実行の機能が著しく阻害
されるから、システムの規模を余り大きくしない
で使用することが好ましい。
ス２上に接続されない場合について説明する。こ
の場合には、主記憶装置３′上に、第３図に示す
ごとく、各入出力装置５−１〜５−ｎの制御マイ
クロプログラム１２−１〜ｎ、マクロプログラム
１３、およびマイクロプログラムを統合管理する
管理プログラム１１が格納されている。そして、
中央処理装置１′内のマイクロプロセツサ１′−１
はマクロプログラム１３の命令実行を行なう。そ
の最中に各入出力接続装置４−１〜４−ｎを介し
て入出力装置からデータ転送要求をうけると、管
理プログラム１１に割込が発生し、上記マクロプ
ログラムの命令実行を一時中断してデータ転送要
求に対応した入出力制御マイクロプログラムのデ
ータ転送処理ルーチンを起動させる。データ転送
の処理が終了すると、元のマクロ命令の続きを実
行する。また、マクロ命令を実行している途中
で、入出力装置の起動を行う命令が出て来た場合
には、マイクロプロセツサ１′−１は上記のデー
タ転送処理と同様に管理プログラム１１によつて
対応する入出力制御マイクロプログラムの起動処
理ルーチンを実行する。このように、中央処理装
置１′が入出力制御装置を兼ねている場合には、
接続される入出力装置の台数が増加したり、ある
いは入出力装置とのデータの転送回数が増える
と、中央処理装置の命令実行の機能が著しく阻害
されるから、システムの規模を余り大きくしない
で使用することが好ましい。
次に、入出力専用プロセツサ６が共通バス２上
に接続された場合について説明する。この場合、
主記憶装置３′には、第４図ａに示すように、入
出力制御専用プロセツサとの情報交換を行なうた
めの管理プログラム１１ａが一部残留するのみ
で、他の記憶領域は全てマクロプログラム格納の
ために使用することができる。また、入出力専用
プロセツサ６内の制御メモリ６−２には、第４図
ｂに見られるように、前に主記憶装置３′内に格
納されていた各入出力制御マイクロプログラム１
２−１〜ｎが管理プログラム１１ｂとともに全て
配置される。このような構成によつて、中央処理
装置１′内のマイクロプロセツサ１′−１は主記憶
装置３′のマクロプログラム１３を読み出して命
令を実行する一方、並行的に、各入出力装置から
のデータ転送要求は全て入出力制御専用プロセツ
サ６が受け付けてサービスを行なう。また、中央
処理装置１′がマクロ命令実行途中で入出力起動
命令をみつけると、主記憶装置３′内の管理プロ
グラム１１ａによりそのことを共通バス２を経由
して入出力制御専用プロセツサ６に伝える。そし
て、入出力制御専用プロセツサ６が制御メモリ６
−２内の入出力起動ルーチンを実行する。
に接続された場合について説明する。この場合、
主記憶装置３′には、第４図ａに示すように、入
出力制御専用プロセツサとの情報交換を行なうた
めの管理プログラム１１ａが一部残留するのみ
で、他の記憶領域は全てマクロプログラム格納の
ために使用することができる。また、入出力専用
プロセツサ６内の制御メモリ６−２には、第４図
ｂに見られるように、前に主記憶装置３′内に格
納されていた各入出力制御マイクロプログラム１
２−１〜ｎが管理プログラム１１ｂとともに全て
配置される。このような構成によつて、中央処理
装置１′内のマイクロプロセツサ１′−１は主記憶
装置３′のマクロプログラム１３を読み出して命
令を実行する一方、並行的に、各入出力装置から
のデータ転送要求は全て入出力制御専用プロセツ
サ６が受け付けてサービスを行なう。また、中央
処理装置１′がマクロ命令実行途中で入出力起動
命令をみつけると、主記憶装置３′内の管理プロ
グラム１１ａによりそのことを共通バス２を経由
して入出力制御専用プロセツサ６に伝える。そし
て、入出力制御専用プロセツサ６が制御メモリ６
−２内の入出力起動ルーチンを実行する。
上記の実施例において、各入出力制御マイクロ
プログラムモジユールは、中央処理装置１′内及
び入出力専用プロセツサ６内のいずれに於ても実
行できるようにつくられており、これによつて、
マイクロプロセツサ１′−１と６−１に対して同
じ性能のマイクロプロセツサを使用することがで
きる。
プログラムモジユールは、中央処理装置１′内及
び入出力専用プロセツサ６内のいずれに於ても実
行できるようにつくられており、これによつて、
マイクロプロセツサ１′−１と６−１に対して同
じ性能のマイクロプロセツサを使用することがで
きる。
また、上記の実施例において、マイクロプログ
ラムは、入出力制御専用プロセツサ６を使用する
と制御メモリ６−１上に移送され、使用しない場
合には主記憶装置３′上に残される。このよう
に、システムの接続形態を変更することなく、単
に入出力制御専用プロセツサを追加接続し、対応
するマイクロプログラムを移しかえるだけで、入
出力装置の台数の増加やデータの転送回数の増加
によるも、命令実行の処理能力を低下させないよ
うにすることができる。
ラムは、入出力制御専用プロセツサ６を使用する
と制御メモリ６−１上に移送され、使用しない場
合には主記憶装置３′上に残される。このよう
に、システムの接続形態を変更することなく、単
に入出力制御専用プロセツサを追加接続し、対応
するマイクロプログラムを移しかえるだけで、入
出力装置の台数の増加やデータの転送回数の増加
によるも、命令実行の処理能力を低下させないよ
うにすることができる。
更に、上記実施例において、入出力制御専用プ
ロセツサの使用によれば、第４図ａに見られるよ
うに、主記憶装置３′上のマイクロプログラムの
量が大幅に縮小されるから、代つてマクロプログ
ラムを格納する記憶領域が増加し、実質的にメモ
リの増設と同様の効果が得られる。
ロセツサの使用によれば、第４図ａに見られるよ
うに、主記憶装置３′上のマイクロプログラムの
量が大幅に縮小されるから、代つてマクロプログ
ラムを格納する記憶領域が増加し、実質的にメモ
リの増設と同様の効果が得られる。
なお、本発明によれば、上記の説明から判るよ
うに、入出力制御専用プロセツサを使用しての運
転中に、入出力制御専用プロセツサが故障して不
動作状態になつても、中央処理装置は主記憶装置
からの管理プログラムによりこれを検知し、入出
力制御専用プロセツサを使用しない場合のマイク
ロプログラムの実行制御状態に移すことによつ
て、装置を障害から救済することができる。
うに、入出力制御専用プロセツサを使用しての運
転中に、入出力制御専用プロセツサが故障して不
動作状態になつても、中央処理装置は主記憶装置
からの管理プログラムによりこれを検知し、入出
力制御専用プロセツサを使用しない場合のマイク
ロプログラムの実行制御状態に移すことによつ
て、装置を障害から救済することができる。
以上の説明により明らかなように、本発明によ
れば、入出力専用プロセツサを共通バス上に接続
したり、あるいは共通バス上から除去するのみ
で、他の接続状態を何等変更することなしに、必
要に応じて、適宜システムの処理性能を変えるこ
とができ、これによつて設備上の融通性と経済性
を高めるべく大きな効果が得られる。
れば、入出力専用プロセツサを共通バス上に接続
したり、あるいは共通バス上から除去するのみ
で、他の接続状態を何等変更することなしに、必
要に応じて、適宜システムの処理性能を変えるこ
とができ、これによつて設備上の融通性と経済性
を高めるべく大きな効果が得られる。
第１図は従来のマイクロプログラム制御方式に
よる構成を示すブロツク図、第２図は本発明によ
る実施例の構成を示すブロツク図、第３図は、第
２図の実施例において入出力専用プロセツサを使
用しない場合の主記憶装置内におけるプログラム
の配置例、第４図ａおよびｂは、第２図の実施例
において入出力専用プロセツサを使用した場合の
それぞれ主記憶装置内および制御メモリ内のプロ
グラムの配置例である。 図において、１，１′は中央処理装置、１′−１
はマイクロプロセツサ、１′−２は制御メモリ、
２は共通バス、３，３′は主記憶装置、４−１〜
４−ｎは入出力接続装置、５−１〜５−ｎは入出
力装置、６は入出力専用プロセツサ、６−１はマ
イクロプロセツサ、６−２は制御メモリである。
よる構成を示すブロツク図、第２図は本発明によ
る実施例の構成を示すブロツク図、第３図は、第
２図の実施例において入出力専用プロセツサを使
用しない場合の主記憶装置内におけるプログラム
の配置例、第４図ａおよびｂは、第２図の実施例
において入出力専用プロセツサを使用した場合の
それぞれ主記憶装置内および制御メモリ内のプロ
グラムの配置例である。 図において、１，１′は中央処理装置、１′−１
はマイクロプロセツサ、１′−２は制御メモリ、
２は共通バス、３，３′は主記憶装置、４−１〜
４−ｎは入出力接続装置、５−１〜５−ｎは入出
力装置、６は入出力専用プロセツサ、６−１はマ
イクロプロセツサ、６−２は制御メモリである。
Claims (1)
- １ マクロ命令用のマクロプログラムと入出力装
置を制御するマイクロ命令用のマイクロプログラ
ムとを収容する主記憶装置と、これ等マクロプロ
グラムおよびマイクロプログラムの実行を制御す
る中央処理装置と、複数の入出力接続手段とが１
つの共通バス上に接続されたデータ処理装置にお
いて、前記共通バス上に制御メモリを内蔵する入
出力制御プロセツサを接続することによつて、前
記主記憶装置に前記マクロプログラムを、前記制
御メモリに前記マイクロプログラムをそれぞれ収
容し、前記中央処理装置に該主記憶上のマクロプ
ログラムの実行を制御させるとともに、並行的に
前記入出力制御プロセツサに該制御メモリ上のマ
イクロプログラムの実行を制御させ、また前記入
出力制御プロセツサが除去、若しくは不動作の状
態におかれると、前記中央処理装置がマクロプロ
グラムおよびマイクロプログラムの実行を制御す
る元の状態に移行するようにしたことを特徴とす
るマイクロプログラム制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9124280A JPS5717058A (en) | 1980-07-05 | 1980-07-05 | Control system of microprogram |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9124280A JPS5717058A (en) | 1980-07-05 | 1980-07-05 | Control system of microprogram |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5717058A JPS5717058A (en) | 1982-01-28 |
| JPS6223895B2 true JPS6223895B2 (ja) | 1987-05-26 |
Family
ID=14020944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9124280A Granted JPS5717058A (en) | 1980-07-05 | 1980-07-05 | Control system of microprogram |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5717058A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0642999U (ja) * | 1992-11-12 | 1994-06-07 | 石川島播磨重工業株式会社 | ロールプロフィルコントロール装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59172059A (ja) * | 1983-03-22 | 1984-09-28 | Toshiba Corp | 電子計算機システム |
| JPH0664569B2 (ja) * | 1986-06-25 | 1994-08-22 | 株式会社日立製作所 | マイクロプログラムローディング方法 |
-
1980
- 1980-07-05 JP JP9124280A patent/JPS5717058A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0642999U (ja) * | 1992-11-12 | 1994-06-07 | 石川島播磨重工業株式会社 | ロールプロフィルコントロール装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5717058A (en) | 1982-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5530845A (en) | Storage control subsystem implemented with an application program on a computer | |
| JPS5841538B2 (ja) | マルチプロセツサシステム ノ ユウセンセイギヨホウシキ | |
| EP0106669B1 (en) | Operating system supervisor | |
| US5911065A (en) | System and method for providing cooperative interrupts in a preemptive task scheduling environment | |
| JPS6258341A (ja) | 入出力割込処理方式 | |
| JPS62184544A (ja) | 仮想計算機システム | |
| JPS6223895B2 (ja) | ||
| JPH02210542A (ja) | 仮想計算機システムにおける実行制御方式 | |
| JPH0484335A (ja) | 仮想計算機制御方式 | |
| JPH01137359A (ja) | プロセッサの制御方法 | |
| Jensen | The influence of microprocessors on computer architecture: Distributed processing | |
| JPH0348937A (ja) | 仮想計算機システムにおける入出力命令実行方式 | |
| JPS603027A (ja) | コンピユ−タ処理システムにおける資源管理方式 | |
| JPS6352240A (ja) | デ−タ処理装置 | |
| JPS61136159A (ja) | シングルチツプマイクロコンピユ−タ | |
| JP2562474B2 (ja) | マルチｃｐｕシステムのアダプタ及びその制御方法 | |
| JPS61148535A (ja) | 関数型／論理型言語処理装置 | |
| JPH0296833A (ja) | 異機種ジョブ制御方式 | |
| JPH04302352A (ja) | マルチプロセッサシステム | |
| JPS61256421A (ja) | 捕助記憶装置転送バツフアの初期化方式 | |
| JPS62140145A (ja) | 仮想計算機システム | |
| JPH0452490B2 (ja) | ||
| JPH06103224A (ja) | 割込み制御装置 | |
| JPH02236656A (ja) | マルチプロセッサシステム | |
| JPH03250275A (ja) | １チップマイクロプロセッサ |