JPS6223185A - ハイブリッド光ｉｃ装置およびその製造方法 - Google Patents
ハイブリッド光ｉｃ装置およびその製造方法Info
- Publication number
- JPS6223185A JPS6223185A JP16239185A JP16239185A JPS6223185A JP S6223185 A JPS6223185 A JP S6223185A JP 16239185 A JP16239185 A JP 16239185A JP 16239185 A JP16239185 A JP 16239185A JP S6223185 A JPS6223185 A JP S6223185A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- hole
- wafer
- region
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、光フアイバー通信、光記録再生等に有用とな
る光源に関し、特に発光素子とそれを駆動する電気ＩＣ
をハイブリッドで構成する装置に関するものである。
る光源に関し、特に発光素子とそれを駆動する電気ＩＣ
をハイブリッドで構成する装置に関するものである。
従来の技術
近年、大容量光ファイバー通信の発達にともない、発光
素子を高速変調動作させることが必要となっている。発
光素子を高速変調動作させるためには、それを駆動する
電気ＩＣが必要となる。このＩＣとしては、Ｓｉ ある
いはＧ ａ Ａ ｓを材料とした高速動作が可能なＩＣ
を用いていた。従来のハイブリッド光ＩＣ装置は、この
ＩＣチップと発光素子のチップにワイヤーボンディング
を行って、電気的に接続していた。ところが、このハイ
ブリッド光ＩＣ装置では、ワイヤーを介して接続してい
るために配線容量が大きくなって高速変調動作が困難に
なるという欠点がある。また、発光素子にワイヤーボン
ディングする場合、外部からの力によって素子に欠陥が
導入され易く信頼性の上で問題がある。また、各々別に
ダイスボッディングするため小型化が望めない。このよ
うな観点から、最近では発光素子と電気ＩＣ１１チツプ
にモノリシック化した光ＩＣの開発が活発化してきてい
るが、作製上、非常に高度な技術を用いなければならず
いまだ歩留り等で問題が多い。
素子を高速変調動作させることが必要となっている。発
光素子を高速変調動作させるためには、それを駆動する
電気ＩＣが必要となる。このＩＣとしては、Ｓｉ ある
いはＧ ａ Ａ ｓを材料とした高速動作が可能なＩＣ
を用いていた。従来のハイブリッド光ＩＣ装置は、この
ＩＣチップと発光素子のチップにワイヤーボンディング
を行って、電気的に接続していた。ところが、このハイ
ブリッド光ＩＣ装置では、ワイヤーを介して接続してい
るために配線容量が大きくなって高速変調動作が困難に
なるという欠点がある。また、発光素子にワイヤーボン
ディングする場合、外部からの力によって素子に欠陥が
導入され易く信頼性の上で問題がある。また、各々別に
ダイスボッディングするため小型化が望めない。このよ
うな観点から、最近では発光素子と電気ＩＣ１１チツプ
にモノリシック化した光ＩＣの開発が活発化してきてい
るが、作製上、非常に高度な技術を用いなければならず
いまだ歩留り等で問題が多い。
発明が解決しようとする問題点
本発明は従来の技術で問題となっていたワイヤ−接続に
よる配線容量の増大化、ワイヤーボンディング工程によ
る信頼性の低下、及び小型化の困難性を解決しようとす
るものである。
よる配線容量の増大化、ワイヤーボンディング工程によ
る信頼性の低下、及び小型化の困難性を解決しようとす
るものである。
問題点を解決するための手段
本発明は、電気素子が形成されたＩＣウェハー上に、電
気素子が形成された領域と異なる領域に選択的に孔を形
成し、この孔に発光素子をダイスボンディングした後、
ＩＣウェハーの配線工程を行なうことにより電気素子と
発光素子を電気的に接続しハイブリッド光ＩＣ装置を構
成するものであり、これによって従来の問題点を解決す
るものである。
気素子が形成された領域と異なる領域に選択的に孔を形
成し、この孔に発光素子をダイスボンディングした後、
ＩＣウェハーの配線工程を行なうことにより電気素子と
発光素子を電気的に接続しハイブリッド光ＩＣ装置を構
成するものであり、これによって従来の問題点を解決す
るものである。
作 用
本発明によれば、ウェハープロセスの配線工程において
電気素子と発光素子が接続されるものであるので、電気
ＩＣと発光素子を接続するワイヤーボンディング工程が
不要となる。従って、従来問題となっていたワイヤー接
続による配線容量の増大化、信頼性の低下を防ぐもので
ある。また、電気ＩＣのチップ内に発光素子がダイスボ
ンディングされているので装置の小型化がはかれるもの
である。
電気素子と発光素子が接続されるものであるので、電気
ＩＣと発光素子を接続するワイヤーボンディング工程が
不要となる。従って、従来問題となっていたワイヤー接
続による配線容量の増大化、信頼性の低下を防ぐもので
ある。また、電気ＩＣのチップ内に発光素子がダイスボ
ンディングされているので装置の小型化がはかれるもの
である。
実施例
本発明の第１の実施例を第１図に示す。以下、作製工程
を図面を用いて説明する。第２図は、既にトランジスタ
等の電気素子が形成されたＳｔ −ＩＣウェハー１上に
電気素子が形成されている領域と異なる領域に選択的に
孔７を形成したものである。これは、通常のウェハープ
ロセスであるフォトリングラフィ工程及びエツチング工
程により容易に形成できる。孔７の大きさは、例えば３
００μｍＸ３００μｍＸ１００μｍとする。深さを１０
０μｍとしているのは、通常の半導体レーザの厚みに合
わしたものである。孔７を形成後、第１の配線金属３を
孔７及び電気素子が形成された領域に選択的に形成する
。この様子を第３図に示す。
を図面を用いて説明する。第２図は、既にトランジスタ
等の電気素子が形成されたＳｔ −ＩＣウェハー１上に
電気素子が形成されている領域と異なる領域に選択的に
孔７を形成したものである。これは、通常のウェハープ
ロセスであるフォトリングラフィ工程及びエツチング工
程により容易に形成できる。孔７の大きさは、例えば３
００μｍＸ３００μｍＸ１００μｍとする。深さを１０
０μｍとしているのは、通常の半導体レーザの厚みに合
わしたものである。孔７を形成後、第１の配線金属３を
孔７及び電気素子が形成された領域に選択的に形成する
。この様子を第３図に示す。
これは、斜め蒸着等により配線金属を蒸着した後、通常
のウェハープロセスであるフォトリングラフィ工程及び
エツチング工程あるいはリフトオフ工程により容易に形
成できる。然る後、孔７に形成された配線金属３上に半
導体レーザ２をダイスボンディングする。この様子を示
した断面図が第４図である。
のウェハープロセスであるフォトリングラフィ工程及び
エツチング工程あるいはリフトオフ工程により容易に形
成できる。然る後、孔７に形成された配線金属３上に半
導体レーザ２をダイスボンディングする。この様子を示
した断面図が第４図である。
これは、例えばあらかじめ半導体レーザ２のｎ側電極９
上にＡ ｕ ／ Ｓ ｎ等の半田層（図示せず）を形成
しておき、加熱されたウェノ・−に半田層を用いてボン
ディングすることにより行なう。然る後、半導体レーザ
２と孔７間のすきまを樹脂６により埋込む。この様子を
第５図に示す。これは、樹脂として例えば感光性のもの
を用い、ウェハー全面に塗布した後、通常のフォトリソ
グラフィ工程により容易に形成できる。この際、半導体
レーザ２の端面から出射される光を外部に取り出すため
に、半導体レーザ２の一方の端面側の樹脂は除去する。
上にＡ ｕ ／ Ｓ ｎ等の半田層（図示せず）を形成
しておき、加熱されたウェノ・−に半田層を用いてボン
ディングすることにより行なう。然る後、半導体レーザ
２と孔７間のすきまを樹脂６により埋込む。この様子を
第５図に示す。これは、樹脂として例えば感光性のもの
を用い、ウェハー全面に塗布した後、通常のフォトリソ
グラフィ工程により容易に形成できる。この際、半導体
レーザ２の端面から出射される光を外部に取り出すため
に、半導体レーザ２の一方の端面側の樹脂は除去する。
然る後、配線金属６を半導体レーザ２のＰ側電極８及び
電気素子が形成された領域に選択的に形成することによ
り第１図に示す構造を得る。配線金属３及び配線金属６
は、それぞれ半導体レーザ２のｎ側電極９及びＰ側電極
８と５ｔ−ＩＣウェノ・−に既に形成されている電気素
子を接続するものである。
電気素子が形成された領域に選択的に形成することによ
り第１図に示す構造を得る。配線金属３及び配線金属６
は、それぞれ半導体レーザ２のｎ側電極９及びＰ側電極
８と５ｔ−ＩＣウェノ・−に既に形成されている電気素
子を接続するものである。
第６図は、半導体レーザ２がダイスボンディングされた
Ｓ ｉ −Ｉ Ｃウエノ・−１を上から見た図である。
Ｓ ｉ −Ｉ Ｃウエノ・−１を上から見た図である。
電気工Ｃ１１の１チツプに半導体レーザ２を１チップ内
蔵し構成したものである。半導体レーザ２は、分割線１
２より内側に例えば６０μｍ程度隔てボンディングして
いる。これは、配線金属６を形成後ウェハー１を分割線
１２でスクライブあるいは、ダイシングする時に半導体
レーザ２の臂開面をキズつけないためである。このよう
に構成した後、Ｓ ｉ −Ｉ Ｃウエノ・−１を分割線
１２に沿ってスクライバ−等で個々に分割することによ
り、半導体レーザ２を内蔵した電気ＩＣチップ、即ちハ
イブリッド光ＩＣチップを得る。第７図は、電気工Ｃ１
１の１チツプに半導体レーザ２を２チップ内蔵し構成し
たものである０このように電気ＩＣ１チツプに複数の半
導体レーザチップを内蔵することも可能である。第６図
、第７図は、半導体レーザとして端面発光型のものを用
いた例を示したが、レーザとして面発光型のものを用い
た例を第８図に示す。このように面発光型レーザの場合
は、ウェノ・−に対し垂直な方向に光が出射されるので
第７図のように半導体レーザを分割線の近くにボンディ
ングする必要がなく、電気ＩＣチップ内の任意の位置に
ボンディングすることが可能である。
蔵し構成したものである。半導体レーザ２は、分割線１
２より内側に例えば６０μｍ程度隔てボンディングして
いる。これは、配線金属６を形成後ウェハー１を分割線
１２でスクライブあるいは、ダイシングする時に半導体
レーザ２の臂開面をキズつけないためである。このよう
に構成した後、Ｓ ｉ −Ｉ Ｃウエノ・−１を分割線
１２に沿ってスクライバ−等で個々に分割することによ
り、半導体レーザ２を内蔵した電気ＩＣチップ、即ちハ
イブリッド光ＩＣチップを得る。第７図は、電気工Ｃ１
１の１チツプに半導体レーザ２を２チップ内蔵し構成し
たものである０このように電気ＩＣ１チツプに複数の半
導体レーザチップを内蔵することも可能である。第６図
、第７図は、半導体レーザとして端面発光型のものを用
いた例を示したが、レーザとして面発光型のものを用い
た例を第８図に示す。このように面発光型レーザの場合
は、ウェノ・−に対し垂直な方向に光が出射されるので
第７図のように半導体レーザを分割線の近くにボンディ
ングする必要がなく、電気ＩＣチップ内の任意の位置に
ボンディングすることが可能である。
第９図に本発明の第２の実施例を示す。第１の実施例で
は、半導体レーザとして通常の両面から電極を取り出す
タイプを用いたが、本実施例では例えばＴＴＳ型レーザ
のように一方の面からＰ側及びｎ側の両方の電極を取り
出せるタイプのものを用いている。
は、半導体レーザとして通常の両面から電極を取り出す
タイプを用いたが、本実施例では例えばＴＴＳ型レーザ
のように一方の面からＰ側及びｎ側の両方の電極を取り
出せるタイプのものを用いている。
第１０図は、第２図と同様に５Ｌ−ＩＣウエノ・−１に
孔を形成した後、Ｔ７Ｓ型レーザ２１をダイスボンディ
ングした断面図を示すＱこの場合、第１の実施例と異な
り、ダイスボンディングの下地金属となる配線金属がな
いが、レーザ２１のポンディングされる面にＡｕ（図示
せず）をあらかじめ蒸着等により形成しておけばＡｕ−
８ｉ共晶により容易にボンディングできる。第１１図は
、このようにポンディングした後、レーザ２１と孔の間
のすきまを第６図と同様に樹脂６で埋込んだ断面図であ
る。然る後、配線金属２２ｆｃＴ工Ｓ型レーザ２１のＰ
側電極２６とｎ側電極２５及び電気素子が形成された領
域に選択的に形成し、第９図の構造を得る。本実施例に
おいては、第１の実施例と異なり配線工程が１回だけな
ので工程の簡略化がはかれるという利点がある。第２の
実施例においては、半導体レーザとしてＴＴＳ型レーザ
を用いたが、他の、一方の面からＰ側及びｎ側の両方の
電極を取り出せる構造のレーザ、例えばＳ−Ｉ基板上に
形成したレーザ等にも適用できる。
孔を形成した後、Ｔ７Ｓ型レーザ２１をダイスボンディ
ングした断面図を示すＱこの場合、第１の実施例と異な
り、ダイスボンディングの下地金属となる配線金属がな
いが、レーザ２１のポンディングされる面にＡｕ（図示
せず）をあらかじめ蒸着等により形成しておけばＡｕ−
８ｉ共晶により容易にボンディングできる。第１１図は
、このようにポンディングした後、レーザ２１と孔の間
のすきまを第６図と同様に樹脂６で埋込んだ断面図であ
る。然る後、配線金属２２ｆｃＴ工Ｓ型レーザ２１のＰ
側電極２６とｎ側電極２５及び電気素子が形成された領
域に選択的に形成し、第９図の構造を得る。本実施例に
おいては、第１の実施例と異なり配線工程が１回だけな
ので工程の簡略化がはかれるという利点がある。第２の
実施例においては、半導体レーザとしてＴＴＳ型レーザ
を用いたが、他の、一方の面からＰ側及びｎ側の両方の
電極を取り出せる構造のレーザ、例えばＳ−Ｉ基板上に
形成したレーザ等にも適用できる。
また、第１．第２の実施例とも発光素子として半導体レ
ーザを用いたが、ＬＥＤ等にも応用できる。さらに、第
１．第２の実施例とも電気ＩＣとしてＳ ｉ −Ｉ Ｃ
の例を示したが、Ｇ ａ Ａ ｓ等化合物半導体を材料
とするＩＣを応用することも可能である。
ーザを用いたが、ＬＥＤ等にも応用できる。さらに、第
１．第２の実施例とも電気ＩＣとしてＳ ｉ −Ｉ Ｃ
の例を示したが、Ｇ ａ Ａ ｓ等化合物半導体を材料
とするＩＣを応用することも可能である。
発明の効果
本発明によれば、発光素子と電気ＩＣをハイブリッドで
構成するに際し、画素子を電気的に接続するためにウェ
ハープロセスの配線工程を用いるため、従来問題となっ
ていたワイヤーボンディング接続による配線容量の増大
化、信頼性の低下を招かない。また、電気ＩＣチップ内
に発光素子が内蔵され一体化できるので装置の小型化が
可能となる。さらに、作製工程がすべて通常のウェハー
プロセス工程で行なえるので、従来に比ベコスト低減が
はかれるものであり、工業的に見ても十分価値のあるも
のである。
構成するに際し、画素子を電気的に接続するためにウェ
ハープロセスの配線工程を用いるため、従来問題となっ
ていたワイヤーボンディング接続による配線容量の増大
化、信頼性の低下を招かない。また、電気ＩＣチップ内
に発光素子が内蔵され一体化できるので装置の小型化が
可能となる。さらに、作製工程がすべて通常のウェハー
プロセス工程で行なえるので、従来に比ベコスト低減が
はかれるものであり、工業的に見ても十分価値のあるも
のである。
【図面の簡単な説明】
第１図は本発明による第１の実施例を示す断面レーザを
Ｓ ｉ −Ｉ Ｃウニバーにダイスボンディングした後
の上面図、第９図は本発明による第２の実施例を示す断
面図、第１０．１１図は第２の実施例における作製プロ
セスを示す断面図である０１・・・・・・Ｓ ｉ−Ｉ
Ｃウェハー、２・・・・・・半導体レーザ、３．６・・
・・・・配線金属、５・・・・・・樹脂。 第 １ 図 第 ２ 図 一曽 −一第 ３ 図 第４図 第５図 檀 ド第７図 第 ９ 図 第１０図
Ｓ ｉ −Ｉ Ｃウニバーにダイスボンディングした後
の上面図、第９図は本発明による第２の実施例を示す断
面図、第１０．１１図は第２の実施例における作製プロ
セスを示す断面図である０１・・・・・・Ｓ ｉ−Ｉ
Ｃウェハー、２・・・・・・半導体レーザ、３．６・・
・・・・配線金属、５・・・・・・樹脂。 第 １ 図 第 ２ 図 一曽 −一第 ３ 図 第４図 第５図 檀 ド第７図 第 ９ 図 第１０図
Claims (1)
- 電気素子が形成されたＩＣウェハー上に、前記電気素子
が形成された領域と異なる領域に選択的に孔を形成し、
この孔に発光素子をダイスボンディングした後、前記Ｉ
Ｃウェハーの配線工程を行なうことにより前記電気素子
と発光素子を電気的に接続してなることを特徴とするハ
イブリッド光ＩＣ装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60162391A JPH071794B2 (ja) | 1985-07-23 | 1985-07-23 | ハイブリッド光ｉｃ装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60162391A JPH071794B2 (ja) | 1985-07-23 | 1985-07-23 | ハイブリッド光ｉｃ装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6223185A true JPS6223185A (ja) | 1987-01-31 |
| JPH071794B2 JPH071794B2 (ja) | 1995-01-11 |
Family
ID=15753689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60162391A Expired - Lifetime JPH071794B2 (ja) | 1985-07-23 | 1985-07-23 | ハイブリッド光ｉｃ装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH071794B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629623A (ja) * | 1990-01-03 | 1994-02-04 | Arthur A Karpinski | モノリシックレーザーダイオードアレイ及びその製造方法 |
| JPH06120607A (ja) * | 1991-03-04 | 1994-04-28 | Arthur A Karpinski | モノリシックレーザーダイオードアレー |
| WO2017026362A1 (ja) * | 2015-08-12 | 2017-02-16 | 株式会社村田製作所 | 光電変換素子、光通信モジュール |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5147665A (en) * | 1974-10-22 | 1976-04-23 | Nikku Ind Co | Renzokukaitenfuntai rokasoshiki eyaafuirutaa |
| JPS5418692A (en) * | 1977-07-13 | 1979-02-10 | Oki Electric Ind Co Ltd | Light emitting device with reflector |
| JPS56112767A (en) * | 1980-02-13 | 1981-09-05 | Hitachi Ltd | Light emitting semiconductor device |
-
1985
- 1985-07-23 JP JP60162391A patent/JPH071794B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5147665A (en) * | 1974-10-22 | 1976-04-23 | Nikku Ind Co | Renzokukaitenfuntai rokasoshiki eyaafuirutaa |
| JPS5418692A (en) * | 1977-07-13 | 1979-02-10 | Oki Electric Ind Co Ltd | Light emitting device with reflector |
| JPS56112767A (en) * | 1980-02-13 | 1981-09-05 | Hitachi Ltd | Light emitting semiconductor device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629623A (ja) * | 1990-01-03 | 1994-02-04 | Arthur A Karpinski | モノリシックレーザーダイオードアレイ及びその製造方法 |
| JP2858964B2 (ja) * | 1990-01-03 | 1999-02-17 | エイ． カルピンスキー アーサー | モノリシックレーザーダイオードアレイ及びその製造方法 |
| JPH06120607A (ja) * | 1991-03-04 | 1994-04-28 | Arthur A Karpinski | モノリシックレーザーダイオードアレー |
| WO2017026362A1 (ja) * | 2015-08-12 | 2017-02-16 | 株式会社村田製作所 | 光電変換素子、光通信モジュール |
| JPWO2017026362A1 (ja) * | 2015-08-12 | 2018-02-15 | 株式会社村田製作所 | 光電変換素子、光通信モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH071794B2 (ja) | 1995-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6218728B1 (en) | Mold-BGA-type semiconductor device and method for making the same | |
| US8309384B2 (en) | Process for packaging components, and packaged components | |
| JP2950106B2 (ja) | 光素子実装体の製造方法 | |
| JPH06237016A (ja) | 光ファイバモジュールおよびその製造方法 | |
| KR20010080201A (ko) | 반도체장치 및 그 제조방법 | |
| US7189962B2 (en) | Semiconductor relay apparatus and wiring board fabrication method | |
| JPS6223163A (ja) | ハイブリツド光ｉｃ装置 | |
| JP2005019966A (ja) | 半導体装置及びその製造方法 | |
| JP3269025B2 (ja) | 半導体装置とその製造方法 | |
| US6107179A (en) | Integrated flexible interconnection | |
| JPH08306724A (ja) | 半導体装置およびその製造方法ならびにその実装方法 | |
| US6433367B1 (en) | Semiconductor device with sloping sides, and electronic apparatus including semiconductor devices with sloping sides, modified for crack-free wire bonding | |
| JPS6223185A (ja) | ハイブリッド光ｉｃ装置およびその製造方法 | |
| US5324387A (en) | Method of fabricating asymmetric closely-spaced multiple diode lasers | |
| JPH04134854A (ja) | Ｉｃチップ間配線方法 | |
| JPH10150069A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH11265964A (ja) | 半導体装置とその製造方法 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| CN115881555B (zh) | 半导体器件的制作方法 | |
| JPH1140563A (ja) | 半導体装置およびその電気特性変更方法 | |
| US5612258A (en) | Method of producing a semiconductor laser device | |
| JP4140140B2 (ja) | 金属バンプの製造方法 | |
| JPS6213089A (ja) | 半導体発光装置の組立方法 | |
| JPH08250545A (ja) | 半導体装置およびその製造方法 | |
| JPH0543565U (ja) | マルチビーム半導体レーザ装置 |