JP2950106B2 - 光素子実装体の製造方法 - Google Patents

光素子実装体の製造方法

Info

Publication number
JP2950106B2
JP2950106B2 JP17407393A JP17407393A JP2950106B2 JP 2950106 B2 JP2950106 B2 JP 2950106B2 JP 17407393 A JP17407393 A JP 17407393A JP 17407393 A JP17407393 A JP 17407393A JP 2950106 B2 JP2950106 B2 JP 2950106B2
Authority
JP
Japan
Prior art keywords
active layer
optical element
chip
chips
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17407393A
Other languages
English (en)
Other versions
JPH0730209A (ja
Inventor
賢一 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP17407393A priority Critical patent/JP2950106B2/ja
Publication of JPH0730209A publication Critical patent/JPH0730209A/ja
Application granted granted Critical
Publication of JP2950106B2 publication Critical patent/JP2950106B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity

Landscapes

  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Dicing (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、垂直共振器型面発光レ
ーザ等の光素子をシリコンＬＳＩやプリント配線基板な
どの電子回路基板に実装する方法に関するものである。
【０００２】
【従来の技術】現在のコンピュータ・デジタル機器技術
では、接続配線における電気信号の伝搬遅延が大きな問
題となっている。この問題を解決する手段として、光イ
ンターコネクションに大きな期待が集まっている。光イ
ンターコネクションはシステム内の各レベル（機器間、
ボード間、チップ間等）のデータ伝送を光信号によって
行うものである。光インターコネクションを実現するた
めには、信号処理を行う電子回路と発光・受光を行う光
素子を集積する必要がある。この集積化の方法としては
化合物半導体基板上に両者をモノリシックに集積するＯ
ＥＩＣやシリコンＬＳＩチップ上に化合物半導体を結晶
成長して光素子を作り込むヘテロエピタキシーもある
が、最も簡便なのは光素子を形成した化合物半導体チッ
プを電子回路基板に貼り付けるフリップチップボンディ
ングである。このフリップチップボンディングは、例え
ば牧内他："GaInAs pin photodiode/GaAs preamplifier
photoreceiver for gigabit-rate communications sys
tems using flip-chip bondingtechniques"、エレクト
ロニクスレターズ誌、２４巻、１６号、９９５〜９９６
頁、（１９８８年）に示されている。これについて、以
下図７を用いて説明する。
【０００３】ＧａＡｓ基板３０１上に直接形成されたＦ
ＥＴ３０２によって電子回路が構成される。図ではＦＥ
Ｔ３０２は１個しか示されていないが。実際には回路を
構成するのに必要な個数が集積される。一方、光素子で
あるフォトダイオード３０３はＩｎＰチップ３０４上に
作製され、ＧａＡｓ基板３０１に裏向けに貼り付けられ
ている。フォトダイオード３０３のｐ電極３０５および
ｎ電極３０６とＧａＡｓ基板上の配線３０７をＡｕ／Ｓ
ｎのバンプ３０８で融着することで、電気的な接続をす
ると同時に機械的な固定を行っている。本構成におい
て、フォトダイオード３０３の直径は１７μｍであるの
に対し、ＩｎＰチップ３０４の大きさは２００μｍ角で
ある。ここで、チップサイズが２００μｍ角であるの
は、ＩｎＰウエハを機械的に切断しようとするとこれよ
り小さく分割するのは難しく、またこれより小さなチッ
プではハンドリングも困難になるためである。しかし、
本来の光素子のサイズに対してフリップチップのサイズ
が大きいと、光素子が電子回路基板上で不必要に大きな
面積を占有することになる。また、チップサイズが大き
いと、同じウエハから取れるチップ数が少なくなり、結
果的に光素子のコストが高くなる。これは、光素子が面
発光レーザである場合にはより重大な問題となる。面発
光レーザそのものの大きさはやはり直径１０ないし２０
μｍ程度であるが、面発光レーザを作製するにはＭＢＥ
による長時間の結晶成長が必要とされ、チップサイズを
小さくすることはコスト低減のために非常に重要であ
る。
【０００４】
【発明が解決しようとする課題】上記従来のフリップチ
ップボンディングでは、光素子のサイズに対してフリッ
プチップのサイズが不必要に大きく、電子回路基板上の
占有面積および光素子のコストという観点から問題があ
る。しかし、機械的な切断およびハンドリングを考える
と、チップサイズを２００μｍ角以下に小さくすること
は容易ではない。
【０００５】本発明は、光素子のサイズに見合ったチッ
プサイズでフリップチップボンディングを行うための方
法、すなわち基板をチップに分割する方法とチップのハ
ンドリング方法を提供しようとするものである。
【０００６】
【課題を解決するための手段】本発明では上記課題を解
決するために、半導体基板上にバッファ層と能動層を結
晶成長する工程と、前記能動層を加工して前記能動層の
表面に駆動用電極が露出した複数の光素子を形成する工
程と、前記能動層を前記バッファ層に達するまでエッチ
ングして分離溝を形成し、各々が少なくとも１個の前記
光素子を含む複数のチップに区分する工程と、前記能動
層の表面を保護膜で被覆して前記半導体基板を除去する
工程と、前記バッファ層の裏面を伸展性フィルムに剥離
可能な接着剤で接着する工程と、前記バッファ層を前記
分離溝に沿って破断し、前記チップを個々に切り離す工
程と、前記伸展性フィルムを引き延ばして隣接する前記
チップ間に間隙を設ける工程と、前記伸展性フィルムを
支持治具として用い、前記チップの前記駆動用電極を電
子回路基板に融着固定する工程と、前記伸展性フィルム
を前記チップから剥離する工程とで光素子実装体を製造
しようとするものである。あるいは、半導体基板を除去
する工程の後、バッファ層の裏面ではなく能動層の表面
を伸展性フィルムに剥離可能な接着剤で接着する工程
と、前記バッファ層を前記分離溝に沿って破断し、前記
チップを個々に切り離す工程と、前記伸展性フィルムを
引き延ばして隣接する前記チップ間に間隙を設ける工程
と、前記チップの裏面を光ファイバの先端に接着する工
程と、前記光ファイバを支持治具として用い、前記チッ
プの前記駆動用電極を電子回路基板に融着固定する工程
とを用いて光素子実装体を製造してもよい。
【０００７】
【作用】光素子が形成されたチップを小さくするために
は、チップの厚さを薄くする必要がある。すなわち、チ
ップサイズが３０μｍ角程度であるとすれば、チップの
厚さは１０μｍ以下とする必要がある。そこで、本発明
では半導体基板上に結晶成長した能動層に光素子を形成
した後、半導体基板をエッチング等で除去する。面発光
レーザを考えると、この能動層の厚さは５〜１０μｍで
ある。この際、能動層に分離溝を形成しておけば、半導
体基板を除去することで自動的にチップに分割される。
ここで、分離溝はエッチングによって作製されるので、
３０μｍピッチで幅数μｍの溝を形成することは容易で
ある。ただ、半導体基板の上に直接能動層を結晶成長す
ると、半導体基板を除去した時点でチップはバラバラに
なり、その後ハンドリングすることが不可能になる。そ
こで、本発明では能動層と半導体基板の間に厚さ数μｍ
のバッファー層を結晶成長し、このバッファ層には分離
溝を入れない。また、半導体基板を除去する際にこのバ
ッファ層は残すようにする。この結果、半導体基板除去
後のチップはバッファ層の部分でつながった形となる。
【０００８】本発明の第１の方法では、この後バッファ
層の裏面を伸展性フィルムに剥離可能な接着剤で接着す
る。伸展性フィルムを介してバッファ層の裏面に軽く圧
力をかけると、バッファ層は分離溝に沿って破断され、
チップが個々に切り離される。この時、チップの裏面は
伸展性フィルムに接着されているので、バラバラになる
ことはない。ここで、伸展性フィルムを引き延ばすと、
隣接するチップ間に間隙を設けることができる。この伸
展性フィルムを支持治具として用い、チップの１個を電
子回路基板上の配線パターンに位置合せし、駆動用電極
を電子回路基板に融着固定する。融着固定は１個ずつ行
うので、伸展性フィルムをこのチップから剥離しても残
りのチップはそのままである。伸展性フィルムには多数
のチップが接着されているので、順次位置合せをして融
着固定を繰り返せば、チップ全数を電子回路基板の任意
の位置に固定することができる。
【０００９】本発明の第２の方法では、半導体基板を除
去する工程の後、バッファ層の裏面ではなく能動層の表
面を伸展性フィルムに剥離可能な接着剤で接着する。次
にバッファ層を分離溝に沿って破断してチップを個々に
切り離し、伸展性フィルムを引き延ばして隣接するチッ
プ間に間隙を設ける工程は第１の方法と同じである。こ
の後、１個ずつ分離されたチップの裏面に光ファイバの
先端を接着し、伸展性フィルムから剥離する。さらに、
光ファイバを支持治具として用い、チップ表面の駆動用
電極を電子回路基板に融着固定する。第１の方法では伸
展性フィルムに接着された状態から直接チップ表面の駆
動用電極を電子回路基板に融着固定するのでチップ裏面
を接着するが、第２の方法では先にチップ裏面に光ファ
イバを接着するのでチップ表面を伸展性フィルムに接着
することになる。
【００１０】
【実施例】図１〜３の(ａ)〜(ｈ)は本発明の一実施例の
光素子実装体の製造方法を示す断面図である。まず、同
図(ａ)に示すようにＧａＡｓよりなる半導体基板１０１
上に第１導電型のＡｌＧａＡｓよりなるバッファ層１０
２、第１導電型のＡｌＡｓ／ＧａＡｓ交互積層多層膜よ
りなる下部ミラー１０３、ＩｎＧａＡｓ／ＧａＡｓ／Ａ
ｌＧａＡｓよりなる活性層１０４、第２導電型のＡｌＡ
ｓ／ＧａＡｓ交互積層多層膜よりなる上部ミラー１０５
を結晶成長する。下部ミラー１０３、活性層１０４およ
び上部ミラー１０５は全体として光素子（この場合は垂
直共振器型面発光レーザ）を構成する能動層１０６であ
る。次に、図１(ｂ)に示すように上部ミラー１０５の表
面にアノード１０７およびカソード１０８の駆動用電極
１０９を蒸着するとともに、上部ミラー１０５および活
性層１０４をエッチングしてメサ溝１１０を形成する。
【００１１】ここで、アノード１０７は上面から見ると
円形ないし矩形であり、カソード１０８はアノード１０
７を取り囲むように形成される。これら駆動用電極１０
９とその下の能動層１０６が光素子１１１となる。光素
子の面積は、例えばアノード１０７が１０μｍφ、カソ
ード１０８の外周が３０μｍ角である。本発明の要点で
はないが、光素子１１１の面発光レーザとしての動作に
ついて簡単に説明する。アノード１０７直下の活性層１
０４が電流注入によって発光する領域であり、カソード
１０８直下の能動層１０６は電流経路として機能する。
アノード１０７直下の活性層１０４中にあるｐｎ接合を
順方向バイアスするので、カソード１０８直下のｐｎ接
合は逆方向バイアスされることになる。これでは電流経
路として機能しないので、カソード１０７直下のｐｎ接
合を電気的に破壊するか、以後の工程において光素子側
面に金属を蒸着する等の手段によって電流が流れるよう
にする。
【００１２】図１,２の(ｃ)〜(ｅ)は、光素子１１１を
チップに分割するための工程である。まず、図１(ｃ)に
示すように能動層１０６をバッファ層１０２に達するま
でエッチングして分離溝１１２を形成する。ここで、分
離溝によって区分されるチップは、各々が少なくとも１
個の光素子１１１を含む。各チップが複数の光素子１１
１を含んでもよいが、図では１個の光素子が１個のチッ
プになる場合を示しているので、以下の説明では光素子
と光素子を含むチップを特に区別せず、光素子と呼ぶこ
とにする。図２(ｄ)では、能動層１０６の表面を保護膜
１１３で被覆し、半導体基板１０１を除去する。この基
板除去は、選択エッチングによっても行えるし、機械研
磨と選択エッチングを併用してもよい。図２(ｅ)では、
バッファ層１０２の裏面を伸展性フィルム１１４に剥離
可能な接着剤で接着し、伸展性フィルム１１４を介して
バッファ層１０２の裏面に軽く圧力をかけてバッファ層
１０２を分離溝１１２に沿って破断する。これによっ
て、光素子１１１は個々のチップに切り離される。
【００１３】図２(ｆ)では、伸展性フィルム１１４を引
き延ばして、隣接する光素子１１１間に間隙１１５を設
ける。さらに、図３(ｇ)では、伸展性フィルム１１４を
支持治具として用い、光素子１１１を電子回路基板１１
７の配線１１８と位置合せする。この状態で加圧治具１
１６によって光素子１１１を電子回路基板１１７に圧着
すると同時に昇温し、駆動用電極１０９と配線１１８を
融着固定する。最後に伸展性フィルム１１４を光素子１
１１から剥離すると、図３(ｈ)に示すような光素子実装
体が完成する。ここで、電子回路基板１１７はシリコン
ＬＳＩやプリント配線基板である。特に前者の場合、電
子回路基板上には多くの電子素子が集積されており、こ
れら電子素子近傍に配線２１８を形成することで電子回
路中の任意の位置に光素子を固定・接続することができ
る。
【００１４】図４〜６(ａ)〜(ｈ)は本発明の第２の実施
例の光素子実装体の製造方法を示す断面図である。本製
造方法の前半（同図(ａ)〜(ｄ)）は、上記第１の実施例
と全く同様なので、説明を省略する。本製造方法の特徴
は、図５(ｅ)に示されるようにバッファ層２０２の裏面
ではなく能動層２０６の表面を伸展性フィルムに接着す
る点である。バッファ層２０２の裏面に軽く圧力をかけ
てバッファ層２０２を分離溝２１２に沿って破断し、図
５(ｆ)に示すように伸展性フィルム２１４を引き延ばし
て、隣接する光素子２１１間に間隙２１５を設ける。さ
らに、図６(ｇ)では、光素子２１１の裏面を光ファイバ
２１６の先端に接着する。この接着は当然のことながら
光素子２１１と光ファイバ２１６の位置合せをした上で
行われる。最後に、光ファイバ２１１を支持治具として
光素子２１１を伸展性フィルム２１４から剥離し、光素
子２１１の駆動用電極２０９を電子回路基板２１７の配
線２１８に融着固定すると図６(ｈ)に示す光素子実装体
が完成する。本実施例によれば、電子回路中の任意の位
置に光素子を固定・接続することができるばかりでな
く、光素子と光ファイバの光学結合も同時に行うことが
できる。
【００１５】なお、以上の実施例の説明においては、光
素子がＧａＡｓ基板上の垂直共振器型面発光レーザであ
るとしたが、半導体基板はＩｎＰ等他の半導体材料より
なる基板であってもよく、光素子が面発光レーザ以外の
半導体レーザ、半導体レーザ以外の発光素子、あるいは
受光素子であってもよい。
【００１６】
【発明の効果】本発明の光素子実装体の製造方法によれ
ば、電子回路基板上に光素子をフリップチップボンディ
ングする際に、フリップチップの大きさを従来より小さ
くすることが可能であり、電子回路基板上の光素子の占
有面積を小さくできる。また、光素子については１枚の
ウエハから切り出されるチップの数が多くなるので、チ
ップの製造コスト低減にも効果がある。さらに、電子回
路中の任意の位置に光素子を固定・接続することがで
き、光素子と光ファイバの光学結合をこれと同時に行う
ことも可能である。
【図面の簡単な説明】
【図１】本発明の一実施例の光素子実装体の製造方法を
示す断面図
【図２】本発明の一実施例の光素子実装体の製造方法を
示す断面図
【図３】本発明の一実施例の光素子実装体の製造方法を
示す断面図
【図４】本発明の第２の実施例の光素子実装体の製造方
法を示す断面図
【図５】本発明の第２の実施例の光素子実装体の製造方
法を示す断面図
【図６】本発明の第２の実施例の光素子実装体の製造方
法を示す断面図
【図７】従来のフリップチップボンディングによる光素
子実装体の断面図
【符号の説明】
１０１ 半導体基板 １０２ バッファ層 １０６ 能動層 １０９ 駆動用電極 １１１ 光素子 １１２ 分離溝 １１３ 保護膜 １１４ 伸展性フィルム １１５ 間隙 １１７ 電子回路基板 ２１６ 光ファイバ

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板上にバッファ層と能動層を結晶
    成長する工程と、前記能動層を加工して前記能動層の表
    面に駆動用電極が露出した複数の光素子を形成する工程
    と、前記能動層を前記バッファ層に達するまでエッチン
    グして分離溝を形成し、各々が少なくとも１個の前記光
    素子を含む複数のチップに区分する工程と、前記能動層
    の表面を保護膜で被覆して前記半導体基板を除去する工
    程と、前記バッファ層の裏面を伸展性フィルムに剥離可
    能な接着剤で接着する工程と、前記バッファ層を前記分
    離溝に沿って破断し、前記チップを個々に切り離す工程
    と、前記伸展性フィルムを引き延ばして隣接する前記チ
    ップ間に間隙を設ける工程と、前記伸展性フィルムを支
    持治具として用い、前記チップの前記駆動用電極を電子
    回路基板に融着固定する工程と、前記伸展性フィルムを
    前記チップから剥離する工程とを有することを特徴とす
    る光素子実装体の製造方法。
  2. 【請求項２】半導体基板上にバッファ層と能動層を結晶
    成長する工程と、前記能動層を加工して前記能動層の表
    面に駆動用電極が露出した複数の光素子を形成する工程
    と、前記能動層を前記バッファ層に達するまでエッチン
    グして分離溝を形成し、各々が少なくとも１個の前記光
    素子を含む複数のチップに区分する工程と、前記能動層
    の表面を保護膜で被覆して前記半導体基板を除去する工
    程と、前記能動層の表面を伸展性フィルムに剥離可能な
    接着剤で接着する工程と、前記バッファ層を前記分離溝
    に沿って破断し、前記チップを個々に切り離す工程と、
    前記伸展性フィルムを引き延ばして隣接する前記チップ
    間に間隙を設ける工程と、前記チップの裏面を光ファイ
    バの先端に接着する工程と、前記光ファイバを支持治具
    として用い、前記チップの前記駆動用電極を電子回路基
    板に融着固定する工程とを有することを特徴とする光素
    子実装体の製造方法。
JP17407393A 1993-07-14 1993-07-14 光素子実装体の製造方法 Expired - Fee Related JP2950106B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17407393A JP2950106B2 (ja) 1993-07-14 1993-07-14 光素子実装体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17407393A JP2950106B2 (ja) 1993-07-14 1993-07-14 光素子実装体の製造方法

Publications (2)

Publication Number Publication Date
JPH0730209A JPH0730209A (ja) 1995-01-31
JP2950106B2 true JP2950106B2 (ja) 1999-09-20

Family

ID=15972170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17407393A Expired - Fee Related JP2950106B2 (ja) 1993-07-14 1993-07-14 光素子実装体の製造方法

Country Status (1)

Country Link
JP (1) JP2950106B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032758B2 (en) 2016-03-14 2018-07-24 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864570B2 (en) 1993-12-17 2005-03-08 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
JPH08288590A (ja) * 1995-04-19 1996-11-01 Nec Corp 面発光素子の実装方法
US6136623A (en) * 1998-05-06 2000-10-24 Xerox Corporation Multiple wavelength laser arrays by flip-chip bonding
JP2001042170A (ja) 1999-07-28 2001-02-16 Canon Inc 光配線装置、その駆動方法およびそれを用いた電子機器
JP3990846B2 (ja) 1999-08-27 2007-10-17 キヤノン株式会社 面型光素子、その製造方法、およびこれを用いた装置
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP4491948B2 (ja) * 2000-10-06 2010-06-30 ソニー株式会社 素子実装方法および画像表示装置の製造方法
JP4631232B2 (ja) * 2001-08-20 2011-02-16 ソニー株式会社 回路素子のボンディング方法及び電気回路装置の製造方法
JP2003197881A (ja) * 2001-12-27 2003-07-11 Seiko Epson Corp 半導体集積回路、半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器
JP4120223B2 (ja) * 2002-01-16 2008-07-16 ソニー株式会社 電子部品の製造方法、これを用いた画像表示装置
JP3846367B2 (ja) 2002-05-30 2006-11-15 セイコーエプソン株式会社 半導体素子部材及び半導体装置並びにそれらの製造方法、電気光学装置、電子機器
JP3870848B2 (ja) 2002-06-10 2007-01-24 セイコーエプソン株式会社 半導体集積回路、電気光学装置、電子機器および半導体集積回路の製造方法
JP2004022901A (ja) 2002-06-18 2004-01-22 Seiko Epson Corp 光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器
JP3812500B2 (ja) 2002-06-20 2006-08-23 セイコーエプソン株式会社 半導体装置とその製造方法、電気光学装置、電子機器
JP2005033196A (ja) * 2003-06-19 2005-02-03 Showa Denko Kk 半導体ウエーハのダイシング方法および発光ダイオードチップ
KR101137797B1 (ko) 2003-12-15 2012-04-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로장치의 제조방법, 비접촉형 박막집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로장치를 가지는 아이디 태그 및 동전
US7271076B2 (en) 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7566010B2 (en) 2003-12-26 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
CN100502018C (zh) 2004-02-06 2009-06-17 株式会社半导体能源研究所 薄膜集成电路的制造方法和元件基片
WO2005091370A1 (en) 2004-03-22 2005-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing integrated circuit
KR20110122869A (ko) 2004-07-09 2011-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｉｃ칩 및 그 제조방법
JP5025103B2 (ja) * 2004-07-09 2012-09-12 株式会社半導体エネルギー研究所 Ｉｃチップの作製方法
JP2006173190A (ja) * 2004-12-13 2006-06-29 Hitachi Chem Co Ltd 半導体装置の製造方法及びｉｃチップ配列用支持材
KR100638732B1 (ko) 2005-04-15 2006-10-30 삼성전기주식회사 수직구조 질화물 반도체 발광소자의 제조방법
KR100632004B1 (ko) 2005-08-12 2006-10-09 삼성전기주식회사 질화물 단결정 기판 제조방법 및 질화물 반도체 발광소자 제조방법
JP2007281264A (ja) * 2006-04-10 2007-10-25 Elpida Memory Inc 半導体装置の製造方法
JP5148298B2 (ja) * 2008-01-10 2013-02-20 株式会社東芝 半導体装置の製造方法
US8236582B2 (en) * 2008-07-24 2012-08-07 Philips Lumileds Lighting Company, Llc Controlling edge emission in package-free LED die
US10147843B2 (en) 2008-07-24 2018-12-04 Lumileds Llc Semiconductor light emitting device including a window layer and a light-directing structure
JP5187075B2 (ja) * 2008-08-27 2013-04-24 株式会社デンソー 半導体装置の実装方法
CN102082214B (zh) * 2010-11-29 2012-09-26 华南师范大学 一种GaN基LED半导体芯片的制备方法
CN109920752A (zh) * 2019-02-28 2019-06-21 厦门信达光电物联科技研究院有限公司 一种切割工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032758B2 (en) 2016-03-14 2018-07-24 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JPH0730209A (ja) 1995-01-31

Similar Documents

Publication Publication Date Title
JP2950106B2 (ja) 光素子実装体の製造方法
TWI413273B (zh) 封裝積體薄膜發光二極體
JP3156896B2 (ja) 半導体装置の製造方法およびかかる製造方法により製造された半導体装置
US5275958A (en) Method for producing semiconductor chips
US7701050B2 (en) Side-view optical diode package and fabricating process thereof
US20030143819A1 (en) Method of producing semiconductor chips with a chip edge guard, in particular for wafer level packaging chips
KR20010013085A (ko) 발광 소자의 제조 방법
JPH1012932A (ja) 基板を除去したｌｅｄディスプレイ・パッケージおよび製造方法
GB2220523A (en) A multi-point light emission semiconductor laser
JP6261733B2 (ja) オプトエレクトロニクス部品およびその製造方法
JP3732551B2 (ja) 半導体装置の製造方法
JP2008198716A (ja) 光半導体装置
JPS6223163A (ja) ハイブリツド光ｉｃ装置
US6433367B1 (en) Semiconductor device with sloping sides, and electronic apparatus including semiconductor devices with sloping sides, modified for crack-free wire bonding
JP2004014993A (ja) 面発光型発光素子およびその製造方法、面発光型発光素子の実装構造、光モジュール、光伝達装置
JP2000106352A (ja) レーザー溶断方式半導体装置の製造方法および半導体装置
JP4568393B2 (ja) 太陽電池配列の製造方法
JP2006173197A (ja) 光半導体素子及び光半導体装置並びに光半導体素子の製造方法
US8039363B2 (en) Small chips with fan-out leads
JP3534647B2 (ja) 半導体発光素子の製造方法
JP4054958B2 (ja) 発光装置、光モジュール、表示装置、光伝送装置
US5612258A (en) Method of producing a semiconductor laser device
JP2001118881A (ja) 半導体素子チップおよびその作製方法
JPH0774341A (ja) 光電子集積回路装置の製造方法
JPH04167565A (ja) フリップチップ型受光素子

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees