JPS6223098Y2 - - Google Patents
Info
- Publication number
- JPS6223098Y2 JPS6223098Y2 JP1979014194U JP1419479U JPS6223098Y2 JP S6223098 Y2 JPS6223098 Y2 JP S6223098Y2 JP 1979014194 U JP1979014194 U JP 1979014194U JP 1419479 U JP1419479 U JP 1419479U JP S6223098 Y2 JPS6223098 Y2 JP S6223098Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- region
- npn transistor
- pnp transistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 23
- 230000003071 parasitic effect Effects 0.000 claims description 20
- 238000002955 isolation Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 10
- 230000000295 complement effect Effects 0.000 claims description 7
- 238000000926 separation method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案はPNPトランジスタとNPNトランジス
タを共通の半導体基板に形成して回路構成をして
ある半導体集積回路装置に関する。
タを共通の半導体基板に形成して回路構成をして
ある半導体集積回路装置に関する。
共通の半導体基板にPNPトランジスタとNPN
トランジスタを形成した半導体装置はすでに公知
であり、例えば同じ出願人による特願昭53−
43970に記載されている。従来のこの種の半導体
装置によるリレーやモータ等のインダクタンス成
分を主とする負荷に電流を供給する回路を構成す
る場合には、断続時に発生する逆起電圧からトラ
ンジスタを保護するためのフライバツクダイオー
ドを付加する。このフライバツクダイオードには
瞬間的に大きな電流が流れるので同じ半導体基板
に設ける場合には大きな面積を必要とし装置全体
の微小化のために不利になるばかりでなく製作時
の歩留りを低下させていた。
トランジスタを形成した半導体装置はすでに公知
であり、例えば同じ出願人による特願昭53−
43970に記載されている。従来のこの種の半導体
装置によるリレーやモータ等のインダクタンス成
分を主とする負荷に電流を供給する回路を構成す
る場合には、断続時に発生する逆起電圧からトラ
ンジスタを保護するためのフライバツクダイオー
ドを付加する。このフライバツクダイオードには
瞬間的に大きな電流が流れるので同じ半導体基板
に設ける場合には大きな面積を必要とし装置全体
の微小化のために不利になるばかりでなく製作時
の歩留りを低下させていた。
本考案はトランジスタに寄生するダイオードを
利用することにより、フライバツクダイオードの
付加を必要としない半導体集積回路装置を提供す
るものである。
利用することにより、フライバツクダイオードの
付加を必要としない半導体集積回路装置を提供す
るものである。
以下モータ駆動回路を構成する半導体集積回路
装置を実施例にとり、本考案を説明する。
装置を実施例にとり、本考案を説明する。
第１図はその断面図であり、PNPトランジスタ
ＡとNPNトランジスタＢが示されている。１は
導電型がＰ型のシリコンからなる高比抵抗の半導
体基板、２，３は夫々Ｎ型の高比抵抗のエピタキ
シアル層、４はＮ+型の埋込層、１０は分離層で
ある。PNPトランジスタＡ、NPNトランジスタ
Ｂは分離層１０により形成された分離領域内のエ
ピタキシアル層２，３に形成され５，６，７は
夫々拡散によつて形成されたPNPトランジスタＡ
のコレクタ領域、ベース領域、エミツタ領域であ
り、８はNPNトランジスタＢのベース領域、９
はエミツタ領域である。PNPトランジスタＡが形
成されている分離領域のエピタキシアル層２，３
とエミツタ領域７とは結線されている。第１図で
はエピタキシアル層３上に設けられた電極１１と
エミツタ領域７に設けられた電極１２とを線で結
ぶことにより結線の状態を模型的に示してある
が、実際は省略されている絶縁膜上に設けられた
Ａの導電膜により行なわれることは言うまでも
ない。
ＡとNPNトランジスタＢが示されている。１は
導電型がＰ型のシリコンからなる高比抵抗の半導
体基板、２，３は夫々Ｎ型の高比抵抗のエピタキ
シアル層、４はＮ+型の埋込層、１０は分離層で
ある。PNPトランジスタＡ、NPNトランジスタ
Ｂは分離層１０により形成された分離領域内のエ
ピタキシアル層２，３に形成され５，６，７は
夫々拡散によつて形成されたPNPトランジスタＡ
のコレクタ領域、ベース領域、エミツタ領域であ
り、８はNPNトランジスタＢのベース領域、９
はエミツタ領域である。PNPトランジスタＡが形
成されている分離領域のエピタキシアル層２，３
とエミツタ領域７とは結線されている。第１図で
はエピタキシアル層３上に設けられた電極１１と
エミツタ領域７に設けられた電極１２とを線で結
ぶことにより結線の状態を模型的に示してある
が、実際は省略されている絶縁膜上に設けられた
Ａの導電膜により行なわれることは言うまでも
ない。
又NPNトランジスタＢが形成されている分離
領域を形成する分離層１０とエミツタ領域９も結
線され、分離層の電極１４とエミツタ領域の電極
１３を結ぶことにより示してある。
領域を形成する分離層１０とエミツタ領域９も結
線され、分離層の電極１４とエミツタ領域の電極
１３を結ぶことにより示してある。
なおエピタキシアル層を２層にした理由は、
PNPトランジスタＡのコレクタ領域５の拡散をエ
ピタキシアル層２の表面とエピタキシアル層３の
表面から順次行つてコレクタ領域５の深さ方向の
厚みを厚くしコレクタ抵抗を低くすることを目的
としたものである。又第１図ではPNPトランジス
タＡのベース領域６、NPNトランジスタＢのコ
レクタ領域には夫々接触領域が設けられ、PNPト
ランジスタＡのベース領域６とコレクタ領域５及
びNPNトランジスタＢのコレクタ領域とベース
領域８には夫々電極が設けられているが符号は付
与されていない。
PNPトランジスタＡのコレクタ領域５の拡散をエ
ピタキシアル層２の表面とエピタキシアル層３の
表面から順次行つてコレクタ領域５の深さ方向の
厚みを厚くしコレクタ抵抗を低くすることを目的
としたものである。又第１図ではPNPトランジス
タＡのベース領域６、NPNトランジスタＢのコ
レクタ領域には夫々接触領域が設けられ、PNPト
ランジスタＡのベース領域６とコレクタ領域５及
びNPNトランジスタＢのコレクタ領域とベース
領域８には夫々電極が設けられているが符号は付
与されていない。
このように構成した第１図の半導体集積回路装
置の半導体基板１を接地した場合、PNPトランジ
スタＡのコレクタ領域５とこのトランジスタＡの
形成されている分離領域のエピタキシアル層２，
３との接合により形成されている寄生ダイオード
Ｄ１、分離領域のエピタキシアル層２，３とこの
分離領域を形成している分離層１０との接合によ
り形成されている寄生ダイオードＤ２を考慮する
とPNPトランジスタＡの等価回路は第２図ａのよ
うになる。又NPNトランジスタＢの形成されて
いる分離領域のエピタキシアル層２，３とこの分
離領域を形成している分離層１０との接合により
形成されている寄生ダイオードＤ３を考慮すると
NPNトランジスタＢの等価回路は第２図ｂのよ
うになる。
置の半導体基板１を接地した場合、PNPトランジ
スタＡのコレクタ領域５とこのトランジスタＡの
形成されている分離領域のエピタキシアル層２，
３との接合により形成されている寄生ダイオード
Ｄ１、分離領域のエピタキシアル層２，３とこの
分離領域を形成している分離層１０との接合によ
り形成されている寄生ダイオードＤ２を考慮する
とPNPトランジスタＡの等価回路は第２図ａのよ
うになる。又NPNトランジスタＢの形成されて
いる分離領域のエピタキシアル層２，３とこの分
離領域を形成している分離層１０との接合により
形成されている寄生ダイオードＤ３を考慮すると
NPNトランジスタＢの等価回路は第２図ｂのよ
うになる。
この等価回路第２図ａ、第２図ｂから明らかな
ように寄生ダイオードＤ１，Ｄ３はトランジスタ
を逆起電圧から保護するためのフライバツクダイ
オードの役割をする。
ように寄生ダイオードＤ１，Ｄ３はトランジスタ
を逆起電圧から保護するためのフライバツクダイ
オードの役割をする。
第３図はこのようなPNPトランジスタＡと
NPNトランジスタＢにより構成した本考案によ
るモータ駆動回路の回路図が示されている。第３
図では第２図と同じ部分は同一符号を付与してあ
る。
NPNトランジスタＢにより構成した本考案によ
るモータ駆動回路の回路図が示されている。第３
図では第２図と同じ部分は同一符号を付与してあ
る。
第３図においてコレクタを共通接続されたPNP
トランジスタＡとNPNトランジスタＢからなる
左側の相補型トランジスタのコレクタと右側の相
補型トランジスタのコレクタ間にモータＭが点線
で示すように接続される。左側のＤ１，Ｄ２は左
側のPNPトランジスタＡの寄生ダイオードであ
り、右側のＤ１，Ｄ２は右側のPNPトランジスタ
Ａの寄生ダイオードである。
トランジスタＡとNPNトランジスタＢからなる
左側の相補型トランジスタのコレクタと右側の相
補型トランジスタのコレクタ間にモータＭが点線
で示すように接続される。左側のＤ１，Ｄ２は左
側のPNPトランジスタＡの寄生ダイオードであ
り、右側のＤ１，Ｄ２は右側のPNPトランジスタ
Ａの寄生ダイオードである。
又左側のＤ３は左側のNPNトランジスタＢの
寄生ダイオードであり、右側のＤ３は右側の
NPNトランジスタＢの寄生ダイオードである。
２つの相補型トランジスタのエミツタは同じ極性
のトランジスタ同志で互に接続されている。寄生
ダイオードを利用しないNPNトランジスタＣの
コレクタが左側のPNPトランジスタＡのベースに
接続され、エミツタが右側のNPNトランジスタ
Ｂのベースに接続されている。別の寄生ダイオー
ドを利用しないNPNトランジスタＣが右側の
PNPトランジスタＡのベースと左側のNPNトラ
ンジスタＢのベース間に同じように接続されてい
る。直列接続された電池Ｅ１，Ｅ２の陽極側は
PNPトランジスタＡのエミツタに接続され、陰極
側はNPNトランジスタＢのエミツタに接続され
ている。
寄生ダイオードであり、右側のＤ３は右側の
NPNトランジスタＢの寄生ダイオードである。
２つの相補型トランジスタのエミツタは同じ極性
のトランジスタ同志で互に接続されている。寄生
ダイオードを利用しないNPNトランジスタＣの
コレクタが左側のPNPトランジスタＡのベースに
接続され、エミツタが右側のNPNトランジスタ
Ｂのベースに接続されている。別の寄生ダイオー
ドを利用しないNPNトランジスタＣが右側の
PNPトランジスタＡのベースと左側のNPNトラ
ンジスタＢのベース間に同じように接続されてい
る。直列接続された電池Ｅ１，Ｅ２の陽極側は
PNPトランジスタＡのエミツタに接続され、陰極
側はNPNトランジスタＢのエミツタに接続され
ている。
第３図のモータ駆動回路は、左側のNPNトラ
ンジスタＣが「バイアスされる」することにより
左側のPNPトランジスタＡと右側のNPNトラン
ジスタＢが「オン」してモータＭに電流が流れ、
又右側のNPNトランジスタＣが「バイアスされ
る」することにより右側のPNPトランジスタＡと
左側のNPNトランジスタＢが「オン」してモー
タＭに逆方向の電流が流れるようにしてある。逆
起電圧が左側のPNPトランジスタＡのコレクタと
エミツタ間及び右側のNPNトランジスタＢのエ
ミツタとコレクタ間に発生した場合には、電流は
右側の寄生ダイオードＤ３、左側の寄生ダイオー
ドＤ１を通つて電池Ｅ１，Ｅ２へ流れ両方のトラ
ンジスタは保護される。右側のPNPトランジスタ
Ａと左側のNPNトランジスタＢも同じようにし
て保護される。
ンジスタＣが「バイアスされる」することにより
左側のPNPトランジスタＡと右側のNPNトラン
ジスタＢが「オン」してモータＭに電流が流れ、
又右側のNPNトランジスタＣが「バイアスされ
る」することにより右側のPNPトランジスタＡと
左側のNPNトランジスタＢが「オン」してモー
タＭに逆方向の電流が流れるようにしてある。逆
起電圧が左側のPNPトランジスタＡのコレクタと
エミツタ間及び右側のNPNトランジスタＢのエ
ミツタとコレクタ間に発生した場合には、電流は
右側の寄生ダイオードＤ３、左側の寄生ダイオー
ドＤ１を通つて電池Ｅ１，Ｅ２へ流れ両方のトラ
ンジスタは保護される。右側のPNPトランジスタ
Ａと左側のNPNトランジスタＢも同じようにし
て保護される。
かくのごとき本考案の半導体集積回路装置によ
り構成されるモータ駆動回路では、フライバツク
ダイオードとしてトランジスタの寄生ダイオード
を利用するのでフライバツクダイオードを別に付
加する必要はない。従つて従来フライバツクダイ
オードを含む保護回路を別の半導体基板に設ける
こともしばしば行なわれていたが本考案によれば
装置全体を同じ半導体基板に設けることが容易で
あつて、部品数が低減でき微小化できると共に歩
留りを向上させることができる。
り構成されるモータ駆動回路では、フライバツク
ダイオードとしてトランジスタの寄生ダイオード
を利用するのでフライバツクダイオードを別に付
加する必要はない。従つて従来フライバツクダイ
オードを含む保護回路を別の半導体基板に設ける
こともしばしば行なわれていたが本考案によれば
装置全体を同じ半導体基板に設けることが容易で
あつて、部品数が低減でき微小化できると共に歩
留りを向上させることができる。
本考案におけるフライバツクダイオードは接合
面積が広い寄生ダイオードを利用しているので逆
起電圧発生時の大きな電流においてもきわめて安
定に動作する。本考案は、実施例として示したモ
ータ駆動回路に限定されるものではなくPNPトラ
ンジスタとNPNトランジスタを共通の半導体基
板上に形成してインダクタンス成分を主とする負
荷に電流を供給する広い範囲の回路構成に応用で
きることは明らかである。
面積が広い寄生ダイオードを利用しているので逆
起電圧発生時の大きな電流においてもきわめて安
定に動作する。本考案は、実施例として示したモ
ータ駆動回路に限定されるものではなくPNPトラ
ンジスタとNPNトランジスタを共通の半導体基
板上に形成してインダクタンス成分を主とする負
荷に電流を供給する広い範囲の回路構成に応用で
きることは明らかである。
さらに又実施例では半導体基板１の導電型をＰ
型として説明したが、Ｎ型であつてもPNPトラン
ジスタとNPNトランジスタを互に置き換えれば
同じように本考案の半導体集積回路装置を構成で
きることは言うまでもない。
型として説明したが、Ｎ型であつてもPNPトラン
ジスタとNPNトランジスタを互に置き換えれば
同じように本考案の半導体集積回路装置を構成で
きることは言うまでもない。
第１図は本考案の半導体集積回路装置の断面図
であり、第２図ａは第１図のPNPトランジスタＡ
の等価回路図であり、第２図ｂは第１図のNPN
トランジスタＢの等価回路図であり、第３図は本
考案の半導体集積回路装置により構成されるモー
タ駆動回路の回路図である。 Ａ：PNPトランジスタ、Ｂ：NPNトランジス
タ、Ｃ：NPNトランジスタ、Ｄ１，Ｄ２：PNP
トランジスタＡの寄生ダイオード、Ｄ３：NPN
トランジスタＢの寄生ダイオード。
であり、第２図ａは第１図のPNPトランジスタＡ
の等価回路図であり、第２図ｂは第１図のNPN
トランジスタＢの等価回路図であり、第３図は本
考案の半導体集積回路装置により構成されるモー
タ駆動回路の回路図である。 Ａ：PNPトランジスタ、Ｂ：NPNトランジス
タ、Ｃ：NPNトランジスタ、Ｄ１，Ｄ２：PNP
トランジスタＡの寄生ダイオード、Ｄ３：NPN
トランジスタＢの寄生ダイオード。
Claims (1)
- 縦型PNPトランジスタとNPNトランジスタが
同一半導体基板に形成され相補的に接続されてな
る第１と第２の相補型トランジスタと、該第１と
第２の相補型トランジスタの共通接続されたコレ
クタ間に接続されたインダクタンスを主成分とす
る負荷に、該第１と第２の相補型トランジスタの
夫々の何れかのトランジスタを介して電流を供給
するようになされた半導体集積回路装置に於い
て、該縦型PNPトランジスタのコレクタ領域の外
周の分離領域であるエピタキシヤル層と該縦型
PNPトランジスタのエミツタとを電気的に接続し
て、該コレクタ領域と該エピタキシヤル層との接
合による寄生ダイオードをフライバツクダイオー
ドとし、該NPNトランジスタのエミツタとその
分離領域を電気的に接続して、該コレクタ領域と
該分離領域との接合による寄生ダイオードをフラ
イバツクダイオードとすることを特徴とする半導
体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979014194U JPS6223098Y2 (ja) | 1979-02-06 | 1979-02-06 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979014194U JPS6223098Y2 (ja) | 1979-02-06 | 1979-02-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55115066U JPS55115066U (ja) | 1980-08-13 |
| JPS6223098Y2 true JPS6223098Y2 (ja) | 1987-06-12 |
Family
ID=28833663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1979014194U Expired JPS6223098Y2 (ja) | 1979-02-06 | 1979-02-06 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6223098Y2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010135627A (ja) * | 2008-12-05 | 2010-06-17 | Sharp Corp | 過電圧保護回路 |
| JP2010135626A (ja) * | 2008-12-05 | 2010-06-17 | Sharp Corp | 過電圧保護素子 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS495281A (ja) * | 1972-04-28 | 1974-01-17 | ||
| JPS4936291A (ja) * | 1972-08-02 | 1974-04-04 | ||
| JPS5310288A (en) * | 1976-07-15 | 1978-01-30 | Sony Corp | Semiconductor integrated circuit |
-
1979
- 1979-02-06 JP JP1979014194U patent/JPS6223098Y2/ja not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS495281A (ja) * | 1972-04-28 | 1974-01-17 | ||
| JPS4936291A (ja) * | 1972-08-02 | 1974-04-04 | ||
| JPS5310288A (en) * | 1976-07-15 | 1978-01-30 | Sony Corp | Semiconductor integrated circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010135627A (ja) * | 2008-12-05 | 2010-06-17 | Sharp Corp | 過電圧保護回路 |
| JP2010135626A (ja) * | 2008-12-05 | 2010-06-17 | Sharp Corp | 過電圧保護素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55115066U (ja) | 1980-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100208632B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| JPH037144B2 (ja) | ||
| KR100684676B1 (ko) | 반도체 집적 회로 장치 | |
| JPH01146352A (ja) | 能動及び受動素子を絶縁ポケット内に含み、各素子とそれを含むポケットの間での破壊電圧よりも高い電圧において動作する集積構造 | |
| JPS6223098Y2 (ja) | ||
| JPH0654777B2 (ja) | ラテラルトランジスタを有する回路 | |
| JP3459532B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP3883681B2 (ja) | 半導体集積回路 | |
| JPH0475371A (ja) | 半導体集積回路 | |
| JP2901275B2 (ja) | 半導体集積回路装置 | |
| JPH05291507A (ja) | 拡散抵抗 | |
| JPH0440272Y2 (ja) | ||
| JPH0440273Y2 (ja) | ||
| JP3131694B2 (ja) | パワートランジスタデバイス | |
| JPS61107773A (ja) | 半導体装置 | |
| JPH0474478A (ja) | ダイオード | |
| JPH079385Y2 (ja) | 半導体集積回路装置 | |
| JP3343892B2 (ja) | 半導体集積回路 | |
| JPS6089960A (ja) | 半導体集積回路装置 | |
| JPS6364058B2 (ja) | ||
| JPH0337739B2 (ja) | ||
| JPS6045051A (ja) | 半導体集積回路 | |
| JPS6350870B2 (ja) | ||
| JPS6116569A (ja) | 半導体集積回路装置 | |
| JPH09116021A (ja) | 半導体集積回路とその製造方法 |