JPS6222463B2 - - Google Patents
Info
- Publication number
- JPS6222463B2 JPS6222463B2 JP54098948A JP9894879A JPS6222463B2 JP S6222463 B2 JPS6222463 B2 JP S6222463B2 JP 54098948 A JP54098948 A JP 54098948A JP 9894879 A JP9894879 A JP 9894879A JP S6222463 B2 JPS6222463 B2 JP S6222463B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- exposure
- resist film
- electrode
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置用電極の形成方法に関する
ものである。
ものである。
シヨツトキ障壁型電界効果トランジスタは、第
１図に示すように、たとえば砒化ガリウム（以下
GaAsと記す）基板１ａ上に、GaAs高抵抗層１ｂ
が形成され、さらにこの上に、厚さが0.2〜0.5μ
ｍ程度のＮ型GaAs活性層１ｃが形成されてなる
半導体基板１、同Ｎ型GaAs活性層１ｃに被着形
成されてシヨツトキゲート接合を形成するゲート
電極２、ならびにＮ型GaAs活性層１ｃにオーミ
ツク接触するドレインおよびソース電極３，４を
具備した構造となつている。
１図に示すように、たとえば砒化ガリウム（以下
GaAsと記す）基板１ａ上に、GaAs高抵抗層１ｂ
が形成され、さらにこの上に、厚さが0.2〜0.5μ
ｍ程度のＮ型GaAs活性層１ｃが形成されてなる
半導体基板１、同Ｎ型GaAs活性層１ｃに被着形
成されてシヨツトキゲート接合を形成するゲート
電極２、ならびにＮ型GaAs活性層１ｃにオーミ
ツク接触するドレインおよびソース電極３，４を
具備した構造となつている。
ところで、シヨツトキ接合形用のゲート電極は
接合容量が小さく、しかも直列抵抗も小さい２つ
の要件を満たす構造であることがのぞましく、前
者の要件が満たされるためには、Ｎ型GaAs活性
層１ｃとの接触面積を小さくするべくゲート電極
２の幅ｌを狭くする必要があるのに対して、後者
の要件である直列抵抗を小さくするにはゲート電
極２の断面積を大きくするべくゲート電極２の幅
ｌを広くする必要があり、かかる相反する構造上
の要件は第１図で示す断面が矩形状によつて満た
されない。かかる構造上の要件を満たすために
は、ゲート電極の断面形状を第２図で示すように
下部のゲート電極の幅をl1とするとき上部におけ
るゲート電極の幅がl2（l1＜l2）となるＴ字形状と
する必要がある。
接合容量が小さく、しかも直列抵抗も小さい２つ
の要件を満たす構造であることがのぞましく、前
者の要件が満たされるためには、Ｎ型GaAs活性
層１ｃとの接触面積を小さくするべくゲート電極
２の幅ｌを狭くする必要があるのに対して、後者
の要件である直列抵抗を小さくするにはゲート電
極２の断面積を大きくするべくゲート電極２の幅
ｌを広くする必要があり、かかる相反する構造上
の要件は第１図で示す断面が矩形状によつて満た
されない。かかる構造上の要件を満たすために
は、ゲート電極の断面形状を第２図で示すように
下部のゲート電極の幅をl1とするとき上部におけ
るゲート電極の幅がl2（l1＜l2）となるＴ字形状と
する必要がある。
しかしながら、通常、リフトオフ法によつて形
成される金属電極の断面形状は、電子ビーム露光
法による場合でも矩形または上部が細くなる台形
状であり、Ｔ字状とすることは困難であつた。
成される金属電極の断面形状は、電子ビーム露光
法による場合でも矩形または上部が細くなる台形
状であり、Ｔ字状とすることは困難であつた。
本発明はこれらの欠点に鑑みてなされたもの
で、所定の領域が形成された半導体基板上にまず
第１のレジスト膜を塗布して第１の露光を行い、
さらに第２のレジスト膜を塗布し第２の露光を行
つたのち、現像および加熱処理を行うことによ
り、第１のレジスト膜の開孔が第２のレジスト膜
の開孔よりも大きく選定された貫通孔を有するレ
ジストパターンを形成し、次いで全面に電極金属
膜を被着形成し、こののちレジスト除去を行うこ
とにより、簡単に作業性良く、Ｔ字状電極を形成
しようとするものである。
で、所定の領域が形成された半導体基板上にまず
第１のレジスト膜を塗布して第１の露光を行い、
さらに第２のレジスト膜を塗布し第２の露光を行
つたのち、現像および加熱処理を行うことによ
り、第１のレジスト膜の開孔が第２のレジスト膜
の開孔よりも大きく選定された貫通孔を有するレ
ジストパターンを形成し、次いで全面に電極金属
膜を被着形成し、こののちレジスト除去を行うこ
とにより、簡単に作業性良く、Ｔ字状電極を形成
しようとするものである。
次に本発明実施例のＴ字形状電極金属膜の形成
方法について図面を参照しつつ説明する。まず所
定の領域が形成された半導体基板１の表面全体に
第１のネガ型レジスト５を塗布し加熱処理ののち
第１のマスクパターンを用いて第３図ａに示すご
とく第１の露光を行い、非露光部６を形成する。
次いで、第３図ｂに示すように第２のネガ型レジ
スト７を塗布し、さらに第２の露光を行い、第１
の非露光部６の直上にこれよりも大きな第２の非
露光部８を形成する。こののち、現像、熱処理を
経て第３図ｃに示すように、断面Ｔ字状の電極形
成用窓９を有するレジスト膜が形成される。そし
て第３図ｄに示すように、全面に金属膜１０を形
成する。最後に、レジスト５，７の除去を行うこ
とにより、第３図ｅに示すように断面がＴ字形状
をなすシヨツトキーゲート電極等の電極パターン
２の形成がなされる。
方法について図面を参照しつつ説明する。まず所
定の領域が形成された半導体基板１の表面全体に
第１のネガ型レジスト５を塗布し加熱処理ののち
第１のマスクパターンを用いて第３図ａに示すご
とく第１の露光を行い、非露光部６を形成する。
次いで、第３図ｂに示すように第２のネガ型レジ
スト７を塗布し、さらに第２の露光を行い、第１
の非露光部６の直上にこれよりも大きな第２の非
露光部８を形成する。こののち、現像、熱処理を
経て第３図ｃに示すように、断面Ｔ字状の電極形
成用窓９を有するレジスト膜が形成される。そし
て第３図ｄに示すように、全面に金属膜１０を形
成する。最後に、レジスト５，７の除去を行うこ
とにより、第３図ｅに示すように断面がＴ字形状
をなすシヨツトキーゲート電極等の電極パターン
２の形成がなされる。
かかる方法をとることにより、所望のＴ字形状
の電極パターンが再現性良く形成される。しか
も、通常の工程に、レジスト塗布、露光の工程を
それぞれ１回加えるのみでよく極めて簡単な方法
である。
の電極パターンが再現性良く形成される。しか
も、通常の工程に、レジスト塗布、露光の工程を
それぞれ１回加えるのみでよく極めて簡単な方法
である。
ここでは、第１露光工程と第２露光工程におい
て、非露光部の大きさを変えるために２種類のマ
スクパターンを用いたが、同じマスクパターンを
用い、第１の露光量を第２の露光量よりも大きく
選定することによつても同様の効果が得られる。
て、非露光部の大きさを変えるために２種類のマ
スクパターンを用いたが、同じマスクパターンを
用い、第１の露光量を第２の露光量よりも大きく
選定することによつても同様の効果が得られる。
また、この方法において用いる露光手段は、光
露光のみならず、電子ビーム露光およびＸ線露光
によつてもよく、又、レジストもポジ型を用いて
もよいが、この場合は、マスクパターンとして、
反転パターンを用いなければならない。
露光のみならず、電子ビーム露光およびＸ線露光
によつてもよく、又、レジストもポジ型を用いて
もよいが、この場合は、マスクパターンとして、
反転パターンを用いなければならない。
電子ビーム露光法においては、リフトオフに適
した断面形状のパターンをえることは可能である
が、そのパターン形状は露光量に対して敏感であ
り、パターン巾に応じて露光量を注意深く調整す
る必要があつた。しかし、本発明の方法を用いる
ことにより、パターン巾が変化しても露光量を変
えることなく、リフトオフに適したパターン形状
を行うことができる。
した断面形状のパターンをえることは可能である
が、そのパターン形状は露光量に対して敏感であ
り、パターン巾に応じて露光量を注意深く調整す
る必要があつた。しかし、本発明の方法を用いる
ことにより、パターン巾が変化しても露光量を変
えることなく、リフトオフに適したパターン形状
を行うことができる。
以上説明したごとく、本発明の方法によれば、
従来の製造工程をあまり変化させることなく、Ｔ
字状電極を確実に再現性良く形成することがで
き、高性能能な半導体装置の製造に大きく寄与す
るものである。
従来の製造工程をあまり変化させることなく、Ｔ
字状電極を確実に再現性良く形成することがで
き、高性能能な半導体装置の製造に大きく寄与す
るものである。
第１図は従来のGaAsシヨツトキ接合形電界効
果トランジスタの構造を示す図、第２図は本発明
の方法を駆使したGaAsシヨツトキ接合形電界効
果トランジスタの構造を示す図、第３図ａ〜ｅ
は、本発明の一実施例にかかる方法を説明するた
めの工程図である。 １……半導体基板、２……ゲート電極、５……
第１のレジスト膜、６……非露光部、７……第２
のレジスト膜、８……非露光部、９……電極形成
用窓、１０……金属膜。
果トランジスタの構造を示す図、第２図は本発明
の方法を駆使したGaAsシヨツトキ接合形電界効
果トランジスタの構造を示す図、第３図ａ〜ｅ
は、本発明の一実施例にかかる方法を説明するた
めの工程図である。 １……半導体基板、２……ゲート電極、５……
第１のレジスト膜、６……非露光部、７……第２
のレジスト膜、８……非露光部、９……電極形成
用窓、１０……金属膜。
Claims (1)
- １ 半導体基板の表面上に直接第１のレジスト膜
を塗布し、所定図形の第１の露光を行い、さら
に、前記第１のレジスト膜上に第２のレジスト膜
を塗布し、第２の露光を行つたのち、現像処理を
施して前記第１のレジスト膜の開孔が前記第２の
レジスト膜の開孔よりも小さく選定され、これら
２つの開孔が繋がり構成される貫通孔を持つレジ
ストパターンを形成し、次いで、全面に金属膜を
被着形成し、こののち、前記第１、第２のレジス
ト膜を除去して前記第２のレジスト膜上の金属膜
をも除去し、前記の開孔内に露呈した半導体表面
部上に断面形状がＴ字状の電極を形成することを
特徴とする半導体装置用電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9894879A JPS5623783A (en) | 1979-08-01 | 1979-08-01 | Formation of electrode for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9894879A JPS5623783A (en) | 1979-08-01 | 1979-08-01 | Formation of electrode for semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5623783A JPS5623783A (en) | 1981-03-06 |
| JPS6222463B2 true JPS6222463B2 (ja) | 1987-05-18 |
Family
ID=14233315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9894879A Granted JPS5623783A (en) | 1979-08-01 | 1979-08-01 | Formation of electrode for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5623783A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58153375A (ja) * | 1982-03-08 | 1983-09-12 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPH0630361B2 (ja) * | 1984-09-21 | 1994-04-20 | 富士通株式会社 | パターン形成方法 |
| JPS61228622A (ja) * | 1985-04-02 | 1986-10-11 | Mitsubishi Electric Corp | 電極パタ−ンの形成方法 |
| US4621415A (en) * | 1985-06-14 | 1986-11-11 | Litton Systems, Inc. | Method for manufacturing low resistance sub-micron gate Schottky barrier devices |
| JP2714026B2 (ja) * | 1988-08-30 | 1998-02-16 | 株式会社東芝 | 半導体装置用電極の形成方法 |
| JPH0666282B2 (ja) * | 1988-12-20 | 1994-08-24 | 日本電気株式会社 | 微細電極の形成法 |
| GB2307785B (en) * | 1995-11-29 | 1998-04-29 | Simage Oy | Forming contacts on semiconductor substrates for radiation detectors and imaging devices |
| US20050130075A1 (en) * | 2003-12-12 | 2005-06-16 | Mohammed Shaarawi | Method for making fluid emitter orifice |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5251866A (en) * | 1975-10-23 | 1977-04-26 | Fujitsu Ltd | Production of metal electrode |
| JPS5264285A (en) * | 1975-11-21 | 1977-05-27 | Hitachi Ltd | Production of compositemetal layer of integrated circuit device |
| JPS5394767A (en) * | 1977-01-31 | 1978-08-19 | Hitachi Ltd | Manufacture of semiconductor device |
-
1979
- 1979-08-01 JP JP9894879A patent/JPS5623783A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5251866A (en) * | 1975-10-23 | 1977-04-26 | Fujitsu Ltd | Production of metal electrode |
| JPS5264285A (en) * | 1975-11-21 | 1977-05-27 | Hitachi Ltd | Production of compositemetal layer of integrated circuit device |
| JPS5394767A (en) * | 1977-01-31 | 1978-08-19 | Hitachi Ltd | Manufacture of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5623783A (en) | 1981-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2550412B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS6216534B2 (ja) | ||
| JPS6222463B2 (ja) | ||
| JPH04348030A (ja) | 傾斜エッチング法 | |
| JPH0612780B2 (ja) | 薄膜トランジスタアレイの製造法 | |
| JP2664736B2 (ja) | 半導体装置用電極の形成方法 | |
| JP3071481B2 (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| JP2714026B2 (ja) | 半導体装置用電極の形成方法 | |
| JPH0414212A (ja) | レジストパターン形成方法 | |
| JPH0630352B2 (ja) | パタ−ン化層形成法 | |
| JP2867248B2 (ja) | 位相シフトマスクの製造方法 | |
| JPH0845962A (ja) | 半導体装置の製造方法 | |
| JPS5892223A (ja) | レジストパタ−ン形成方法 | |
| JPH0360042A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63254728A (ja) | レジストパタ−ンの形成方法 | |
| JPS6040184B2 (ja) | 半導体装置の製造方法 | |
| KR100203296B1 (ko) | 모스 트랜지스터 제조 방법 | |
| JPH05335339A (ja) | Ｔ字型ゲート電極の形成方法 | |
| JPS62250674A (ja) | 半導体装置の製造方法 | |
| JPH01140629A (ja) | パターン形成方法 | |
| JPS6189671A (ja) | 薄膜トランジスタの製造方法 | |
| KR940002942A (ko) | 반도체 장치의 콘택 형성 방법 | |
| JPS5820138B2 (ja) | 半導体装置の製造方法 | |
| JPH03286539A (ja) | 半導体装置の製造方法 | |
| JPS6049677A (ja) | 電界効果トランジスタの製造方法 |