JPS62219704A - Level shift circuit - Google Patents
Level shift circuitInfo
- Publication number
- JPS62219704A JPS62219704A JP61061470A JP6147086A JPS62219704A JP S62219704 A JPS62219704 A JP S62219704A JP 61061470 A JP61061470 A JP 61061470A JP 6147086 A JP6147086 A JP 6147086A JP S62219704 A JPS62219704 A JP S62219704A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- resistor
- circuit
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000605 extraction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 102220052446 rs727505324 Human genes 0.000 description 2
- 241001499740 Plantago alpina Species 0.000 description 1
- 102200133668 rs121918251 Human genes 0.000 description 1
- 102220098310 rs78347057 Human genes 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えば論理回路の出力レベルをアナログ回
路の入力レベルに変換する場合に用いて好適なレベルシ
フト回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a level shift circuit suitable for use, for example, in converting an output level of a logic circuit to an input level of an analog circuit.
この発明は、電源電圧に依存するレベルの信号を電源電
圧に依存しないレベルに変換するレベルシフト回路にお
いて、信号電源回路の電源電圧と対応する電流を発生さ
せ、カレントミラーによりこの電流に対応する電流を抵
抗に流し、この抵抗及びカレントミラーの出力側回路と
の間から出力を得るようにすることにより、入力信号を
レベルシフトすると共に、信号電源回路の電源電圧に依
存しない出力を得るようにしたものである。In a level shift circuit that converts a signal at a level dependent on a power supply voltage to a level independent of the power supply voltage, the present invention generates a current corresponding to the power supply voltage of a signal power supply circuit, and uses a current mirror to generate a current corresponding to this current. By flowing through a resistor and obtaining an output from between this resistor and the output side circuit of the current mirror, the input signal is level-shifted and an output that is independent of the power supply voltage of the signal power supply circuit is obtained. It is something.
差動回路を基本構成とするＥＣＬ回路は、第５図に示す
ように構成される。An ECL circuit whose basic configuration is a differential circuit is configured as shown in FIG.
第５図において１５１及び１５２が差動回路を構成する
トランジスタである。トランジスタ１５１及び１５２の
互いのエミッタが共通接続され、この接続点がトランジ
スタ１５３のコレクタに接続される。トランジスタ１５
３のエミッタが抵抗１５４を介して接地端子１５５に接
続される。トランジスタ１５３のベースがトランジスタ
１５６のベースに接続されると共に、トランジスタ１５
６のコレクタに接続される。トランジスタ１５６のエミ
ッタが抵抗１５７を介して接地端子１５５に接続される
。トランジスタ１５６のベースとトランジスタ１５６の
コレクタの接続点が抵抗１５８を介して電源電圧Ｖｃｃ
の電源端子１５９に接続される。In FIG. 5, 151 and 152 are transistors forming a differential circuit. The emitters of transistors 151 and 152 are commonly connected, and this connection point is connected to the collector of transistor 153. transistor 15
The emitter of No. 3 is connected to a ground terminal 155 via a resistor 154. The base of transistor 153 is connected to the base of transistor 156, and
6 collector. The emitter of transistor 156 is connected to ground terminal 155 via resistor 157. The connection point between the base of the transistor 156 and the collector of the transistor 156 is connected to the power supply voltage Vcc through a resistor 158.
It is connected to the power supply terminal 159 of.
トランジスタ１５１のベースが入力端子１６０に接続さ
れる。トランジスタ１５２のベースが入力端子１６１に
接続される。トランジスタ１５１のコレクタが抵抗１６
２を介して電源端子１５９に接続されると共に、エミッ
タフォロワトランジスタ１６４のベースに接続される。The base of transistor 151 is connected to input terminal 160. The base of transistor 152 is connected to input terminal 161. The collector of the transistor 151 is the resistor 16
2 to the power supply terminal 159 and to the base of the emitter follower transistor 164.
トランジスタ１５２のコレクタが抵抗１６３を介して電
源端子１５９に接続されると共に、エミッタフォロワト
ランジスタ１６５のベースに接続される。エミッタフォ
ロワトランジスタ１６４のコレクタが電源端子１５９に
接続される。エミッタフォロワトランジスタ１６５のコ
レクタが電源端子１５９に接続される。エミッタフォロ
ワトランジスタ１６４のエミッタが出力端子１６６に接
続される。エミッタフォロワトランジスタ１６５のエミ
ッタが出力端子１６７に接続される。The collector of transistor 152 is connected to power supply terminal 159 via resistor 163 and to the base of emitter follower transistor 165 . The collector of emitter follower transistor 164 is connected to power supply terminal 159. The collector of emitter follower transistor 165 is connected to power supply terminal 159. The emitter of emitter follower transistor 164 is connected to output terminal 166. The emitter of emitter follower transistor 165 is connected to output terminal 167.
入力端子１６０にハイレベルが供給され、入力端子１６
１にローレベルが供給されると、トランジスタ１５１が
オンし、トランジスタ１５２がオフする。このため、ト
ランジスタ１５１のコレクタの出力がローレベルになり
、トランジスタ１５２のコレクタの出力がハイレベルに
なる。したがって、出力端子１６６からローレベルが出
力され、出力端子１６７からハイレベルが出力される。A high level is supplied to the input terminal 160, and the input terminal 16
When a low level is supplied to the transistor 1, the transistor 151 is turned on and the transistor 152 is turned off. Therefore, the output from the collector of transistor 151 becomes low level, and the output from the collector of transistor 152 becomes high level. Therefore, a low level is output from the output terminal 166, and a high level is output from the output terminal 167.
入力端子１６１にハイレベルが供給され、入力端子１６
０にローレベルが供給されると、トランジスタ１５２が
オンし、トランジスタ１５１がオフする。このため、ト
ランジスタ１５２のコレクタがローレベルになり、トラ
ンジスタ１５１のコレクタがハイレベルになる。したが
って、出力端子１６６からハイレベルが出力され、出力
端子１６７からローレベルが出力される。A high level is supplied to the input terminal 161, and the input terminal 16
When a low level is supplied to 0, the transistor 152 is turned on and the transistor 151 is turned off. Therefore, the collector of transistor 152 becomes low level, and the collector of transistor 151 becomes high level. Therefore, a high level is output from the output terminal 166 and a low level is output from the output terminal 167.
出力端子１６６及び１６７からの出力信号のハイレベル
ｖＭは、電源端子１６９に供給される電源電圧Ｖ ｃ
Ｃ％エミッタフォロワトランジスタ１６４及び１６５の
ベース・エミッタ間電圧を■。とすると、
’Ｊ、 ＝Ｖｃｃ−ＶＩＩｔ
となる。The high level vM of the output signals from the output terminals 166 and 167 is equal to the power supply voltage V c supplied to the power supply terminal 169.
C% Base-emitter voltage of emitter follower transistors 164 and 165 is ■. Then, 'J, =Vcc-VIIt.
このように、８０５回路の出力レベルは、電源端子１０
９に供給される電源電圧Ｖｃｃに依存する。In this way, the output level of the 805 circuit is
It depends on the power supply voltage Vcc supplied to 9.
論理回路では、この電源電圧Ｖｃｃは例えば５ｖに定め
られていて、この電源電圧Ｖｃｃを供給する５Ｖ電源は
、（５Ｖ±０．５Ｖ）の電圧変動が許容されている。こ
のため、この電源電圧ＶＣＣは、（５Ｖ＋０．５Ｖ）の
範囲内で変動が生じることが考えられる。In the logic circuit, this power supply voltage Vcc is set to, for example, 5V, and the 5V power supply that supplies this power supply voltage Vcc is allowed to have a voltage fluctuation of (5V±0.5V). Therefore, it is conceivable that this power supply voltage VCC fluctuates within the range of (5V+0.5V).
一方、アナログ系の回路では、レギュレータを使用して
電源を供給し、電圧変動が殆ど生じないようになされて
いる。このため、８０５回路の出力信号をアナログ系の
回路に入力させる場合、８０５回路の出力レベルをアナ
ログ系の回路の所定の入力レベルまでレベルシフトさせ
ると共に、このように、電源電圧Ｖｃｃに依存して変動
する８０５回路の出力を電源電圧Ｖｃｃに依存せず一定
となるようにする必要がある。On the other hand, in analog circuits, a regulator is used to supply power so that almost no voltage fluctuation occurs. Therefore, when inputting the output signal of the 805 circuit to an analog circuit, the output level of the 805 circuit is level-shifted to a predetermined input level of the analog circuit, and in this way, the output level of the 805 circuit is shifted to a predetermined input level of the analog circuit. It is necessary to make the fluctuating output of the 805 circuit constant without depending on the power supply voltage Vcc.
したがって、この発明の目的は、電源電圧Ｖｃｃに依存
する出力信号を所定レベルまでレベルシフトさせると共
に、電源電圧Ｖｃｃに依存しない出力信号を取り出すこ
とができるレベルシフト回路を提供することにある。Therefore, it is an object of the present invention to provide a level shift circuit capable of level-shifting an output signal that depends on power supply voltage Vcc to a predetermined level and extracting an output signal that does not depend on power supply voltage Vcc.
この発明は、信号源回路の電源電圧と対応する電流を発
生する抵抗及びトランジスタと基準電位間に接続された
カレントミラーの入力側回路と、入力側回路の出力信号
が供給されるエミッタフォロワトランジスタとこのトラ
ンジスタのエミッタと基準電位点間に接続された抵抗及
びカレントミラーの出力側回路と
を備え、抵抗及びカレントミラーの出力側回路との間か
ら出力を得るようにしたレベルシフト回路である。The present invention includes an input side circuit of a current mirror connected between a reference potential and a resistor and a transistor that generate a current corresponding to the power supply voltage of a signal source circuit, and an emitter follower transistor to which an output signal of the input side circuit is supplied. This level shift circuit includes a resistor and a current mirror output circuit connected between the emitter of this transistor and a reference potential point, and obtains an output from between the resistor and the current mirror output circuit.
信号源回路の電源電圧と対応する電流が形成され、この
電流と等しい電流がカレントミラー回路により抵抗３３
及び３４に流される。入力端子３１及び３２には、電源
電圧Ｖｃｃの依存を受ける信号源回路の出力が供給され
る。抵抗３３及び３４に流れる電流が信号源回路の電源
電圧と対応して変化し、出力端子３７及び３８から電源
電圧Ｖｃｃに依存しない出力が取り出される。A current corresponding to the power supply voltage of the signal source circuit is formed, and a current equal to this current is passed through the resistor 33 by the current mirror circuit.
and 34. The input terminals 31 and 32 are supplied with the output of a signal source circuit dependent on the power supply voltage Vcc. The currents flowing through the resistors 33 and 34 change in accordance with the power supply voltage of the signal source circuit, and outputs independent of the power supply voltage Vcc are taken out from the output terminals 37 and 38.
この発明の実施例について以下の順序に従って説明する
。Embodiments of the present invention will be described in the following order.
ａ、一実施例 す、他の実施例 Ｃ１更に他の実施例 ａ、−実施例 第１図はこの発明の一実施例を示すものである。a. One embodiment Other examples C1 Still other embodiments a.-Example FIG. 1 shows an embodiment of the present invention.
第１図において、破線で囲んで示す１がＥＣＬ回路、２
がレベルシフト回路である。ＥＣＬ回路ｌは、差動回路
を構成するトランジスタ１１及び１２を基本構成として
いる。In FIG. 1, 1 surrounded by a broken line is an ECL circuit, and 2 is an ECL circuit.
is a level shift circuit. The ECL circuit 1 basically has transistors 11 and 12 forming a differential circuit.
トランジスタ１１及び１２の互いのエミッタが共通接続
され、この接続点がトランジスタ１３のコレクタに接続
される。トランジスタ１３のエミッタが抵抗１４を介し
て接地端子１５に接続される。トランジスタ１３のベー
スがトランジスタ１６のベースに接続されると共に、ト
ランジスタ１６のコレクタに接続される。トランジスタ
１６のエミッタが抵抗１７を介して接地端子１５に接続
される。トランジスタ１６のベースとトランジスタ１６
のコレクタの接続点が抵抗１８を介して電源電圧Ｖｃｃ
の電源端子１９に接続される。The emitters of transistors 11 and 12 are commonly connected, and this connection point is connected to the collector of transistor 13. The emitter of transistor 13 is connected to ground terminal 15 via resistor 14 . The base of transistor 13 is connected to the base of transistor 16, and is also connected to the collector of transistor 16. The emitter of transistor 16 is connected to ground terminal 15 via resistor 17. Base of transistor 16 and transistor 16
The connection point of the collector of is connected to the power supply voltage Vcc through the resistor 18.
It is connected to the power supply terminal 19 of.
トランジスタ１１のベースが入力端子２０に接続される
。トランジスタ１２のベースが入力端子２１に接続され
る。トランジスタ１１のコレクタが抵抗２２を介して電
源端子１９に接続されると共に、エミッタフォロワトラ
ンジスタ２４のベースに接続される。トランジスタ１２
のコレクタが抵抗２３を介して電源端子１９に接続され
ると共に、エミッタフォロワトランジスタ２５のベース
に接続される。エミッタフォロワトランジスタ２４のコ
レクタが電源端子１９に接続される。エミッタフォロワ
トランジスタ２５のコレクタが電源端子１９に接続され
る。エミッタフォロワトランジスタ２４のエミッタが出
力端子２６に接続される。エミッタフォロワトランジス
タ２５のエミッタが出力端子２７に接続される。The base of transistor 11 is connected to input terminal 20 . The base of transistor 12 is connected to input terminal 21 . The collector of transistor 11 is connected to power supply terminal 19 via resistor 22 and to the base of emitter follower transistor 24 . transistor 12
The collector of the emitter follower transistor 25 is connected to the power supply terminal 19 via the resistor 23 and to the base of the emitter follower transistor 25 . The collector of emitter follower transistor 24 is connected to power supply terminal 19 . The collector of emitter follower transistor 25 is connected to power supply terminal 19 . The emitter of emitter follower transistor 24 is connected to output terminal 26 . The emitter of emitter follower transistor 25 is connected to output terminal 27 .
入力端子２０にハイレベルが供給され、入力端子２１に
ローレベルが供給されると、トランジスタ１１がオンし
、トランジスタ１２がオフする。When a high level is supplied to the input terminal 20 and a low level is supplied to the input terminal 21, the transistor 11 is turned on and the transistor 12 is turned off.
このため、トランジスタ１１のコレクタの出力がローレ
ベルになり、トランジスタ１２のコレクタの出力がハイ
レベルになる。したがって、出力端子２６からローレベ
ルが出力され、出力端子２７からハイレベルが出力され
る。Therefore, the output from the collector of transistor 11 becomes low level, and the output from the collector of transistor 12 becomes high level. Therefore, a low level is output from the output terminal 26 and a high level is output from the output terminal 27.
入力端子２１にハイレベルが供給され、入力端子２０に
ローレベルが供給されると、トランジスタ１２がオンし
、トランジスタ１１がオフする。When a high level is supplied to the input terminal 21 and a low level is supplied to the input terminal 20, the transistor 12 is turned on and the transistor 11 is turned off.
このため、トランジスタ１２のコレクタがローレベルに
なり、トランジスタ１１のコレクタがハイレベルになる
。したがって、出力端子２６からハイレベルが出力され
、トランジスタ２７からローレベルが出力される。Therefore, the collector of transistor 12 becomes low level, and the collector of transistor 11 becomes high level. Therefore, the output terminal 26 outputs a high level, and the transistor 27 outputs a low level.
出力端子２６及び２７からの出力信号のハイレベルＶ、
は、電源端子１９に供給される電源電圧ＶＣＣ％エミッ
タフォロワトランジスタ２４及び２５のベース・エミッ
タ間電圧をＶ、とすると、’ＪＨ＝Ｖｃｃ−Ｖａｔ
となる。the high level V of the output signals from the output terminals 26 and 27;
is the power supply voltage VCC% supplied to the power supply terminal 19. If the base-emitter voltage of the emitter follower transistors 24 and 25 is V, then 'JH=Vcc-Vat.
ＥＣＬ回路１の出力端子２６及び２７がレベルシスト回
路２の入力端子３１及び３２に夫々接続される。入力端
子３１が抵抗３３を介してトランジスタ３５のコレクタ
に接続され、抵抗３３とトランジスタ３５のコレクタと
の接続点が出力端子３７に接続される。入力端子３２が
抵抗３４を介してトランジスタ３６のコレクタに接続さ
れ、抵抗３４とトランジスタ３６のコレクタとの接続点
が出力端子３８に接続される。Output terminals 26 and 27 of ECL circuit 1 are connected to input terminals 31 and 32 of level shift circuit 2, respectively. Input terminal 31 is connected to the collector of transistor 35 via resistor 33, and a connection point between resistor 33 and the collector of transistor 35 is connected to output terminal 37. Input terminal 32 is connected to the collector of transistor 36 via resistor 34, and a connection point between resistor 34 and the collector of transistor 36 is connected to output terminal 38.
トランジスタ３５のエミッタが抵抗３９を介して接地端
子１５に接続される。トランジスタ３６のエミッタが抵
抗４０を介して接地端子１５に接続される。トランジス
タ３５及び３６のベースがトランジスタ４１のベースに
共通接続される。トランジスタ４１のエミッタが抵抗４
２を介して接地端子１５に接続される。トランジスタ４
１のベースが抵抗４３を介して接地端子１５に接続され
ると共に、トランジスタ４４のエミッタに接続される。The emitter of transistor 35 is connected to ground terminal 15 via resistor 39. The emitter of transistor 36 is connected to ground terminal 15 via resistor 40. The bases of transistors 35 and 36 are commonly connected to the base of transistor 41. The emitter of transistor 41 is resistor 4
2 to the ground terminal 15. transistor 4
The base of transistor 1 is connected to ground terminal 15 via resistor 43 and to the emitter of transistor 44 .
トランジスタ４１のコレクタがトランジスタ４４のベー
スに接続されると共に、ＰＮＰ形トランジスタ４５のコ
レクタに接続される。The collector of transistor 41 is connected to the base of transistor 44 and to the collector of PNP transistor 45.
トランジスタ４４のコレクタが電源端子１９に接続され
る。トランジスタ４５のエミッタが抵抗４６を介して電
源端子１９に接続される。トランジスタ４５のベースと
接地端子１５との間に基準電圧源４７が接続される。A collector of transistor 44 is connected to power supply terminal 19 . The emitter of transistor 45 is connected to power supply terminal 19 via resistor 46 . A reference voltage source 47 is connected between the base of transistor 45 and ground terminal 15.
レベルシフト回路２の出力端子３７の出力レベルＶｏｕ
ｔｌは、入力端子３１に供給される入力レベルをＶｉｎ
＋ 、抵抗３３の抵抗値をＲ３３、トランジスタ３５を
流れる電流を１２とすると、Ｖｏｕｔｌ＝Ｖｉｎ＋
１ｚＲｓｓ ・・・Ｃ１）となる。Output level Vou of output terminal 37 of level shift circuit 2
tl is the input level supplied to the input terminal 31, Vin
+, the resistance value of the resistor 33 is R33, and the current flowing through the transistor 35 is 12, then Voutl=Vin+
1zRss...C1).
また、レベルシフト回路２の出力端子３８の出力レベル
Ｖｏｕｔｚは、入力端子３２に供給される入力レベルを
Ｖ’ｔｎｚ 、抵抗３４の抵抗値をＲ３４、トランジス
タ３６を流れる電流を１３とすると、Ｖｏｕｔｚ＝ Ｖ
ｉｎｚ ｉ ３ Ｒ３４・ ・ ・ （２）と
なる。Further, the output level Voutz of the output terminal 38 of the level shift circuit 2 is calculated as follows, where V'tnz is the input level supplied to the input terminal 32, R34 is the resistance value of the resistor 34, and 13 is the current flowing through the transistor 36. V
inz i 3 R34... (2).
トランジスタ４１．４４及びトランジスタ３５゜３６は
、カレントミラー回路を構成している。したがって、ト
ランジスタ３５及び３６を流れる電流１２及びｉ３は、
トランジスタ４５を流れる電流ｉ、に等しく、（ｉ ＋
＝ ｉｔ ” ｔ＊）である。Transistors 41, 44 and transistors 35, 36 constitute a current mirror circuit. Therefore, currents 12 and i3 flowing through transistors 35 and 36 are:
The current i flowing through the transistor 45 is equal to (i +
= it”t*).
基準電圧源４７の基準電圧を■え、トランジスタ４５の
ベース・エミッタ間電圧をＶＩＩＥとすると、トランジ
スタ４５のエミッタ電圧は、（ｖＲ＋ｖ■）である。し
たがって、抵抗４６の抵抗値をＲ４い電源端子１９に供
給される電源電圧をＶｃｃとすると、トランジスタ４５
を流れる電流ｉ、は、ｉ＋ ” （Ｖｃｃ −（Ｖ＊
＋Ｖｍｔ））／Ｒ＜６ＨＨＨ（３）となる。If the reference voltage of the reference voltage source 47 is set to 1, and the base-emitter voltage of the transistor 45 is VIIE, then the emitter voltage of the transistor 45 is (vR+v). Therefore, if the resistance value of the resistor 46 is R4 and the power supply voltage supplied to the power supply terminal 19 is Vcc, then the transistor 45
The current i flowing through is i+ ” (Vcc −(V*
+Vmt))/R<6HHH (3).
（ｔ、ｗｉｇ ＝ｔｉ）であるから、（１）式、（３）
式より、出力端子３７の出力レベルＶｏｕｔ、は、とし
て求められる。また、（２）式、（３）式より、出力端
子３８の出力レベルＶｏｕｔｚは、
として求められる。(t, wig = ti), so equation (1), (3)
From the equation, the output level Vout of the output terminal 37 can be obtained as follows. Further, from equations (2) and (3), the output level Voutz of the output terminal 38 is obtained as follows.
ここで、Ｒ４６＝ Ｒｙｘ ＝ Ｒｓａとなるように抵
抗４６．３３．３４の抵抗値を設定すれば、Ｖｏｕｔ＋
＝Ｖｉｎ、 （Ｖｃｃ−Ｖ＊ ＶＩＩＥ） ・
・・（６）Ｖｏｕｔｚ＝Ｖｉｎｚ （Ｖｃｃ−Ｖ、
１−Ｖａｔ） ・・・（７）となる。Here, if the resistance values of resistors 46, 33, and 34 are set so that R46=Ryx=Rsa, Vout+
=Vin, (Vcc-V* VIIE) ・
...(6) Voutz=Vinz (Vcc-V,
1-Vat) ...(7).
レベルシフト回路２の入力端子３１及び３２には、ＥＣ
Ｌ回路１の出力が供給される。ＥＣＬ回路１の出力信号
のハイレベル■、は、前述のように、。The input terminals 31 and 32 of the level shift circuit 2 have an EC
The output of L circuit 1 is supplied. The high level ■ of the output signal of the ECL circuit 1 is as described above.
ＶＨ＝Ｖｃｃ−ＶＢ ・・・（８）である。VH=Vcc-VB (8).
このＥＣＬ回路１の出力がレベルシフト回路２の入力信
号Ｖ ｉｎ、及びＶ ｉｎｚとして入力端子３１及び３
２に供給される。したがって、ＥｃＬ回路回路臼力端子
２６の出力又は出力端子２７の出力がハイレベルの時に
は、（６）式、（７）式より、レベルシフト回路２の出
力端子３７の出力又は出力端子３８の出力は、夫々、
ｖｏｕｔｌ−ｖＲ・・・（９）
Ｖｏｕｔｒ＝ Ｖ＋ｙ ・・・（１０）
となる、上式かられかるように、出力端子３７及び３８
から出力される信号レベルは、基準電圧源４７の基準電
圧ｖ、Ｉにより設定される。この出力信号レベルは、電
源端子１９に供給される電源電圧Ｖｃｃに依存していな
い。したがって、電源電圧Ｖｃｃに変動が生じても、出
力端子３７及び３８の出力信号レベルの変動は生じない
。The output of this ECL circuit 1 is input to input terminals 31 and 3 as input signals V in and V inz of the level shift circuit 2.
2. Therefore, when the output of the EcL circuit power terminal 26 or the output of the output terminal 27 is at a high level, the output of the output terminal 37 or the output of the output terminal 38 of the level shift circuit 2 is determined from equations (6) and (7). are respectively voutl-vR...(9) Voutr=V+y...(10)
As can be seen from the above formula, the output terminals 37 and 38
The signal level output from the reference voltage source 47 is set by the reference voltages v and I of the reference voltage source 47. This output signal level does not depend on the power supply voltage Vcc supplied to the power supply terminal 19. Therefore, even if the power supply voltage Vcc fluctuates, the output signal levels of the output terminals 37 and 38 do not fluctuate.
ところで、上述の一実施例におけるＰＮＰ形トランジス
タ４５としては、その電流増幅率ｈＦＥが小さいとその
ベース電流が無視できない程大きくなってしまうため、
電流増幅率ｈｒｔの大きいものを用いる必要がある。し
たがって、ラテラルトランジスタを使う場合には、第２
図に示すように、ＰＮＰＮ上形ンジスタ５１とＮＰＮ形
トランジスタ５２とをコンプリメンタリダーリントン接
続して、電流増幅率ｈＦＥを高くするようにする必要が
ある。By the way, if the current amplification factor hFE of the PNP transistor 45 in the above-mentioned embodiment is small, the base current will become so large that it cannot be ignored.
It is necessary to use one with a large current amplification factor hrt. Therefore, when using lateral transistors, the second
As shown in the figure, it is necessary to connect the PNPN upper type transistor 51 and the NPN type transistor 52 in a complementary Darlington connection to increase the current amplification factor hFE.
ところが、このように、ＰＮＰ形トランジスタ４５の代
わりにＰＮＰＮ上形ンジスタ５１とＮＰ形トランジスタ
５２のダーリントン接続を用いると、ＮＰＮ形トランジ
スタ５２のベース・エミッタ間電圧Ｖｌ！が付加される
ため、その分ＰＮＰ形トランジスタ５１のベースに供給
する基準電圧Ｖ８を低く設定できなくなり、基準電圧Ｖ
Ｒを３ｖ■以上にしなければならない。（９）式、αΦ
式より、出力電圧Ｖｏｕｔ、及びＶｏｕｔｚは、基準電
圧ｖ８と等しい。このため、基準電圧ＶＲを低く設定で
きないと、出力電圧Ｖｏｕｔ＋及びＶｏｕｔｚを低く設
定できなくなる。However, when the Darlington connection of the PNPN upper type transistor 51 and the NP type transistor 52 is used in place of the PNP type transistor 45, the base-emitter voltage Vl! of the NPN type transistor 52 increases. is added, it becomes impossible to set the reference voltage V8 supplied to the base of the PNP transistor 51 that much lower, and the reference voltage V
R must be set to 3v■ or more. Equation (9), αΦ
From the formula, the output voltages Vout and Voutz are equal to the reference voltage v8. Therefore, if the reference voltage VR cannot be set low, the output voltages Vout+ and Voutz cannot be set low.
ｂ、他の実施例
第３図は、この発明の他の実施例を示すものである。第
３図において、１はＥＣＬ回路である。b. Other Embodiments FIG. 3 shows another embodiment of the present invention. In FIG. 3, 1 is an ECL circuit.
このＥＣＬ回路ｌは、前述の一実施例と同様に構成され
ている。ＥＣＬ回路１の出力端子２６及び２７がレベル
シフト回路３の入力端子６１及び６２に夫々接続される
。This ECL circuit 1 is constructed in the same manner as in the previous embodiment. Output terminals 26 and 27 of ECL circuit 1 are connected to input terminals 61 and 62 of level shift circuit 3, respectively.
入力端子６１が抵抗６３を介してトランジスタ６５のコ
レクタに接続され、抵抗６３とトランジスタ６５のコレ
クタの接続点が出力端子６７に接続される。入力端子６
２が抵抗６４を介してトランジスタ６６のコレクタに接
続され、抵抗６４とトランジスタ６６のコレクタの接続
点が出力端子６８に接続される。Input terminal 61 is connected to the collector of transistor 65 via resistor 63, and a connection point between resistor 63 and the collector of transistor 65 is connected to output terminal 67. Input terminal 6
2 is connected to the collector of a transistor 66 via a resistor 64, and a connection point between the resistor 64 and the collector of the transistor 66 is connected to an output terminal 68.
トランジスタ６５のエミッタが抵抗６９を介して接地端
子１５に接続される。トランジスタ６６のエミッタが抵
抗７０を介して接地端子１５に接続される。トランジス
タ６５及びトランジスタ６６のベースがトランジスタ７
１のベースに接続される。トランジスタ７１のエミッタ
が抵抗７２を介して接地端子１５に接続される。トラン
ジスタ７１のベースが抵抗７３を介して接地端子１５に
接続されると共に、トランジスタ７４のエミッタに接続
される。トランジスタ７４のコレクタが電源端子１９に
接続される。The emitter of transistor 65 is connected to ground terminal 15 via resistor 69. The emitter of transistor 66 is connected to ground terminal 15 via resistor 70. The bases of transistor 65 and transistor 66 are transistor 7
Connected to the base of 1. The emitter of transistor 71 is connected to ground terminal 15 via resistor 72. The base of transistor 71 is connected to ground terminal 15 via resistor 73 and to the emitter of transistor 74. A collector of transistor 74 is connected to power supply terminal 19 .
トランジスタ７４０ベースとトランジスタ７１のコレク
タとの接続点がトランジスタ７５のエミッタに接続され
る。トランジスタ７５のベースがＰＮＰ形トシトランジ
スタフ６レクタに接続され、トランジスタ７５のコレク
タがトランジスタ７６のエミッタに接続され、トランジ
スタ７５及び７６がコンプリメンタリダーリントン接続
とされる。A connection point between the base of transistor 740 and the collector of transistor 71 is connected to the emitter of transistor 75. The base of the transistor 75 is connected to the collector of the PNP type transistor 6, the collector of the transistor 75 is connected to the emitter of the transistor 76, and the transistors 75 and 76 are connected in a complementary Darlington manner.
トランジスタ７５のコレクタとトランジスタ７６のエミ
ッタとの接続点が抵抗７７を介して電源端子１９に接続
されると共に、トランジスタ７５のコレクタとトランジ
スタ７６のエミッタとの接続点が抵抗７８の一端に接続
される。A connection point between the collector of the transistor 75 and the emitter of the transistor 76 is connected to the power supply terminal 19 via a resistor 77, and a connection point between the collector of the transistor 75 and the emitter of the transistor 76 is connected to one end of the resistor 78. .
抵抗７８の他端がダイオード７９のアノードに接続され
ると共に、抵抗７８の他端と接地端子ｌ巨との間に基準
電圧源８０が接続される。ダイオード７９のカソードが
抵抗８１を介してトランジスタ７６のベースに接続され
ると共に、抵抗８２を介して接地端子１５に接続される
。The other end of resistor 78 is connected to the anode of diode 79, and a reference voltage source 80 is connected between the other end of resistor 78 and the ground terminal. The cathode of the diode 79 is connected to the base of the transistor 76 via a resistor 81 and to the ground terminal 15 via a resistor 82.
レベルシフト回路３の出力端子６７及び６８の出力レベ
ルＶｏｕｔ＋１及びＶｏｕｔ＋ｚは、入力端子６１及び
６２に供給される入力レベルを夫々Ｖｉｉ＋及びＶｉｎ
Ｉｌとし、抵抗６３及び６４の抵抗値を夫々Ｒ＆３及び
Ｒｂａとし、トランジスタ６５及び６６を流れる電流を
夫々ｉＩ！及びｉ１３とすると、Ｖ、０Ｌｌｔ１１−Ｖ
ｉｎ＋＋−１＋ｚＲｈｓ ” ’ （１１）Ｖｏｕ
ｔＢ ＝Ｖｉｎ＋ｚ−ｉ ｒｆｆＲｂａ ・・・（
１２）となる。The output levels Vout+1 and Vout+z of the output terminals 67 and 68 of the level shift circuit 3 are the input levels supplied to the input terminals 61 and 62, respectively, Vii+ and Vin.
Il, the resistance values of resistors 63 and 64 are R&3 and Rba, respectively, and the currents flowing through transistors 65 and 66 are iI!, respectively. and i13, then V, 0Llt11-V
in++-1+zRhs ” ' (11) Vou
tB = Vin + z-i rffRba ... (
12).
トランジスタ７１．７４及びトランジスタ６５゜６６は
、カレントミラー回路を構成している。したがって、ト
ランジスタ６５及び６６を流れる電流１１□及びｉ＋３
は、ダーリントン接続のトランジスタ７５及び７６を流
れる電流ｉ、に等しく、（ｉ ＋＋ −ｉ ｌｔ＝ ｔ
＋ｓ）である。Transistors 71, 74 and transistors 65, 66 constitute a current mirror circuit. Therefore, the currents 11□ and i+3 flowing through transistors 65 and 66
is equal to the current i flowing through the Darlington connected transistors 75 and 76, and (i ++ −i lt= t
+s).
この電流ｉｚは、以下のようにして求められる。This current iz is determined as follows.
基準電圧源８０の電圧をＶ、い抵抗８１の抵抗値をＲ８
１、抵抗８２の抵抗値をＲ１１ｚとし、ダイオード７９
の電圧降下を■□とすると、トランジスタ７６のベース
に供給される電圧■□は、ＶＩＩ＋＝ （ＶＦＩ Ｖ
ＩＥ） Ｒａｔ／ （Ｒａ＋＋Ｒｓｚ）・・（１３）と
なる。トランジスタ７６のエミッタの電圧ｖ１は、この
電圧ｖ、ｌＩより、トランジスタ７６のベース・エミッ
タ間電圧■。だけ高いレベルにあり、Ｖ、＝Ｖ□＋Ｖ、
・・・（１４）である。したがって、電源
端子１９の電源電圧ＶＣＣとダーリントン接続のトラン
ジスタ７５のコレクタとトランジスタ７６のエミッタと
の接続点の電圧■。との電位差は、
Ｖｃｃ −ＶＥ＝ Ｖｃｃ −ＶＲＩ Ｖｓｔ
・・：（１５）となり、基準電圧ｖＦＩと、ダーリント
ン接続のトランジスタ７５のコレクタとトランジスタ７
６のエミッタとの接続点の電圧ｖ２の電位差は、ＶＦＩ
−ＶＥ ＝ＶＦＩ Ｖ＋ｕ Ｖａｔ ・・・（
１６）となる。故に、抵抗７７の抵抗値をＲ？？とする
と、抵抗７７を流れる電流ｉ＋４は、
１Ｉ４＝（ｖｃｃ−ｖｌＩｌ−■、ｔ）／Ｒ７？・・・
（１７）となり、また、抵抗７８の抵抗値をＲ７１とす
ると、抵抗７８を介して流れる電流ｉｔｓは、ｉ＋ｓ＝
（ＶＦＩ−Ｖｌｌ Ｖｍｉ） ／Ｒ１ｓ ・・（
１８）となる。The voltage of the reference voltage source 80 is V, and the resistance value of the resistor 81 is R8.
1. The resistance value of the resistor 82 is R11z, and the diode 79
Assuming that the voltage drop in is ■□, the voltage supplied to the base of the transistor 76 is VII
IE) Rat/ (Ra++Rsz)...(13). The voltage v1 at the emitter of the transistor 76 is the voltage between the base and emitter of the transistor 76 from the voltages v and lI. is at a higher level, V,=V□+V,
...(14). Therefore, the voltage at the connection point between the power supply voltage VCC of the power supply terminal 19 and the Darlington-connected collector of the transistor 75 and the emitter of the transistor 76 is . The potential difference between Vcc - VE= Vcc - VRI Vst
...: (15), and the reference voltage vFI, the collector of the Darlington-connected transistor 75, and the transistor 7
The potential difference of the voltage v2 at the connection point with the emitter of 6 is VFI
-VE=VFI V+u Vat...(
16). Therefore, the resistance value of resistor 77 is R? ? Then, the current i+4 flowing through the resistor 77 is 1I4=(vcc-vlIl-■,t)/R7? ...
(17), and if the resistance value of the resistor 78 is R71, the current its flowing through the resistor 78 is i+s=
(VFI-Vll Vmi) /R1s...(
18).
ダーリントン接続のトランジスタ７５及び７６を流れる
電流ｉＩＩは、電流ｉ、と電流ｉｔｓとの和になる。し
たがって、ダーリントン接続のトランジスタ７５及び７
６を流れる電流ｉ、は、ｉ＋＋＝ （Ｖｃｃ ％’Ｈ
ＶＲＩｔ）／Ｒ７ｙ＋ （ＶＦＩ−Ｖ□−Ｖ□）／Ｒ？
Ｉ ・・・（１９）となる。The current iII flowing through the Darlington-connected transistors 75 and 76 is the sum of the current i and the current its. Therefore, Darlington connected transistors 75 and 7
The current i flowing through 6 is i++= (Vcc %'H
VRIt)/R7y+ (VFI-V□-V□)/R?
I...(19).
レベルシフト回路３の入力端子６１及び６２には、ＥＣ
Ｌ回路１の出力が供給される。ＥＣＬ回路１の出力信号
のハイレベルｖＨは、
ＶＨ＝ Ｖｃｃ −Ｖａｔ
である＊ （１１１＝１１□＝ｉ＋＋）であり、出力
端子６７及び６８の出力レベルＶｏｕｔ＋＋及びＶｏｕ
ｔｌｇは、Ｑｌ）式及び（ロ）式で示すように求められ
るので、入力端子６１又は入力端子６２にＥＣＬ回路１
のハイレベルソイが供給された時の出力端子６７の出力
レベルＶｏｕｔ＋＋又は出力端子６８の出力レベルＶｏ
ｕｔ＋□は、夫々、
ＶｏｕｔｘｘｔＶｃｃ Ｖａｔ−Ｒｈｓ（Ｖ’ｃｃ
−Ｖｌ−Ｖａｔ）／Ｒ？ｔＶｏｕｔ＋ｔ＝Ｖｃｃ−Ｖ、
ｔ Ｒｈ４（Ｖｃｃ−ＶＲＩ Ｖａｔ）／Ｒｖｔと
なる。The input terminals 61 and 62 of the level shift circuit 3 have an EC
The output of L circuit 1 is supplied. The high level vH of the output signal of the ECL circuit 1 is VH = Vcc - Vat * (111 = 11□ = i++), and the output levels of the output terminals 67 and 68 Vout++ and Vou
Since tlg is obtained as shown in equations Ql) and Equations (b), the ECL circuit 1 is connected to the input terminal 61 or input terminal 62.
The output level Vout++ of the output terminal 67 or the output level Vo of the output terminal 68 when a high level soi of is supplied
ut+□ are respectively VoutxxtVcc Vat-Rhs(V'cc
-Vl-Vat)/R? tVout+t=Vcc-V,
tRh4(Vcc-VRI Vat)/Rvt.
（２０）式及び（２１）式において、
Ｒｏ＝Ｒ６４＝Ｒ９？ ・・・（２２）とす
れば、Ｖｃｃの項を消すことができる。電圧Ｖ１は、（
１３）式より、
ＶＲＩ−（ＶＦＩ−ＶＩＥ）Ｒａｔ／ （Ｒａ＋＋Ｒｓ
ｚ）として求められる。ここで、
Ｒａｇ／ （Ｒｓ＋＋Ｒｓｚ） ＝に
とし、
ＶＩＩ＋＝ （ＶＦＩ Ｖａｔ） Ｋとし、（Ｒｈｘ
＝ Ｒ６４＝ Ｒｔ、）とすると、出力レベルＶｏｕ
ｔ＋＋及びＶｏｕｔＢは、
Ｖｏｕｔ＋＋ ＝（（Ｒａｓ＋Ｒｔｓ）Ｋ／Ｒ？Ｉ
Ｒｂ３／Ｒｑ＊）（ＶＦＩ−Ｖａｔ）
・ ・ ・（２３）Ｖｏｕｔ＋ｔ −（（Ｒ＆４’
＋ Ｒｔ＊） Ｋ／ Ｒｏｌｌ Ｒｂａ／ Ｒｏｌ
ｌ）（Ｖ□−ｖｌり ・ ・ ・（２４）
となる。In equations (20) and (21), Ro=R64=R9? ...(22), the Vcc term can be eliminated. The voltage V1 is (
13) From formula, VRI-(VFI-VIE)Rat/ (Ra++Rs
z). Here, Rag/ (Rs++Rsz) = VII+= (VFI Vat) K, (Rhx
= R64= Rt, ), the output level Vou
t++ and VoutB are: Vout++ = ((Ras+Rts)K/R?I
Rb3/Rq*) (VFI-Vat)
・ ・ ・(23) Vout+t −((R&4'
+ Rt*) K/ Roll Rba/ Roll
l) (V□-vlri ・ ・ ・(24)
becomes.
（２３）式、 （２４）式より、出力レベルＶｏｕｔｚ
及びＶｏｕｔ＋ｚは、電源電圧Ｖｃｃに依存しない。From equations (23) and (24), the output level Voutz
and Vout+z are independent of power supply voltage Vcc.
（２３）式、 （２４）式より、（ＶＦＩ−Ｖａｔ）よ
り温度特性が決まる。基準電源８０の電圧ＶＦＩを例え
ば４．２ｖ、ベース・エミッタ間電圧ＶＩＥを例えば０
゜７ｖとすると、
ＶＦＩ ＶＩ！＝ ３．５ Ｖ
となる。ベース・エミッタ間電圧ｖ０が例えば１°Ｃあ
たり２ｍＶ変化するとすると、（ＶＦＩ ＶＩＥ”３
．５Ｖ）であるから、ベース・エミッタ間電圧ｖ、ｔが
１°Ｃ変化したときの変化に対する（ＶＦＩ ”−Ｖａ
ｔ）の変化の割合は、
（３５００／２） Ｘ１００ ＝０．０５７％である。From equations (23) and (24), the temperature characteristics are determined from (VFI-Vat). The voltage VFI of the reference power supply 80 is set to 4.2v, for example, and the base-emitter voltage VIE is set to 0, for example.
If it is ゜7v, VFI VI! = 3.5 V. For example, if the base-emitter voltage v0 changes by 2 mV per 1°C, (VFI VIE"3
．． 5V), so when the base-emitter voltage v, t changes by 1°C, (VFI ”-Va
The rate of change in t) is (3500/2) X100 = 0.057%.
上式より、４０°Ｃ温度変化が生じたとしても、（ＶＦ
Ｉ Ｖａｔ）に対する変化の割合は、０．０５７％Ｘ
４０ ＝ ２．３％
程度である。したがって、第３図に示すレベルシフト回
路は、温度特性が非常に良好であるといえる。From the above equation, even if a 40°C temperature change occurs, (VF
The percentage change in I Vat) is 0.057%X
40 = about 2.3%. Therefore, it can be said that the level shift circuit shown in FIG. 3 has very good temperature characteristics.
Ｃ０更に他の実施例
第４図はこの発明の更に他の実施例である。第４図にお
いて、１はＥＣＬ回路である。このＥＣＬ回路１は、前
述の一実施例と同様に構成されている。ＥＣＬ回路１の
出力端子２６及び２７がレベルシフト回路４の入力端子
９１及び９２に夫々接続される。C0 Still Other Embodiment FIG. 4 shows still another embodiment of the present invention. In FIG. 4, 1 is an ECL circuit. This ECL circuit 1 is constructed in the same manner as the previous embodiment. Output terminals 26 and 27 of ECL circuit 1 are connected to input terminals 91 and 92 of level shift circuit 4, respectively.
入力端子９１が抵抗９３を介してトランジスタ９５のコ
レクタに接続されると共に、出力端子９７に接続される
。入力端子９２が抵抗９４を介してトランジスタ９６の
コレクタに接続されると共に、出力端子９８に接続され
る。Input terminal 91 is connected to the collector of transistor 95 via resistor 93 and to output terminal 97 . An input terminal 92 is connected to the collector of a transistor 96 via a resistor 94 and to an output terminal 98 .
トランジスタ９５のエミッタが抵抗９９を介して接地端
子１５に接続される。トランジスタ９６のエミッタが抵
抗１００を介して接地端子１５に接続される。トランジ
スタ９５及び９６のベースが共通接続され、この接続点
がトランジスタ１０１のベースに接続されると共に、ト
ランジスタ１０２のエミッタに接続される。トランジス
タ１０１のエミッタが抵抗１０３を介して接地端子１５
に接続される。トランジスタ１０２のエミッタが抵抗１
０４を介して接地端子１５に接続される。The emitter of transistor 95 is connected to ground terminal 15 via resistor 99. The emitter of transistor 96 is connected to ground terminal 15 via resistor 100. The bases of transistors 95 and 96 are commonly connected, and this connection point is connected to the base of transistor 101 and the emitter of transistor 102. The emitter of the transistor 101 is connected to the ground terminal 15 via the resistor 103.
connected to. The emitter of transistor 102 is resistor 1
04 to the ground terminal 15.
トランジスタ１０２のコレクタが電源端子１９に接続さ
れる。トランジスタ１０２のベースがトランジスタ１０
１のコレクタに接続される。A collector of transistor 102 is connected to power supply terminal 19 . The base of the transistor 102 is the transistor 10
1 collector.
ＮＰＮ形トランジスタ１０５のベースがＰＮＰ形トラン
ジスタ１０６のコレクタに接続され、トランジスタ１０
５のコレクタがトランジスタ１０６のエミッタに接続さ
れ、トランジスタ１０５及び１０６がコンプリメンタリ
ダーリントン接続とされる。トランジスタ１０５のエミ
ッタがトランジスタ１０２のベースとトランジスタ１０
１のコレクタとの接続点に接続される。トランジスタ１
０５のコレクタとトランジスタ１０６のエミッタとの接
続点が抵抗１０７を介して電源端子１９に接続される。The base of the NPN transistor 105 is connected to the collector of the PNP transistor 106, and the transistor 10
The collector of transistor 5 is connected to the emitter of transistor 106, and transistors 105 and 106 are connected in a complementary Darlington manner. The emitter of transistor 105 is connected to the base of transistor 102 and transistor 10.
It is connected to the connection point with the collector of 1. transistor 1
A connection point between the collector of transistor 05 and the emitter of transistor 106 is connected to power supply terminal 19 via resistor 107.
ＮＰＮ形トランジスタ１０８のベースがＰＮＰ形トラン
ジスタ１０９のコレクタに接続され、トランジスタ１０
８のコレクタがトランジスタ１０９のエミッタに接続さ
れ、トランジスタ１０８及び１０９がコンプリメンタリ
ダーリントン接続とされる。トランジスタ１０Ｂのエミ
ッタがトランジスタ１０２のベースとトランジスタ１０
１のコレクタとの接続点に接続される。トランジスタ１
０８のコレクタとトランジスタ１０９のエミッタとの接
続点が抵抗１１０の一端に接続される。The base of the NPN transistor 108 is connected to the collector of the PNP transistor 109, and the transistor 10
The collector of transistor 8 is connected to the emitter of transistor 109, and transistors 108 and 109 are connected in a complementary Darlington manner. The emitter of transistor 10B is connected to the base of transistor 102 and transistor 10
It is connected to the connection point with the collector of 1. transistor 1
A connection point between the collector of transistor 08 and the emitter of transistor 109 is connected to one end of resistor 110.
抵抗１１０の他端と接地端子１５との間に基準電圧源１
１１が接続されると共に、抵抗１１２゜１１３．１１４
の直列接続が接続される。抵抗１１２と抵抗１１３の接
続点がトランジスタ１１５のベースに接続される。トラ
ンジスタ１１５のコレクタが電源端子１９に接続される
。トランジスタ１１５のエミッタがトランジスタ１０９
のベースに接続されると共に、抵抗１１６を介して接地
端子１５に接続される。抵抗１１３と抵抗１１４の接続
点がトランジスタ１０６のベースに接続される。A reference voltage source 1 is connected between the other end of the resistor 110 and the ground terminal 15.
11 is connected, and the resistor 112゜113.114
A series connection of is connected. A connection point between resistor 112 and resistor 113 is connected to the base of transistor 115. A collector of transistor 115 is connected to power supply terminal 19 . The emitter of transistor 115 is transistor 109
It is also connected to the ground terminal 15 via a resistor 116. A connection point between resistor 113 and resistor 114 is connected to the base of transistor 106.
レベルシフト回路４の出力端子９７及び９８の出力レベ
ルＶｏｕｔｚ＋及びＶｏｕｔｔｚは、入力端子９１及び
９２に供給される入力レベルを夫々Ｖｉｎｚ＋及びＶ
１ｎｚｔとし、抵抗９３及び９４の抵抗値をＲ９：Ｉ＋
Ｒ９４とし、トランジスタ９５及び９６を流れる電
流をｉｔｔ及びｉｔｓとすると、
Ｖｏｕｔ、 ＝ＶｉｎＨｔｆｆｉ！Ｒ９３Ｈ＋ ・（３
１）ＶｏｕｔＢ ＝Ｖｉｎｔｚ １ｚｓＲｑ４・・・
（３２）となる。The output levels Voutz+ and Vouttz of the output terminals 97 and 98 of the level shift circuit 4 are the input levels supplied to the input terminals 91 and 92, respectively, Vinz+ and Voutz.
1nzt, and the resistance values of resistors 93 and 94 are R9:I+
When R94 is assumed and the currents flowing through transistors 95 and 96 are itt and its, Vout, =VinHtffi! R93H+ ・(3
1) VoutB = Vintz 1zsRq4...
(32).
トランジスタ１０１，１０２及びトランジスタ９５．９
６はカレントミラー回路を構成している。Transistors 101, 102 and transistors 95.9
6 constitutes a current mirror circuit.
したがって、トランジスタ９５及び９６を流れる電流ｉ
ｇｚ及びｉｚｉは、トランジスタ１０１を流れる電流ｉ
ｚ＋に等しい。トランジスタ１０１を流れる電流ｉｔ、
は、ダーリントン接続のトランジスタ１０５及び１０６
を流れる電流ｉｚａとダーリントン接続のトランジスタ
１０８及び１０９を流れる電流ｉ２ｓとの和になる。Therefore, the current i flowing through transistors 95 and 96
gz and izi are the current i flowing through the transistor 101;
Equal to z+. A current it flowing through the transistor 101,
are Darlington connected transistors 105 and 106
It is the sum of the current iza flowing through the transistors 108 and 109 connected in Darlington and the current i2s flowing through the Darlington-connected transistors 108 and 109.
ダーリントン接続のトランジスタ１０５及び１０６を流
れる電流１２４は、以下のようにして求められる。The current 124 flowing through the Darlington-connected transistors 105 and 106 is determined as follows.
基準電圧源１１１の電圧をＶｙｌ。とするとし、抵抗１
１２，１１３，１１４の抵抗値を夫々ＲＩ １２、ＲＩ
Ｉ ３＋ ＲＩ １４とすると、抵抗１１３と抵抗１
１４の接続点の電圧Ｖ＋Ｚは、
ｖｌｔ＝ｖＦＩ＋ｌ Ｒ１１４／（ＲＩ＋２ ＋Ｒ１１
１＋Ｒ１１４，）・・・（３３）
として求められる。ここで、
ＫＩＩ＝Ｒ１１４／（ＲＩｔｚ ＋ ＲＩＩ３ ＋ＲＩ
ｌ＃）とおくとすると、
ｖ、ｔ＝ｖＦ１．に、・・・（３４）
である。トランジスタ１０６のベースには、この電圧Ｖ
１□（＝ｖＦ、。Ｋ ＋ １）が供給される。したがっ
て、トランジスタ１０６のエミッタ電圧Ｖ、、。The voltage of the reference voltage source 111 is Vyl. Suppose that resistance 1
The resistance values of 12, 113, and 114 are RI 12 and RI, respectively.
If I 3 + RI 14, then resistor 113 and resistor 1
The voltage V+Z at the 14 connection points is vlt=vFI+l R114/(RI+2 +R11
1+R114,)...(33) It is obtained as follows. Here, KII=R114/(RItz + RII3 +RI
l#), then v, t=vF1. ...(34). This voltage V is applied to the base of transistor 106.
1□ (=vF, .K + 1) is supplied. Therefore, the emitter voltage of transistor 106, V, .
は、ベース・エミッタ間電圧をｖＩＩ［とすると、Ｖｔ
＋＋ ＝ＶＦＩｌｌ Ｋ＋１十Ｖ＋＋ｔ ・・・
（３５）となる。これにより、電源端子１９の電源電圧
をＶｃｃ、抵抗１０７の抵抗値をＲ８゜、とすると、ダ
ーリントン接続のトランジスタ１０５及び１０６を流れ
る電流ｉｚａが
とじて求められる。If the base-emitter voltage is vII[, then Vt
++ =VFIll K+10V++t...
(35). As a result, assuming that the power supply voltage of the power supply terminal 19 is Vcc and the resistance value of the resistor 107 is R8°, the current iza flowing through the Darlington-connected transistors 105 and 106 can be determined.
一方、ダーリントン接続のトランジスタ１０８及び１０
９を流れる電流ｉ２ｓは、以下のようにして求められる
。On the other hand, Darlington connected transistors 108 and 10
The current i2s flowing through 9 is determined as follows.
抵抗１１２と抵抗１１３の接続点の電圧Ｖ １１は、Ｖ
＋＋＝Ｖｙ＋ｏ（Ｒ＋＋ｚ ＋Ｒ＋＋ｔ）／（ＲＩＢ
”Ｒ１１３＋Ｒ，、、） ・・・（
３７）として求められる。ここで、
Ｋ１□”” （Ｒ＋ １３ ＋ Ｒ＋ ＋オ）／（Ｒ＋
＋ｚ ＋ Ｒ１１３＋Ｒ＋＋＋）とおくとすると、
Ｖｌｌ−ＶＦＩ（Ｉ Ｋｉｔ ・・・（３８
）である。トランジスタ１０９のベースには、この電圧
Ｖｌｌ （＝ＶＦｌＯＫＨｚ）よりトランジスタ１１５
のベース・エミッタ間電圧Ｖ＋を低い電圧が供給される
。したがって、トランジスタ１０９のエミッタ電圧Ｖｔ
＋ｔは、
Ｖｃ＋ｇ ＝ＶＦｌ（Ｉ ＫＨｚ
・ ・ ・ （３９）となる、これによ
り、抵抗１１０の抵抗値をＲＩ １゜とすると、ダーリ
ントン接続のトランジスタ１０８及び１０９を流れる電
流ｉ２ｓが
１ｔｓ＝ （ＶＦＩＯ−ＶＦＩｏ Ｋｉｔ） ／Ｒ＋ｔ
ｏ ・・（４０）として求められる。The voltage V 11 at the connection point between resistor 112 and resistor 113 is V
++=Vy+o(R++z +R++t)/(RIB
”R113+R,,,) ・・・(
37). Here, K1□”” (R+ 13 + R+ + O)/(R+
+z + R113+R+++), then Vll-VFI(I Kit...(38
). The base of the transistor 109 is connected to the transistor 115 by this voltage Vll (=VFlOKHz).
A low voltage is supplied to the base-emitter voltage V+. Therefore, the emitter voltage Vt of transistor 109
+t is Vc+g =VFl(I KHz
・ ・ ・ (39) As a result, if the resistance value of the resistor 110 is RI 1°, the current i2s flowing through the Darlington-connected transistors 108 and 109 is 1ts = (VFIO-VFIo Kit) /R+t
o...(40).
したがって、トランジスタ１０１を流れる電流ｉｚ＋は
、
ｉｚ＋＝ （ＶＣＣＶＦＩＯＫｉｔ−Ｖａｔ） ／Ｒ１
（１？＋ （ＶＦＩ６−ＶＦＩＯＫｉｔ） ／ ＲＩｌ
ｏ ・・（４１）となる。トランジスタ９５及び９６に
流れる電流１２□及び１０は、この電流ｉｒ＋に等しい
。Therefore, the current iz+ flowing through the transistor 101 is: iz+= (VCCVFIOKit-Vat)/R1
(1?+ (VFI6-VFIOKit) / RIl
o...(41). Currents 12□ and 10 flowing through transistors 95 and 96 are equal to this current ir+.
レベルシフト回路４の入力端子９１及び９２には、ＥＣ
Ｌ回路１の出力が供給される。ＥＣＬ回路１の入力信号
のハイレベルＶＨは、
ＶＨ＝Ｖｃｃ Ｖｌｌｇ
である。（ｉｚ＋＝ｉｚ□＝ｔｚ＊）であり、出力端子
９７及び９８の出力レベルＶｏｕｔｚ＋及びＶｏｕｔｚ
ｔは、（３１）式、 （３２）式で示すように求められ
るので、入力端子９１又は入力端子９２にＥＣＬ回路１
のハイレベルｖＨが供給された時の出力端子９７の出力
レベルＶｏｕｔｚ＋又は出力端子９８の出力レベルＶｏ
ｕｔ！□は、夫々、
Ｖｏｕｔｚｔ ＝ＶＣＣ−ｖ＋ｔ−（Ｖｃｃ ＶＦ
ＩＩＩ Ｋｌｌ Ｖａｔ） Ｒ９４／Ｒ＋＋ａ
（ＶＦＩＯ−ＶＦＩＯＫ ＋ ｇ） Ｒｑｓ／
Ｒ＋ ＋。 ・ ・ ・（４２）ＶｏｕＬＢ
−Ｖｃｃ−Ｖｌｇ−（Ｖｃｃ−ＶＦＩｏ Ｋｉｔ
Ｖａｔ） Ｒ９４／ ＲＩｏｙ （ＶＦＩ６
ＶＦＩＯＫｌりＲ９４／Ｒ＋＋ａ ・
・ ・（４３）となる。Input terminals 91 and 92 of the level shift circuit 4 include an EC
The output of L circuit 1 is supplied. The high level VH of the input signal of the ECL circuit 1 is VH=Vcc Vllg. (iz+=iz□=tz*), and the output levels of the output terminals 97 and 98 are Voutz+ and Voutz
Since t is obtained as shown in equations (31) and (32), the ECL circuit 1 is connected to input terminal 91 or input terminal 92.
The output level Voutz+ of the output terminal 97 or the output level Vo of the output terminal 98 when the high level vH is supplied
ut! □ are respectively Voutzt =VCC-v+t-(Vcc VF
III Kll Vat) R94/R++a
(VFIO-VFIOK + g) Rqs/
R+ +.・ ・ ・(42) VouLB
-Vcc-Vlg-(Vcc-VFIo Kit
Vat) R94/RIoy (VFI6
VFIOKl R94/R++a ・
・ ・(43)
（４２）式、 （４３）式において、
Ｒ９３−Ｒｑａ ＝ Ｒｒ。７ ・・・（４４
）とすると、
となる。（４５）式、 （４６）式から明らかなように
、出力レベルＶｏｕｔ□及びＶｏｕｔＢは、電源電圧Ｖ
ｃｃの項を含まず、また、温度特性の影響を受けるベー
ス・エミッタ間電圧ｖｌｌ！の項が含まれない。したが
って、電源電圧Ｖｃｃに依存せず、温度特性が極めて良
好である。In formulas (42) and (43), R93-Rqa = Rr. 7...(44
), then . As is clear from equations (45) and (46), the output levels Vout□ and VoutB are the power supply voltage V
The base-emitter voltage vll! does not include the term cc and is affected by temperature characteristics. This section is not included. Therefore, it does not depend on the power supply voltage Vcc and has extremely good temperature characteristics.
（４５）式、 （４６）式より、出力レベルは、直流電
圧ＶＦＩ。の（Ｋ＋＋ （Ｉ Ｋ１２） Ｒ９３／
Ｒ１１゜）倍の出力となる。ここで、抵抗１１０の抵
抗値ＲＩＩＯを十分大きくすると、
Ｖｏｕｔｚ＋ ＝ＶＦ１１１ Ｋ＋＋ ・・・
（４７）Ｖｏｕｔｚｚ ＝ＶＦＩＯＫ＋＋ ・
・・（４Ｂ）となる。抵抗１１０の抵抗値Ｒ＋＋ｏを有
限なある値に下げれば、出力レベルＶｏｕｔｇ＋及びＶ
ｏｕｔ、□は、■□。Ｋｌｌ以下にすることができる。From equations (45) and (46), the output level is the DC voltage VFI. (K++ (I K12) R93/
R11°) times the output. Here, if the resistance value RIIO of the resistor 110 is made sufficiently large, Voutz+ =VF111 K++...
(47) Voutzz =VFIOK++ ・
...(4B). If the resistance value R++o of the resistor 110 is lowered to a certain finite value, the output levels Voutg+ and V
out, □ is ■□. It can be lower than Kll.
この発明に依れば、信号源回路の電源電圧と対応する電
流が形成され、この電流と等しい電流が抵抗３３及び３
４に流される。入力端子３１及び３２には、電源電圧Ｖ
ｃｃの依存を受ける信号源回路の出力が供給される。抵
抗３３及び３４を流れる電流が信号源回路の電源電圧と
対応して変化するため、出力端子３７及び３８からの出
力は、電源電圧ＶＣＣの依存を受けず、殆ど変動しない
。According to this invention, a current corresponding to the power supply voltage of the signal source circuit is formed, and a current equal to this current is applied to the resistors 33 and 3.
4. The input terminals 31 and 32 are connected to the power supply voltage V
The output of the signal source circuit dependent on cc is supplied. Since the currents flowing through the resistors 33 and 34 change in accordance with the power supply voltage of the signal source circuit, the outputs from the output terminals 37 and 38 are not dependent on the power supply voltage VCC and hardly fluctuate.
このため、電源電圧Ｖｃｃに依存するディジタル回路の
出力を変動の殆ど生じない適当なレベルにレベルシフト
してアナログ系の回路に供給することができる。Therefore, the output of the digital circuit, which depends on the power supply voltage Vcc, can be level-shifted to an appropriate level with little fluctuation and then supplied to the analog circuit.
第１図はこの発明の一実施例のブロック図、第２図はダ
ーリントン回路の説明に用いる接続図、第３図はこの発
明の他の実施例の接続図、第４図はこの発明の更に他の
実施例の接続図、第５図はＥＣＬ回路の接続図である。
図面における主要な符号の説明
１：ＥＣＬ回路、 ２．３．４ニレベルシフト回路、
１９；電源端子、 ３１． ３２． ６１． ６２．９
１，９２：入力端子、 ３７．３８，６７゜６ｇ、９７
．９８：出力端子。Fig. 1 is a block diagram of one embodiment of this invention, Fig. 2 is a connection diagram used to explain the Darlington circuit, Fig. 3 is a connection diagram of another embodiment of this invention, and Fig. 4 is a further embodiment of this invention. A connection diagram of another embodiment, FIG. 5 is a connection diagram of an ECL circuit. Explanation of main symbols in the drawings 1: ECL circuit, 2.3.4 Two-level shift circuit,
19; power supply terminal, 31. 32. 61. 62.9
1,92: Input terminal, 37.38,67°6g, 97
．． 98: Output terminal.
Claims (1)
びトランジスタと基準電位間に接続されたカレントミラ
ーの入力側回路と、 上記入力側回路の出力信号が供給されるエミッタフォロ
ワトランジスタと上記トランジスタのエミッタと基準電
位点間に接続された抵抗及び上記カレントミラーの出力
側回路と を備え、上記抵抗及び上記カレントミラーの出力側回路
との間から出力を得るようにしたレベルシフト回路。[Claims] An input side circuit of a current mirror connected between a reference potential and a resistor and transistor that generate a current corresponding to the power supply voltage of a signal source circuit, and an emitter to which an output signal of the input side circuit is supplied. A level comprising a follower transistor, a resistor connected between the emitter of the transistor and a reference potential point, and an output side circuit of the current mirror, and an output is obtained from between the resistor and the output side circuit of the current mirror. shift circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61061470A JPH0799802B2 (en) | 1986-03-19 | 1986-03-19 | Level shift circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61061470A JPH0799802B2 (en) | 1986-03-19 | 1986-03-19 | Level shift circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62219704A true JPS62219704A (en) | 1987-09-28 |
| JPH0799802B2 JPH0799802B2 (en) | 1995-10-25 |
Family
ID=13171970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61061470A Expired - Lifetime JPH0799802B2 (en) | 1986-03-19 | 1986-03-19 | Level shift circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0799802B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02159108A (en) * | 1988-12-12 | 1990-06-19 | Nec Corp | Amplifier |
| US4973857A (en) * | 1988-04-29 | 1990-11-27 | U.S. Philips Corporation | Current divider circuit |
| JPH0316093A (en) * | 1989-06-13 | 1991-01-24 | Mitsubishi Electric Corp | Current mirror differential amplifier |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52106662A (en) * | 1976-03-05 | 1977-09-07 | Hitachi Ltd | Multi-stage difference amplifier |
| JPS5694810A (en) * | 1979-12-17 | 1981-07-31 | Bosch Gmbh Robert | Wide band arithmetic amplifier |
| JPS56132006A (en) * | 1980-03-21 | 1981-10-16 | Nec Corp | Differential amplifier |
| JPS594222A (en) * | 1982-06-29 | 1984-01-11 | Fujitsu Ltd | Level converting circuit |
-
1986
- 1986-03-19 JP JP61061470A patent/JPH0799802B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52106662A (en) * | 1976-03-05 | 1977-09-07 | Hitachi Ltd | Multi-stage difference amplifier |
| JPS5694810A (en) * | 1979-12-17 | 1981-07-31 | Bosch Gmbh Robert | Wide band arithmetic amplifier |
| JPS56132006A (en) * | 1980-03-21 | 1981-10-16 | Nec Corp | Differential amplifier |
| JPS594222A (en) * | 1982-06-29 | 1984-01-11 | Fujitsu Ltd | Level converting circuit |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4973857A (en) * | 1988-04-29 | 1990-11-27 | U.S. Philips Corporation | Current divider circuit |
| JPH02159108A (en) * | 1988-12-12 | 1990-06-19 | Nec Corp | Amplifier |
| JPH0316093A (en) * | 1989-06-13 | 1991-01-24 | Mitsubishi Electric Corp | Current mirror differential amplifier |
| JP2505046B2 (en) * | 1989-06-13 | 1996-06-05 | 三菱電機株式会社 | Current mirror differential amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0799802B2 (en) | 1995-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| JPS6266716A (en) | Converter circuit for differential input of cmos logic level | |
| JPS62219704A (en) | Level shift circuit | |
| SU1529410A1 (en) | Current follower | |
| JPS61293022A (en) | Ecl-ttl converting and outputting circuit | |
| KR20010074941A (en) | Electronic circuit | |
| JPS59205815A (en) | Integrated circuit for generating terminal voltage adjustable by digital signal | |
| JP2870323B2 (en) | Window comparator | |
| EP3562019B1 (en) | Inverter circuit arrangement | |
| US4596960A (en) | Current mirror circuit | |
| JPH06169225A (en) | Voltage current conversion circuit | |
| JPH04127602A (en) | Output circuit for operational amplifier | |
| JPH06140850A (en) | Potential divider circuit | |
| EP0750393A2 (en) | A high voltage operational amplifier output stage | |
| JPH10126171A (en) | Amplifier having low offset | |
| JPH0588566B2 (en) | ||
| JP2770455B2 (en) | Interface circuit | |
| JP3416225B2 (en) | Bias conversion circuit | |
| JPS62151012A (en) | Comparison circuit | |
| JPH0564486B2 (en) | ||
| JPH0514075A (en) | Differential amplifier circuit | |
| JPS5916311B2 (en) | comparison circuit | |
| JPS63275217A (en) | Hysteresis comparator | |
| JPH04310017A (en) | Switching circuit | |
| JPH04243320A (en) | High voltage system load drive circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |