JPH06140850A - Potential divider circuit - Google Patents
Potential divider circuitInfo
- Publication number
- JPH06140850A JPH06140850A JP28885392A JP28885392A JPH06140850A JP H06140850 A JPH06140850 A JP H06140850A JP 28885392 A JP28885392 A JP 28885392A JP 28885392 A JP28885392 A JP 28885392A JP H06140850 A JPH06140850 A JP H06140850A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- transistors
- voltage dividing
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はトランジスタを用いて構
成される分圧回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage dividing circuit composed of transistors.
【０００２】[0002]
【従来の技術】図３には、従来から使用されている分圧
回路の構成を示す。2. Description of the Related Art FIG. 3 shows the configuration of a voltage dividing circuit which has been conventionally used.
【０００３】この分圧回路において、同一特性のＮＰＮ
トランジスタ１，２のコレクタが共に定電圧源Ｖｃｃに
接続され、エミッタがそれぞれ定電流源３，４を介して
接地電位（ＧＮＤ）に接続される。また、前記ＮＰＮト
ランジスタ１，２のエミッタ間には、分圧抵抗５，６が
直列接続され、前記分圧抵抗５，６の接続点には分圧出
力Ｖｏが出力される分圧出力端子７が設けられている。In this voltage dividing circuit, the NPN having the same characteristics is used.
The collectors of the transistors 1 and 2 are both connected to the constant voltage source Vcc, and the emitters are connected to the ground potential (GND) via the constant current sources 3 and 4, respectively. Further, voltage dividing resistors 5 and 6 are connected in series between the emitters of the NPN transistors 1 and 2, and a voltage dividing output terminal 7 that outputs a voltage divided output Vo at a connection point of the voltage dividing resistors 5 and 6. Is provided.
【０００４】前記分圧出力は、前記トランジスタ１，２
の各ベースに入力された信号の電位差が、前記分圧出力
端子７から分圧抵抗５，６の抵抗比で分圧されて出力さ
れたものである。つまり、前記トランジスタ１，２の各
ベースに入力される信号をＶ1 ，Ｖ2 、分圧抵抗５，６
の抵抗値をＲ５，Ｒ６と仮定すると、分圧出力Ｖｏは次
式で示される。 Ｖｏ＝｛Ｒ6 （Ｖ1 −Ｖbe1 ）＋Ｒ5 （Ｖ2 −Ｖbe2 ）｝／（Ｒ5 ＋Ｒ6 ） ＝（Ｖ1 Ｒ6 ＋Ｖ2 Ｒ5 ）／（Ｒ5 ＋Ｒ6 ） −（Ｖbe1 Ｒ6 ＋Ｖbe2 Ｒ5 ）／（Ｒ5 ＋Ｒ6 ） ここで、Ｖbe1 は、トランジスタ１のベース・エミッタ
間電圧、Ｖbe2 は、トランジスタ１のベース・エミッタ
間電圧である。The voltage-divided output corresponds to the transistors 1 and 2.
The potential difference of the signal input to each base is divided by the resistance ratio of the voltage dividing resistors 5 and 6 and output from the voltage dividing output terminal 7. That is, the signals input to the bases of the transistors 1 and 2 are V 1 , V 2 , the voltage dividing resistors 5, 6
Assuming that the resistance values of R5 and R6 are R5 and R6, the divided voltage output Vo is expressed by the following equation. Vo = {R 6 (V 1 −Vbe 1 ) + R 5 (V 2 −Vbe 2 )} / (R 5 + R 6 ) = (V 1 R 6 + V 2 R 5 ) / (R 5 + R 6 ) − (Vbe 1 R 6 + Vbe 2 R 5 ) / (R 5 + R 6 ), where Vbe 1 is the base-emitter voltage of the transistor 1, and Vbe 2 is the base-emitter voltage of the transistor 1.
【０００５】[0005]
【発明が解決しようとする課題】しかし、前述した従来
の分圧回路には、下記のような問題点がある。However, the above-mentioned conventional voltage dividing circuit has the following problems.
【０００６】各トランジスタのベースに入力される信号
が、Ｖ1 ＞Ｖ2 であり、定電流源３と定電流源４との電
流値が等しく、Ｉ1＝Ｉ1 ´であるとき、前記トランジ
スタ１，２のエミッタ電位Ｖe1，Ｖe2はそれぞれ、 Ｖe1＝Ｖ1 −Ｖbe1 Ｖe2＝Ｖ2 −Ｖbe2 となり、従って、前記トランジスタ１，２のエミッタ間
電位差ΔＶは、 ΔＶ＝（Ｖ1 −Ｖ2 ）−（Ｖbe1 −Ｖbe2 ） となる。When the signal input to the base of each transistor is V 1 > V 2 , the current values of the constant current source 3 and the constant current source 4 are equal and I 1 = I 1 ′, the transistor is The emitter potentials V e1 and V e2 of 1 and 2 are respectively V e1 = V 1 -Vbe 1 V e2 = V 2 -Vbe 2 , and therefore the potential difference ΔV between the emitters of the transistors 1 and 2 is ΔV = (V 1 -V 2) - the (Vbe 1 -Vbe 2).
【０００７】前記トランジスタ１と前記トランジスタ２
のエミッタ間に電位差ΔＶが生じると、分圧抵抗５，６
には、δＩの電流が流れる。そのため、前記トランジス
タ１，２に流れる電流に差が生じ、その結果、トランジ
スタ１とトランジスタ２のベース・エミッタ間電圧Ｖbe
1 、Ｖbe2 にも差が生じる。 Ｖbe1 −Ｖbe2 ＝ＶT ln｛（Ｉ1 −δＩ）／（Ｉ1 ＋δＩ）｝≠０The transistor 1 and the transistor 2
When a potential difference ΔV occurs between the emitters of the
, A current of δI flows. Therefore, a difference occurs between the currents flowing through the transistors 1 and 2, and as a result, the base-emitter voltage Vbe of the transistors 1 and 2 is increased.
1 and Vbe 2 also differ. Vbe 1 -Vbe 2 = VT ln { (I 1 -δI) / (I 1 + δI)} ≠ 0
【０００８】よって、入力電位差（Ｖ1 −Ｖ2 ）が大き
くなり、δＩが増加すると、トランジスタ１とトランジ
スタ２に流れる電流の差が大きくなり、これに伴い、前
記トランジスタ１，２のベース・エミッタ間の電圧差が
大きくなる。そのため、分圧出力Ｖｏにおいて、ベース
・エミッタ間電圧を含む項が入力信号によって変化し、
直流電位に誤差が発生すると共に、交流信号を入力した
場合には、出力波形が歪むという問題があった。Therefore, when the input potential difference (V 1 -V 2 ) increases and δI increases, the difference between the currents flowing through the transistor 1 and the transistor 2 also increases, and accordingly the base-emitter of the transistors 1 and 2 increases. The voltage difference between them becomes large. Therefore, in the divided output Vo, the term including the base-emitter voltage changes depending on the input signal,
There is a problem that an error occurs in the DC potential and the output waveform is distorted when an AC signal is input.
【０００９】また、定電流源３，４の電流を大きくする
とトランジスタ１，２のベース・エミッタ間電圧の変化
が小さくなり、出力の誤差は、小さくなる。しかし、定
電流源３，４の電流値を大きくすると、消費電力が大き
くなってしまうという問題が起こる。Further, when the currents of the constant current sources 3 and 4 are increased, the change in the base-emitter voltage of the transistors 1 and 2 is reduced, and the output error is reduced. However, when the current value of the constant current sources 3 and 4 is increased, there is a problem that power consumption increases.
【００１０】そこで本発明は、消費電流の増加を抑え、
入力電位差の大きさに影響されずに、誤差および歪みの
ない分圧出力を得ることができる分圧回路を提供するこ
とを目的とする。Therefore, the present invention suppresses an increase in current consumption,
An object of the present invention is to provide a voltage dividing circuit that can obtain a divided voltage output without error and distortion without being affected by the magnitude of the input potential difference.
【００１１】[0011]
【課題を解決するための手段】本発明は上記目的を達成
するために、コレクタが第１の定電流源を介して、第１
の共通電位に接続され、エミッタが第２の定電流源を介
して第２の共通電位に接続される第１のトランジスタ
と、コレクタが第３の定電流源を介して、前記第１の共
通電位に接続され、エミッタが第４の定電流源を介して
前記第２の共通電位に接続される第２のトランジスタ
と、コレクタが前記第１の共通電位に接続され、ベース
が前記第１のトランジスタのコレクタに接続され、エミ
ッタが前記第１のトランジスタのエミッタに接続されて
いる第３のトランジスタと、コレクタが前記第１の共通
電位に接続され、ベースが前記第２のトランジスタのコ
レクタに接続され、エミッタが前記第２のトランジスタ
のエミッタに接続されている第４のトランジスタと、前
記第１のトランジスタのエミッタと前記第２のトランジ
スタのエミッタとの間に直列に接続される第１，第２の
分圧抵抗と、前記第１，第２のトランジスタの各ベース
にそれぞれ入力信号が印加され、前記第１，第２の分圧
抵抗の接続点から前記入力信号の電位差に基づく出力信
号が取出される分圧出力端子とで構成される分圧回路を
提供する。According to the present invention, in order to achieve the above object, the first collector is provided with a first constant current source.
A first transistor connected to a common potential of the first common source and an emitter connected to a second common potential via a second constant current source, and a collector connected to the first common current source via a third constant current source. A second transistor connected to the potential and having an emitter connected to the second common potential via a fourth constant current source; a collector connected to the first common potential and a base connected to the first common potential; A third transistor connected to the collector of the transistor and having an emitter connected to the emitter of the first transistor; a collector connected to the first common potential and a base connected to the collector of the second transistor A fourth transistor whose emitter is connected to the emitter of the second transistor, and between the emitter of the first transistor and the emitter of the second transistor. An input signal is applied to each of the first and second voltage dividing resistors connected in series and the bases of the first and second transistors, and the connection point of the first and second voltage dividing resistors leads to Provided is a voltage dividing circuit including a voltage dividing output terminal for taking out an output signal based on a potential difference between input signals.
【００１２】[0012]
【作用】以上のような構成の分圧回路は、入力トランジ
スタと別個に設けたトランジスタにより、分圧抵抗に流
れる電流が供給され、前記入力トランジスタには、常に
一定の電流が流れ、入力信号の差に基づく、分圧出力が
出力される。In the voltage dividing circuit having the above-described structure, the transistor provided separately from the input transistor supplies the current flowing through the voltage dividing resistor, and a constant current always flows through the input transistor, so that the input signal A partial pressure output based on the difference is output.
【００１３】[0013]
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１には、本発明による実施例としての分
圧回路の構成を示し、説明する。Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 1 shows and describes a configuration of a voltage dividing circuit as an embodiment according to the present invention.
【００１４】この分圧回路において、ＮＰＮトランジス
タ１１は、コレクタが定電流源１２を介して電源Ｖｃｃ
に接続され、そのエミッタが電流源１３を介して、接地
電位（ＧＮＤ）に接続される。さらに、コレクタが前記
電源Ｖｃｃに接続され、そのベースが前記トランジスタ
１１のコレクタに接続され、そのエミッタが該トランジ
スタ１１のエミッタに接続されるＮＰＮトランジスタ１
４が設けられる。In this voltage dividing circuit, the collector of the NPN transistor 11 is connected to the power source Vcc via the constant current source 12.
Is connected to the ground potential (GND) via the current source 13. Further, an NPN transistor 1 having a collector connected to the power supply Vcc, a base connected to the collector of the transistor 11, and an emitter connected to the emitter of the transistor 11.
4 are provided.
【００１５】同様に、ＮＰＮトランジスタ１５は、コレ
クタが定電流源１６を介して、電源Ｖｃｃに接続され、
そのエミッタが電流源１７を介して、接地電位（ＧＮ
Ｄ）に接続される。Similarly, the collector of the NPN transistor 15 is connected to the power source Vcc through the constant current source 16,
The emitter is connected to the ground potential (GN
D).
【００１６】そして、コレクタが前記電源Ｖｃｃに接続
され、そのベースが前記トランジスタ１５のコレクタに
接続され、そのエミッタが該トランジスタ１５のエミッ
タに接続されるＮＰＮトランジスタ１８が設けられる。
さらに前記トランジスタ１１のエミッタと前記トランジ
スタ１５のエミッタの間に、直列に接続される分圧抵抗
１９，２０が設けられている。An NPN transistor 18 having a collector connected to the power supply Vcc, a base connected to the collector of the transistor 15, and an emitter connected to the emitter of the transistor 15 is provided.
Further, voltage dividing resistors 19 and 20 connected in series are provided between the emitter of the transistor 11 and the emitter of the transistor 15.
【００１７】さらに、入力信号Ｖ1 ，Ｖ2 は、前記トラ
ンジスタ１１，１５の各ベースに設けられた入力端から
印加され、前記分圧抵抗１９，２０の接続点に設けた出
力端から出力信号が出力される。Further, the input signals V 1 and V 2 are applied from the input terminals provided at the bases of the transistors 11 and 15, and the output signals from the output terminals provided at the connection point of the voltage dividing resistors 19 and 20. Is output.
【００１８】また、前記ＮＰＮトランジスタ１１，１
４，１５，１８は、電流増幅率βの値が極めて大きく、
コレクタ電流に対するベース電流の大きさが無視できる
ほど小さいものとする。Further, the NPN transistors 11, 1
4, 15 and 18 have extremely large current amplification factor β,
It is assumed that the magnitude of the base current with respect to the collector current is so small that it can be ignored.
【００１９】このように構成された分圧回路において、
前記トランジスタ１１，１５の各ベースに入力される入
力信号をそれぞれＶ1 ，Ｖ2 （Ｖ1 ＞Ｖ2 ）とし、分圧
抵抗１９，２０の抵抗値をＲ19，Ｒ20とし、前記トラン
ジスタ１１，１５の各エミッタ電位Ｖbe11，Ｖbe15とす
れば、分圧出力Ｖｏは、次式で示される。 Ｖｏ＝｛（Ｖ1 −Ｖbe11）−（Ｖ2 −Ｖbe15）｝｛Ｒ20／（Ｒ19＋Ｒ20）｝ ＋（Ｖ2 −Ｖbe15） ＝（Ｖ1 Ｒ20＋Ｖ2 Ｒ19）／（Ｒ19＋Ｒ20） −（Ｖbe11Ｒ20＋Ｖbe15Ｒ19）／（Ｒ19＋Ｒ20） となる。In the voltage dividing circuit configured as described above,
The input signals input to the bases of the transistors 11 and 15 are V 1 and V 2 (V 1 > V 2 ), respectively, and the resistance values of the voltage dividing resistors 19 and 20 are R 19 and R 20 , respectively. , 15 for the respective emitter potentials Vbe 11 and Vbe 15 , the divided output Vo is given by the following equation. Vo = {(V 1 -Vbe 11 ) - (V 2 -Vbe 15)} {R 20 / (R 19 + R 20)} + (V 2 -Vbe 15) = (V 1 R 20 + V 2 R 19) / (R 19 + R 20 ) − (Vbe 11 R 20 + Vbe 15 R 19 ) / (R 19 + R 20 ).
【００２０】ここで、分圧抵抗１９，２０に流れる電流
をδＩとすると、このδＩは、前記トランジスタ１４，
１８によって供給されている。この時、前記トランジス
タ１４，１８に流れる電流Ｉ14、Ｉ18は、前記定電流源
１２，１６の電流をＩ1 ，Ｉ1 ´（Ｉ1 ＝Ｉ1 ´）と
し、前記定電流源１３，１７の電流をＩ2 ，Ｉ2 ´（Ｉ
2 ＝Ｉ2 ´）とすると（但し、Ｉ1 ＜Ｉ2 ）、 Ｉ14＝Ｉ2 −Ｉ1 ＋δＩ Ｉ18＝Ｉ2 −Ｉ1 −δＩWhen the current flowing through the voltage dividing resistors 19 and 20 is δI, this δI is
Powered by 18. At this time, the currents I 14 and I 18 flowing through the transistors 14 and 18 are the currents of the constant current sources 12 and 16 I 1 and I 1 ′ (I 1 = I 1 ′), The current of 17 is I 2 , I 2 ′ (I
2 = I 2 ′) (where I 1 <I 2 ), I 14 = I 2 −I 1 + δI I 18 = I 2 −I 1 −δI
【００２１】である。よって、前記トランジスタ１１，
１５に流れる電流Ｉ11，Ｉ15は、どのような信号が入力
されても、常に一定で等しくになる（Ｉ11＝Ｉ15＝
Ｉ1 ）。従って、前記トランジスタ１１，１５のベース
・エミッタ間電圧Ｖbe11，Ｖbe15も一定になり、どの様
な信号が入力しても変化しない。 Ｖbe11＝Ｖbe15＝一定 以上により、分圧出力Ｖｏは、 Ｖｏ＝（Ｖ1 Ｒ20＋Ｖ2 Ｒ19）／（Ｒ19＋Ｒ20）Ｖbe11 となり、入力信号Ｖ1 ，Ｖ2 のみによって決定される。[0021] Therefore, the transistor 11,
The currents I 11 and I 15 flowing through 15 are always constant and equal regardless of what signal is input (I 11 = I 15 =
I 1 ). Therefore, the base-emitter voltages Vbe 11 and Vbe 15 of the transistors 11 and 15 are also constant and do not change regardless of what signal is input. Vbe 11 = Vbe 15 = Constantly, the divided voltage output Vo becomes Vo = (V 1 R 20 + V 2 R 19 ) / (R 19 + R 20 ) Vbe 11 and is determined only by the input signals V 1 and V 2. It
【００２２】これにより、第１，第２入力信号（Ｖ1 ，
Ｖ2 ）の電位差が大きな場合でも、出力の直流電位に誤
差は、発生しない。また、交流信号を入力した場合であ
っても、出力波形は歪まない。As a result, the first and second input signals (V 1 ,
Even if the potential difference of V 2 ) is large, no error occurs in the DC potential of the output. Moreover, the output waveform is not distorted even when an AC signal is input.
【００２３】以上詳述したように本実施例の分圧回路
は、入力トランジスタ（トランジスタ１１，１５）と
は、別個に設けたトランジスタ（トランジタ１４，１
８）により、分圧抵抗に流れる電流が供給され、前記入
力トランジスタには、常に一定の電流が流れ、分圧出力
に誤差が生じなくなる。さらに、消費電流は、定電流源
１３，１７（第２，第４の定電流源）にのみ決定される
ため、消費電流の増加を抑制することができる。As described above in detail, in the voltage dividing circuit of this embodiment, the transistors (transistors 14, 1) provided separately from the input transistors (transistors 11, 15) are provided.
According to 8), the current flowing through the voltage dividing resistor is supplied, a constant current always flows through the input transistor, and no error occurs in the voltage dividing output. Furthermore, since the consumption current is determined only by the constant current sources 13 and 17 (second and fourth constant current sources), it is possible to suppress an increase in consumption current.
【００２４】本実施例では、ＮＰＮトランジスタを用い
たが、ＰＮＰトランジスタを用いて、同じ回路を構成す
ると、図２に示すような構成の分圧回路となる。このＰ
ＮＰトランジスタの分圧回路における駆動動作は、ＮＰ
Ｎトランジスタの分圧回路と同様である。ここで、図２
に示す構成部材で図１に示す構成部材と同等の部材には
同じ参照符号を付して説明を省略する。また本発明は、
前述した実施例に限定されるものではなく、他にも発明
の要旨を逸脱しない範囲で種々の変形や応用が可能であ
ることは勿論である。Although the NPN transistor is used in the present embodiment, if the same circuit is constructed by using the PNP transistor, a voltage dividing circuit having a configuration as shown in FIG. 2 is obtained. This P
The driving operation in the voltage dividing circuit of the NP transistor is NP
It is similar to the voltage dividing circuit of the N transistor. Here, FIG.
The same members as those shown in FIG. 1 are designated by the same reference numerals and the description thereof will be omitted. Further, the present invention is
It is needless to say that the present invention is not limited to the above-described embodiments, and that various modifications and applications can be made without departing from the scope of the invention.
【００２５】[0025]
【発明の効果】以上詳述したように本発明によれば、消
費電流の増加を抑え、入力電位差の大きさに影響されず
に、誤差および歪みのない分圧出力を得ることができる
分圧回路を提供することができる。As described in detail above, according to the present invention, it is possible to suppress an increase in current consumption and obtain a divided voltage output without error and distortion without being affected by the magnitude of the input potential difference. A circuit can be provided.
【図１】図１は、本発明による実施例としてのＮＰＮト
ランジスタを用いた分圧回路の構成例を示す図である。FIG. 1 is a diagram showing a configuration example of a voltage dividing circuit using an NPN transistor as an embodiment according to the present invention.
【図２】図２は、本発明による実施例としてのＰＮＰト
ランジスタを用いた分圧回路の構成例を示す図である。FIG. 2 is a diagram showing a configuration example of a voltage dividing circuit using a PNP transistor as an embodiment according to the present invention.
【図３】図３は、従来の分圧回路の構成を示す図であ
る。FIG. 3 is a diagram showing a configuration of a conventional voltage dividing circuit.
１，２，１１，１４，１５，１８…ＮＰＮトランジス
タ、５，６，１９，２０…分圧抵抗、７…出力端、３，
４，１２，１３，１６，１７…定電流源、２１，２２，
２３，２４…ＰＮＰトランジスタ。1, 2, 11, 14, 15, 18, ... NPN transistor, 5, 6, 19, 20, ... Voltage dividing resistor, 7 ... Output terminal, 3,
4, 12, 13, 16, 17 ... Constant current sources 21, 22, 22
23, 24 ... PNP transistors.
Claims (1)
１の共通電位に接続され、エミッタが第２の定電流源を
介して第２の共通電位に接続される第１のトランジスタ
と、 コレクタが第３の定電流源を介して、前記第１の共通電
位に接続され、エミッタが第４の定電流源を介して前記
第２の共通電位に接続される第２のトランジスタと、 コレクタが前記第１の共通電位に接続され、ベースが前
記第１のトランジスタのコレクタに接続され、エミッタ
が前記第１のトランジスタのエミッタに接続されている
第３のトランジスタと、 コレクタが前記第１の共通電位に接続され、ベースが前
記第２のトランジスタのコレクタに接続され、エミッタ
が前記第２のトランジスタのエミッタに接続されている
第４のトランジスタと、 前記第１のトランジスタのエミッタと前記第２のトラン
ジスタのエミッタとの間に直列に接続される第１，第２
の分圧抵抗と、 前記第１，第２のトランジスタの各ベースにそれぞれ入
力信号が印加され、前記第１，第２の分圧抵抗の接続点
から前記入力信号の電位差に基づく出力信号が取出され
る分圧出力端子と、 を具備することを特徴とする分圧回路。1. A first transistor having a collector connected to a first common potential via a first constant current source and an emitter connected to a second common potential via a second constant current source. A second transistor whose collector is connected to the first common potential via a third constant current source and whose emitter is connected to the second common potential via a fourth constant current source; A third transistor having a collector connected to the first common potential, a base connected to the collector of the first transistor, and an emitter connected to the emitter of the first transistor; A first transistor connected to a common potential of 1, a base connected to a collector of the second transistor, and an emitter connected to an emitter of the second transistor; The first is connected in series between the emitter of the capacitor and the emitter of the second transistor, the second
And an input signal is applied to each of the voltage dividing resistors and the bases of the first and second transistors, and an output signal based on the potential difference between the input signals is extracted from the connection point of the first and second voltage dividing resistors. A voltage dividing output terminal, and a voltage dividing circuit comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28885392A JPH06140850A (en) | 1992-10-27 | 1992-10-27 | Potential divider circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28885392A JPH06140850A (en) | 1992-10-27 | 1992-10-27 | Potential divider circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06140850A true JPH06140850A (en) | 1994-05-20 |
Family
ID=17735599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28885392A Withdrawn JPH06140850A (en) | 1992-10-27 | 1992-10-27 | Potential divider circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06140850A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7169340B2 (en) | 1999-04-06 | 2007-01-30 | Hawley Ronald C | Resin and fiber compounding process for molding operations |
-
1992
- 1992-10-27 JP JP28885392A patent/JPH06140850A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7169340B2 (en) | 1999-04-06 | 2007-01-30 | Hawley Ronald C | Resin and fiber compounding process for molding operations |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2730767B2 (en) | Voltage-to-current converter | |
| JPH0770935B2 (en) | Differential current amplifier circuit | |
| JPH0450765B2 (en) | ||
| JP2533201B2 (en) | AM detection circuit | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPH0247883B2 (en) | ||
| JPH06140850A (en) | Potential divider circuit | |
| US4573019A (en) | Current mirror circuit | |
| JP2513196B2 (en) | Differential amplifier circuit | |
| JPH0124645Y2 (en) | ||
| JP3221058B2 (en) | Rectifier circuit | |
| JPH0332096Y2 (en) | ||
| US4596960A (en) | Current mirror circuit | |
| JP4206553B2 (en) | Voltage / current conversion circuit | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JPH06120784A (en) | Window comparator | |
| JPH0799802B2 (en) | Level shift circuit | |
| JP3809716B2 (en) | Voltage-current conversion circuit | |
| JPH1174767A (en) | Comparator having hysteresis | |
| JPH07336161A (en) | Differential amplifier | |
| JPS6141161B2 (en) | ||
| JP2789926B2 (en) | Full-wave rectifier circuit | |
| JPS6133710Y2 (en) | ||
| JP3671519B2 (en) | Current supply circuit | |
| JPH04317580A (en) | Current sense amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |