JPS62216364A - ヘテロ接合バイポ−ラトランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 珪素（Ｓｉ）等の在来の半導体層でコレクタ層とベース
層を形成し、その」二に該半導体層より禁制帯幅（ギヤ
ツブ）の大きい（８９＝　２．２　ｅＶ）　　β−炭化
珪素（β−３ｉＣ、または３Ｃ−３ｉＣ）層を形成し、
この層をエミッタとしたワイドギャップエミッタのへテ
ロ接合バイポーラトランジスタ（ＨＢＴ）を提起し、高
速、高電力用素子として用いる。

〔産業上の利用分野〕

本発明は半導体性能指標の高いβ−３ｉＣをワイドギャ
ップエミッタとして用いたＨＢＴに関する。

次期高速バイポーラ大規模集積回路（ＶＬＳＩ）用素子
としてＩＩＢＴが検討されている。

１）８Ｔは通常のホモ接合バイポーラトランジスタに比
べ、エミッタを高濃度にドープしなくてもエミッタ注入
効率を十分大きくできる。

通常のＨＢＴは混晶半導体を用い、各層の混晶比を変え
ることにより、ギャップを制御して形成しているが、在
来の珪素（Ｓｉ）素子のエミッタをワイドギャップの物
質で形成したワイドギャップエミッタトランジスタがあ
る。

ワイドギャップエミッタの主な利点は、エミッタ注入効
率を」二げ、ベース抵抗を下げることができることであ
る。

〔従来の技術と発明が解決しようとする問題点〕従来の
ワイトギャソプエミノタの物質として、例えばアルミニ
ウムガリウム砒素（八ＩＧａＡｓ）、ガリウム砒素（Ｇ
ａＡｓ）等を用いた。

この場合の問題点は、ワイドギヤツブエミッタ物質の最
高使用温度が３１より低（、従って大電力用トランジス
タには適さなかった。

〔問題点を解決するだめの手段〕

上記問題点の解決は、一導電型半導体層（１）上に、他
導電型半導体層（２）、一導電型β−炭化珪素層（３）
を順次成長してなり、一導電型半導体層（１）をコレク
タ領域、他導電型半導体層（２）をベース領域、一導電
型β−炭化珪素層（３）をエミッタ領域とする本発明に
よるＩＩＢＴにより達成される。

〔作用〕

本発明はワイトギャソプエミソタ層としてβ−５ｉＣを
用い、素子特性を改善する。

ＳｉＣは六方晶系等のα−３ｉＣと、立方晶系のβ−Ｓ
ｉＣと力くあるが、ｌノイｉ゛ギャップ上ミッタ層形成
にはＳｉと同一品系のβ−５ｉＣを用いる。

ＳｉＣの結晶成長は、一般に高温成長を必要とし困難で
あるが、本発明者により単結晶ＳｉＣをｌ０ｆ）０°Ｃ
程度で、約２００Ｐａの減圧下で気相成長する技術を開
発した。

また、本発明者により単結晶ＳｉＣのボール（Ｉｌａｌ
ｌ）易動度はＳｉと同程度、あるいはそれ以」二の値を
もち、また、ＳｉＣ／Ｓｉヘテロ接合の整流比が大きく
、拡散電流は主として接合を流れることを実験的に確か
めた。

これらの結果より、単結晶β−５ｉＣエミツタバイポー
ラトランジスタは高いエミッタ効率をもぢ、換言すれば
低ベース抵抗をもら、ν１、Ｓｉ用の高速バイポーラト
ランジスタとして適していることが分かった。

第５図はＳｉＣワイドエミッタハイポーラトランジスタ
のエネルギハンド構造図である。

図において、Ｅｃ、ＥＶ、ＥＦはそれぞれ伝導帯の下端
、価電子帯の上端、フェルミ準位を示し、黒丸で示され
る電子と白丸で示される正孔の流れを矢印で表す。

エミッタ領域がワイドギャップであるため生ずる障壁に
より、正孔のエミッタへの注入が起こり難い様子を模式
的に矢印で示している。

その結果、−・−スミ流を低下さ−Ｕ“、エミッタの注
入効率が増加する。

つぎに、参考のためにβ−３ｉＣの電気的緒特性を、Ｓ
ｉ１ガリウム砒素（ＧａＡｓ）と比較してつぎに示す。

いま、 飽和電子速度：　νｓ　（ｃｍ　ｓ−’）破壊電界強度
：ＥＣ（シｃｍ−’） 誘電率 熱伝導率　　：λ　（’Ｗｃｍ−’°Ｃ−１）ジョンソ
ン指標（高周波大電力指標） ：　　ＺＪ　（Ｖ”　ｓ−”） キース指標（小型化指標） ：　　ＺＫ（Ｗ　ｓ−’°Ｃ−１） （ここに、ジョンソン指標ＺＪ　、キース指標Ｚうは半
導体性能指標で、上記の元を有する）とすると、つぎの
ようになる。

特性　　　　Ｓｉ　　　　ＧａＡｓ　　　β−５ｉｌ：
ｌＸｌＯ７２ＸｉＯ７２ＸｌＯ’ Ｅｃ　　　　　２Ｘ］０’　　　３ＸＩＯ５５Ｘ］０６
ε　　　　　１２　　　　１）　　　　９．７λ　　　
　　１．５　　　　０．５　　　５．ＯＺＪ　　　　３
．２Ｘ１０”　　１．９Ｘ１０”８．０ＸＩＯ”ＺＫ６
．７Ｘ１０’　　３．２Ｘ１０７３．１Ｘ１０”」１表
に示されるように、β−５ｉＣはＳｉ　、　ＧａＡｓよ
り、ｚｌ、Ｚ、ともに１〜３桁優れていることが分かる
。

〔実施例〕 第１図は本発明の一実施例によるβ−３ｉＣワイドギヤ
ソブエミソタバイボーラトランジスタの構造を示す断面
図である。

図はｎｐｎ）ランジスタの例をを示す。

図において、４はｎ型珪素（ｎ−５ｉ）基板で、ここに
深さ　１μｍのｎ゛型コレクタコンタクト領域５をイオ
ン注入により形成する。

イオン注入条件は、砒素イオン（Ａｓ”）を用い、エネ
ルギ１２０ＫｅＶ、　　ｌｊ−ズ量１０１７ｃｍ−２で
ある。

この上に、一導電型半導体層として厚さ１μｍ、抵抗率
１Ωｃｍのｎ−５ｉ層ｌを成長する（コレクタ領域）。

ｎＳｉ層】の表面に、他導電型半導体層としてイオン注
入により厚さ１０００人のｎ型珪素（ｐ−３ｉ）層２を
形成する（ベース領域）。

イオン注入条件は、硼素イオン（Ｂ゛）を用い１．１ネ
ルギ４０　ＫｅＶ、　　ｌ−ズ量１０１３ｃｍ−２であ
る。

つぎに、ｐ−Ｓｉ層２の」二に厚さ４０００人の二酸化
珪素（ＳｉＯｚ）層６を被着し、エミツタ窓７を開口す
る。

つぎに１．減圧化学気相成長（ＬＰＧＶＤ）法により、
基板全面に厚さ２０００人のβ−３ｉＣ層を成長し、イ
オン注入により、β−３ｉＣ層にｌ・−プしてｎ型にす
る。

つぎに、通常のりソグラフイによりパターニングしてエ
ミツタ窓７を覆って一導電型β　ＳｉＣ層としてｎ型β
−３ｉＣ層３を形成する（１ミツタ領域）・ β−３ｉＣのＣＶＤ条件は、ソースガスとして三塩化シ
ラン（ＳｉＨＣｈ）とプロパン（Ｃｓ　Ｈｅ　）、キャ
リアガスとして水素（１）□）を用い、これらを２００
Ｐδに減圧し、１０００℃で熱分解して行う。

イオン注入条件は、Ａｓ’を用い、エネルギ１２０Ｋｅ
Ｖ　、　　ドーズ量Ｉ　Ｑ　１６　ｃ　ｍ　−２である
。

最後に、エミッタコンタク１一層として、多結晶珪素（
ポリＳｉ）　Ｎをβ−３ｉＣ層３を覆って成長し、パタ
ーニングしてポリＳｉ層８を形成する。

つぎに、本発明人によるβ−５ｉＣの特性の測定結果を
第２〜４図に示す。

以下に記載のアニールはいずれもドライ窒素中で３０分
行う。

第２図はドーズ量をパラメータとしてβ−５ｉＣの抵抗
率とアニール温度の関係図である。

同一ドーズ量に対してアニール温度が高いほど抵抗率は
減少し、結晶性は悪くなる。

第３図はアニール温度をパラメータとしてβ−５ｉＣの
ホール易動度とキャリア濃度の関係図である。

アニール温度が１０００℃において、キャリア濃度が１
０１７ｃｍ−３で、ボール易動度は約４５０　ｃｍ２Ｖ
−’ｓ−’と高い値が得られた。

図中、破線でＳｉ単結晶の場合を示す。

第４図はＡｓのドーズ量をパラメータとしてβ−５ｉＣ
のホール易動度とアニール温度の関係図である。

同一ドーズ量に対してアニール温度が高いほどボール易
動度は減少し、結晶性は悪くなる。

以上第２〜４図に示される特性のβ−５ｉＣが得られた
ことにより、これをワイドギャップエミッタとして用い
たバイポーラトランジスタはつぎのような特徴をもつ。

（１）ワイドギャップエミッタの作用により、へ−スミ
流を低下さ・ｌることが可能。

（高入力抵抗のトランジスタが得られる）（１−１）従
って、トランジスタのファンイン、ファンアウトを大き
くできる。

（１−２）また、ベース電流の低下によりアルミニウム
（ＡＩ）配線中を流れる電流密度を低減できる。

従って、Ａ１層を薄くでき、基板表面の段差が小さくな
るため、層間絶縁層に対する要求が緩和され、高集積化
に適する。

（１−３）ベース電極数、形状の制限が緩和される。

（２）エミツタ層のβ−５ｉＣは、ベース層上に低温Ｃ
ＶＤ法で成長され、かつワイドギヤツブエミッタである
ため比較的低濃度で形成できるため、ベース層を薄く形
成でき、その分だけトランジスタ作用にあずかるベース
内に注入された小数キャリア（第１図の例では電子）の
輸送効率が改善できる。

〔発明の効果〕

以上詳細に説明したようにβ−５ｉＣは、（１）　　β
−５ｉＣのキャリアの易動度はＳｉと同程度、またはそ
れ以上の値をもつ。

（２）　　β−３ｉＣ／Ｓｉ接合の整流比は大きく、リ
ーク電流が小さい。

という性質を有し、ワイドギャップエミッタとして実用
上十分使用できることが分かった。

さらに、本発明のワイトギャソプエミソタバイボーラト
ランジスタは、β−３ｉＣの最高使用温度が約５００℃
と高いため、トランジスタの使用温度はＳｉのそれによ
ってきまり、従来のワイドギャップエミッタハイポーラ
トランジスタに比し、高電力用として適している。

【図面の簡単な説明】

第１図は本発明の一実施例によるβ−５ｉＣワイドギャ
ソプエミソタハイボーラトランジスタの構造を示す断面
図、 第２図はドーズ量をパラメータとしてβ−５ｉＣの抵抗
率とアニール温度の関係図、 第３図はアニール温度をパラメータとしてβ−３ｉＣの
ホール（ｌｌａｌｌ）易動度とキャリア濃度の関係図・ 第４図はＡｓのドーズ量をパラメータとしてβ−ＳｉＣ
のホール易動度とアニール温度の関係図、第５図はＳｉ
Ｃワイドギャソプエミノタバイボーラトランジスタのエ
ネルギバンド構造図である。 図において、 ■は一導電型半導体層でｎ−Ｓｉ層 （コレクタ領域）、 ２は他導電型半導体層でｐ−Ｓｉ層 （ベース領域）、 ３は一導電型β−３ｉＣ層でｎ型β−ＳｉＣ層（エミッ
タ領域）、 ４はｎ−５ｉ基板、 ５はｎ１型コレクタコンタクト領域、 ６はＳｉ０２層、 ７はエミツタ窓、 ８ばポリＳｉ層 μ」 奪

Claims (1)

【特許請求の範囲】
1. 一導電型半導体層（１）上に、他導電型半導体層（２）
   、一導電型β−炭化珪素層（３）を順次成長してなり、
   一導電型半導体層（１）をコレクタ領域、他導電型半導
   体層（２）をベース領域、一導電型β−炭化珪素層（３
   ）をエミッタ領域とすることを特徴とするヘテロ接合バ
   イポーラトランジスタ。