JPS62188373A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 薄膜トランジスタ（ＴＰＴ）として絶縁体−Ｌに成長さ
れたβ−炭化珪素（β−５ｉＣ）層に電界効果１−ラン
ジスタ（ＦＥＴ）等を形成し、従来のＴＰＴよりキャリ
ア易動度の大きい、リーク電流の少ない、最高使用温度
の高いデバイスを得る。

〔産業上の利用分野〕

本発明は半専体性能指標の高いβ−３ｉＣのＶＪ膜トラ
ンジスタに関する。

従来のＴＰＴは絶縁体上に成長された多結晶珪素（ポリ
Ｓｔ）層、または非晶質珪素（アモルファスＳｉ、　ａ
−５ｔ）層に形成され、通常の単結晶の珪素（Ｓｉ）の
ＦＥＴに比し、その性能は劣っていた。

ＴＰＴは例えば、液晶表示の７トリソクスの駆動用デバ
イスとして用いられている。

液晶表示のマトリックスは絶縁基板上に形成されるため
、その駆動用に、マトリックスと同様に絶縁基板上に形
成されるＴＰＴが用いられる場合が極めて多い。

この場合、液晶は高抵抗負荷のため駆動能力は小さくて
よく、また高速動作も不要のため、高性能のＴＰＴは要
求されなかった。

しかしながら、近年、用途の多用化、高度化にともない
、ＴＰＴの高性能化が要望されるようになってきた。

〔従来の技術と発明が解決しようとする問題点〕前記の
ように、従来のＴＰＴはポリＳｉ層、またはａ−３ｉ層
が用いられているが、これらの材料を用いた場合の問題
点は、つきのよってある。

（１）　　ギヤリアの易動度が小さい。

（２）ポリＳｔのグレインの界面準位が多いため、単結
晶Ｓｔの場合より、リーク電流が極端に大きい。

ａ−３ｉの場合はさらに大きい。

（３）最高使用温度が約２００°Ｃと低い。

〔問題点を解決するための手段〕

−に記問題点の解決は、絶縁体上に成長されたβ−炭化
珪素層に形成してなる本発明による薄膜トランジスタに
より達成される。

とくに、前記絶縁体に窒化珪素を用いると、成長核の生
成によりβ−炭化珪素の成長が容易である。

〔作用〕

本発明は素子（トランジスタ等）形成層としてβ−５ｉ
Ｃを用い、素子特性を散着する。

ＳｉＣは六方晶系のα−５ｉＣと、立方晶系のβ−５ｉ
Ｃとがあるが、素子形成にはＳｉと同一品系のβ−３ｉ
Ｃを用いる。

ＳｉＣの結晶成長は、高温成長を必要とし回道１である
か、本発明人により多結晶ＳｉＣを１０００℃程度で気
相成長する技術を開発した。

ＳｉＣは単結晶化が困難であるが、　ＴＰＴに多結晶β
−３ｉＣを用いても、次表に示されるように、電気的特
性は従来のポリＳｉ、またはａＳｌより優れている。

電子の易動度　リーク電流 （ｃｍ２シー’ｓ−’）　　　　（八　ｃｍ−２）多結
晶β−３ｉＣ１０〜５００　　　　＜　１０−’ポリ５
ｉＸａ−３ｉ　　　　　Ｏ，１〜１０　　１０−’　　
〜１０゜単結晶Ｓｉ　　　　　　〜１５００　　　１０
−”〜ＩＱ−１１このように、多結晶の場合でもβ−３
ｉＣの易動度が高いのは、成長温度がポリＳｉ、　ａ−
５ｔより高いため、グレイン界面の不純物が減少するた
めと考えられる。

つぎに、参Ｊシのためにβ−５ｉＣの電気的諸特性を、
Ｓｉ１ガリウム砒素（ＧａＡｓ）と比較してつぎに示す
。

いま、 飽和電子速度：　　ＶＳ（ｃｍ　ｓ−’）破壊電界強度
：　　１４ｃ（Ｖ　ｃｍ−’）誘電率　　　：ε 熱伝導率　　：λ　（ＩＡ　ｃｍ−”Ｃ−’）ジョンソ
ン指標（高周波大電力指標） ：　　Ｚ、＋　（Ｖ２ｓ−”） キース指標（小型化指標） ：　　ＺＫ　（１＋ｌ　ｓ−’℃−′）（ここに、ジョ
ンソン指標Ｚ１、キース指標ＺＫは半導体性能指標で、
上記の元を有する）とすると、つぎのようになる。

特性　　　　Ｓｉ　　　　ＧａＡｓ　　　β−５ｉＣＩ
ＸＩＯ’　　　　２Ｘ１０’　　　　２ｘｌＯ’Ｅｃ　
　　　　　２ｘｌＯ５３Ｘ１０’　　　　５ＸＩＯ６８
１２１１９，７ λ　　　　　　　　１．５　　　　　　０．５　　　　
　５．０ＺＪ　　　　　３．２Ｘ１０”’　　１．９×
ｉｏ”８．０Ｘ１０２６ＺＫ　　　　　６．７Ｘ１０’
　　　３．２Ｘ１０’　　３．ｌＸ１０Ｒ上表に示され
るように、β−３ｉＣはＳｉ　、　ＧａＡｓより、Ｚ４
、Ｚｘともに１〜３桁優れていることが分かる。

〔実施例〕

第１図は本発明によるβ−５ｉＣのＴＰＴの構造を示す
断面図である。

図の左はｎチャネルトランジスタ、右はｐチャネルトラ
ンジスタを示す。

図において、■はＳｉ基板で、この上に厚さ１１００ｎ
の二酸化珪素（Ｓｉ（ｈ）層２、厚さ１１００ｎの窒化
珪素（Ｓｉ：＋Ｎａ）層３を順次成長する。

つぎに、化学気相成長（ＣＶＤ）法により、恭仮全面に
厚さ２００ｎｍのβ−３ｉＣ層を成長し、通常のりソグ
ラフイによりバターニングして、トランジスタ形成領域
を画定するβ−５ｉＣ層４八、４Ｂを形成する。

β−３ｉＣのＣＶＩ］条件は、ソースガスとして三塩化
シラン（ＳｉＨ（：ｈ）とプロパン＜ｃ３１１１１）、
キャリアガスとして水素（Ｈ２）を用い、これらを２０
０Ｐａに減圧し、１０００℃で熱分解して行う。

つぎに、イオン注入により、β−３ｉＣ層４八、４Ｂに
ドーピングして、 ｎチャネルトランジスタに対しては、ｐ型のチャネル形
成領域４ＡＣを形成する。

ｐチャネルトランジスタに対しては、ｎ型のチャネル形
成領域４８Ｃを形成する。

つぎに、ｎ、ｐチャネルトランジスタに対してそれぞれ
ゲート絶縁層５八、５Ｂを介して、ポリＳｉよりなるゲ
ート電極６Ａ、６Ｂを形成する。

つぎに、ケート電極６＾、６Ｂをマスクにしたイオン注
入により、β−５ｉＣ層４＾、４Ｂにドーピングして、 ｎチャネルトランジスタに対しては、ｎ＋型のソース、
ドレイン領域４八Ｓ、４八りを形成する。

ｐチャネルトランジスタに文１１シては、ｐ′型のソー
ス、ドレイン領域４ＢＳ　、４ＢＤを形成する。

イオン注入の条件は、つきのとおりである。

領域　　ドース量　　エネルギ　　イオン（ｃｍ−２）
　　　（ｋｅＶ） ｎ　“　　：　　　　　２ｘｌＯ１６１２０八Ｓ゛ｎ　
　　　：　　　　　４Ｘ１０”　　　　　　１２０　　
　　　　　　　　　八Ｓ゛ｐ″″　：　　　２Ｘ１０１
６４０　　　　　　Ｂ”ｐ　　：　　　４ｘ１０１３４
０　　　　　　Ｂ゛つぎに、ｎチャネルトランジスタに
対しては、ニッケル（Ｎｉ）層でオーミック電極、すな
わちソース、ドレイン電極７Ｓ、７Ｄを形成する。

ｐチャネルトランジスタ ウム（ＡＩ）層でオーミック電極、すなわちソース、ド
レイン電極８Ｓ、８Ｄを形成する。

以上により、β−ＳｉＣのＴＰＴが形成される。

基板に、ＳｔＪｔ　／　ｓｉｏｚ／ｓ＋構造を用いたの
は、Ｓｉ．Ｎ４上には前記のようにＳｉＣの成長核が生
成しやすいためである。

また、硬いＳｉ３Ｎ４に対し、ＳｉＯ□を挟んでストレ
スを緩和した。

以下に、本発明人によるβ−ＳｉＣの特性の測定結果を
第２〜４図に示す。

以下に記載のアニールはいずれもドライ窒素中で３０分
行う。

第２図はドーズ量をパラメータとして多結晶β−ＳｉＣ
の抵抗率とアニール温度の関係図である。

同一ドーズ量に対してアニール温度が高いほど抵抗率は
減少し、結晶性は悪くなる。

第３図はアニール温度をパラメータとして多結晶β−Ｓ
ｉＣのホール（ｌｌａｌｌ）易動度とキャリア濃度の関
係図である。

アニール温度が１０００°Ｃにおいて、キャリア濃度が
１０１７ｃｍ−１で、ホール易動度は約４５０　ｃｍ２
Ｖ−’ｓ−’と高い値が得られた。

図中、点線でＳｉ単結晶の場合を示す。

第４図はＡｓのドーズ量をパラメータとして多紀ｉ晶β
−ＳｉＣのボール易動度とアニール温度の関係図である
。

同一ドース量に対してアニール温度が高いほどホール易
動度は減少し、結晶性は悪くなる。

つぎに、素子形成に必要なエツチングの選択性と、β−
ＳｉＣの成長装置について第５図と第６図で説明する。

第５図はβ−ＳｉＣと八１に対するエツチングレートと
圧力との関係図である。

この場合のエツチングは、エツチングガスとして三弗化
窒素（ＮＦ３）を用い、周波数１３．５６ＭＩｌｚの電
力を２００Ｗ加えて行った。

図より分かるように、減圧すると選択比が大きくとれる
。

この、選択性を利用して八１をマスクとしてβ−ＳｉＣ
のエツチングができる。

第６図（１）、（２）はそれぞれβ−ＳｉＣの成長装置
のブロック図と、成長室内の側断面図である。

第６図（１）において、６１は成長室、６２ば５ｉｌｌ
Ｃｈバブリング装置、６３はＣ３Ｉ＋　８容器、６４は
１１□導入Ｉ］、６５ハ８ＫＩＩｚの発振器、６６ばワ
ークコ・イル、〔；７はメカニカルブースタポンプ、６
８はロータリポンプである。

第６図（２）において、成長室６１内に、ガス流と垂直
に複数のＳｉＣ被覆のグラファイト製のザセブタ６９が
並置され、ザセプタ６９に設けられた溝（とくに図示せ
ず）に基板７０が保持される。

実施例においては、ＴＰＴ単体の構成について説明した
が、ＴＰＴを含む半導体装置についても発明の要旨は変
わらない。

〔発明の効果〕

以上詳細に説明したように本発明によるβ−３ｉＣのＴ
ＰＴは、従来のポリＳｉ、またはａ−３ｔのＴＰＴより
、 （１）　　キャリアの易動度が大きい。

（２）　　リーク電流が小さい。

（３）最高使用温度が約５００°Ｃと高い。

この結果、さらに従来の３１、またはＧａ／Ｉｓよりも
半導体性能指標の高いデバイスが得られるようになった
。

【図面の簡単な説明】

第１図は本発明によるβ−ＳｉＣのＴＰＴの構造を示す
断面図、 第２図はドーズ量をパラメータとして多結晶β−５ｉＣ
の抵抗率とアニール温度の関係図、第３図はアニール温
度をパラメータとして多結晶β−５ｉＣのホール（ｌｌ
ａｌｌ）易動度とキャリア濃度の関係図、 第４図はへＳのドーズ量をパラメータとして多結晶β−
５ｉＣのボール易動度とアニール温度の関係図、 第５図はβ−３ｉＣとＡＩに対するエツチングレートと
圧力との関係図、 第６図（１）、（２）はそれぞれβ−３ｉＣの成長装置
のブロック図と、成長室内の側断面図である。 図において、 １はＳｉ基板、 ２は５ｔ（ｈ層、 ３はＳｉ３Ｎ４層、 ４Ａ、　４Ｂはβ−３ｉＣ層、 ５八、５Ｂはゲート客色縁層、 ６＾、６Ｂはゲート電極、 ４＾Ｃ４ＢＣはチャネル形成領域、 ４八Ｓ　　、　　４ＡＤ　　、　　４ＢＳ　　、　　４
ＢＤ　　はソース、ドレイン領域、 ７Ｓ、　７Ｄ、　８Ｓ、　８Ｄはソース、ドレイン電極
７二−／ｌ／望し虻（・Ｃ）

Claims (2)

【特許請求の範囲】
1. （１）絶縁体上に成長されたβ−炭化珪素層に形成して
   なることを特徴とする薄膜トランジスタ。
2. （２）前記絶縁体が窒化珪素であることを特徴とする特
   許請求の範囲第１項記載の薄膜トランジスタ。