JPS62212745A - Data processor having buffer memory - Google Patents
Data processor having buffer memoryInfo
- Publication number
- JPS62212745A JPS62212745A JP61054701A JP5470186A JPS62212745A JP S62212745 A JPS62212745 A JP S62212745A JP 61054701 A JP61054701 A JP 61054701A JP 5470186 A JP5470186 A JP 5470186A JP S62212745 A JPS62212745 A JP S62212745A
- Authority
- JP
- Japan
- Prior art keywords
- data
- main memory
- stored
- store
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバッファ記憶を有するデータ処理装置に関する
ものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a data processing device having buffer storage.
バッファ記憶のアクセスm位内の一部分のみに対するス
トア動作を実現する場合、以下に述べる理由により、ス
トアすべきデータと、バッファ記憶からのリードデータ
とをマージすることが必要となる場合がある。When implementing a store operation for only a portion of the m accesses of the buffer memory, it may be necessary to merge the data to be stored and the read data from the buffer memory for the reasons described below.
まず第1の理由は、特公告昭54−11220号公報に
示されている様にストアすべきデータとバッファ記憶か
らのリードデータをマージし、該マージデータを主記憶
へ送出することにより、処理装置から記憶部に対しては
、アクセス単位内の全部分に対するストア要求を行なわ
せしめたいためである。これにより、主記憶部が、主記
憶から一旦データをリードして、リードしたデータと処
理装置が送出したデータとをマージしたデータを主記憶
へ書込む必要がなくなる。よって主記憶部のスループッ
ト(単位時間内にアクセス可能なデータ量)を向上させ
得る。The first reason is that, as shown in Japanese Patent Publication No. 54-11220, data to be stored and read data from buffer storage are merged, and the merged data is sent to the main memory. This is because the device wants to make a store request to the storage unit for all parts within an access unit. This eliminates the need for the main memory section to once read data from the main memory and then write the merged data of the read data and the data sent by the processing device to the main memory. Therefore, the throughput (amount of data that can be accessed within a unit time) of the main memory can be improved.
第2の理由は、処理装置の信頼性を高めるためにバッフ
ァ記憶にハミングコードビットを付加している場合に、
バッファ記憶からのリードデータと、ストアすべきデー
タとを用いてハミングコ−ドを生成するためである。The second reason is that when Hamming code bits are added to buffer storage to increase the reliability of the processing unit,
This is to generate a Hamming code using read data from the buffer storage and data to be stored.
以上に示した様な、ストアすべきデータとバッファ記憶
からのリードデータとのマージを行なう場合、従来は、
一般に該マージ動作は一旦バッファ記憶からデータをリ
ードし、次に該リードデータとストアすべきデータとを
マージした後あらためて、バッファ記憶及び主記憶に対
してストア動作を行なうことにより実現されている。Conventionally, when merging data to be stored and read data from buffer storage as shown above,
Generally, the merging operation is accomplished by first reading data from a buffer storage, then merging the read data with the data to be stored, and then performing a store operation on the buffer storage and main storage.
上記方法はバッファ記憶からのデータのリードのために
、余分な時間を必要とし、結局は処理装置の平均命令処
理時間を大にしてしまうという点で不利である。The above method is disadvantageous in that it requires extra time to read the data from the buffer storage, ultimately increasing the average instruction processing time of the processing unit.
本発明の目的は高速にストア動作を実現するデータ処理
装置を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a data processing device that can perform a store operation at high speed.
本発明はバッファ記憶のアクセス単位内の一部分のみに
対するストアを行なう場合に、ストアを行すう一部分に
ついては命令演算処理部がデータバス上にデータを出力
すると共に、データバスの残りの部分に対してはバッフ
ァ記憶がデータを出力することによりストアを行う。In the present invention, when storing only a portion of the access unit of buffer storage, the instruction processing unit outputs data on the data bus for the portion to be stored, and outputs data to the remaining portion of the data bus. stores by outputting data from the buffer memory.
本発明はバッファ記憶へのストアデータはデータバス上
でマージされるので、バッファ記憶のアクセス単位の一
部分に対するストア動作が高速化される。In the present invention, store data to the buffer memory is merged on the data bus, so that the store operation for a portion of the access unit of the buffer memory is accelerated.
以下本発明の一実施例を図に従い説明する。出図の例で
はバッファ記憶のアクセス単位及びデータバス幅は4バ
イトである。An embodiment of the present invention will be described below with reference to the drawings. In the illustrated example, the access unit for buffer storage and the data bus width are 4 bytes.
第1図のタイムチャートに示すように、例えばバッファ
記憶のバイトO及びバイト2に相当する部分(第1図の
2−1.2−3)にストアを行なう場合、命令演算処理
部1内の制御部12の出力である命令演算処理部データ
出力制御線9−1〜9−4の内バイト0.2に相当する
線9−1.9−3が′1′となる。命令演算処理部1内
のバッファストアレヅスタ7−1,7−3に設定された
ストアデータすなわちバイト0.2に相当する部分が、
上記制御線9−1.9−3によりドライバ8−1.8−
3を介してバイト0.3データバス4−1.4−3に出
力される。10−1〜10−4はバッファ記憶出力制御
線であり、上記線9−1〜9−4の反転信号である。第
2図の例では線10−2.10−4が11′となり、バ
ッファ記憶3のバイト3−2.3−4からのリードデー
タはデータバス4−2と4−4に出力される。As shown in the time chart of FIG. 1, when storing, for example, in the portion corresponding to byte O and byte 2 of the buffer memory (2-1.2-3 in FIG. 1), the instruction processing unit 1 Of the instruction arithmetic processing section data output control lines 9-1 to 9-4 which are the output of the control section 12, the line 9-1.9-3 corresponding to byte 0.2 becomes '1'. The store data set in the buffer store registers 7-1 and 7-3 in the instruction arithmetic processing unit 1, that is, the part corresponding to byte 0.2, is
Driver 8-1.8- by the above control line 9-1.9-3
Byte 0.3 is output via data bus 4-1.4-3. Buffer storage output control lines 10-1 to 10-4 are inverted signals of the lines 9-1 to 9-4. In the example of FIG. 2, lines 10-2, 10-4 become 11', and read data from bytes 3-2, 3-4 of buffer storage 3 is output to data buses 4-2 and 4-4.
第2図のタイムチャートに示すように、命令演算処理部
1及びバッファ記憶のバイト3−2.3−4からデータ
バスに対するデータ出力は同時に行なわれる。バッファ
記憶ストア制御線11−1〜11−4の内、バイト0.
2に相当する[11−1.11−3が′1′となり、命
令演算処理部1がデータバス4−1.4−3に出力した
ストアデータはバッファ記憶のバイト3−1.3−3に
ストアされる。As shown in the time chart of FIG. 2, data output from the instruction processing unit 1 and bytes 3-2, 3-4 of the buffer storage to the data bus is performed simultaneously. Of the buffer storage store control lines 11-1 to 11-4, bytes 0.
2 corresponds to [11-1. Stored in
バッファ記憶3にストア動作を行なうと共に常に主記憶
に対してもストア動作を行なう方式、いわゆるストアス
ル一方式においては、更に以下の動作が行なわれる。デ
ータバス4−1.4−3については命令演算処理部lが
、またデータバス4−2.4−4についてはバッファ記
憶3のバイト3−2.3−4がデータバスへ出力したデ
ータは主記憶インターフェース部2内の主記憶ストアデ
ータレジスタ13−1〜13−4にとりこまれ、主記憶
バス6を介して主記憶及び主記憶制御部5に送られ主記
憶に対しストア動作が行なわれる。In the so-called store-through method, in which a store operation is performed in the buffer memory 3 and also in the main memory at all times, the following operations are further performed. For data bus 4-1.4-3, the instruction arithmetic processing unit 1 outputs data, and for data bus 4-2.4-4, byte 3-2.3-4 of buffer storage 3 outputs data to the data bus. The data is taken into the main memory store data registers 13-1 to 13-4 in the main memory interface section 2, and sent to the main memory and main memory control section 5 via the main memory bus 6, where a store operation is performed on the main memory. .
第2図のタイムチャートで示されるように1本発明にお
いては、命令演算処理部1からデータバスへデータを出
力すると共に、バッファ記憶3からのデータバスへのデ
ータを出力し、データバス上でデータのマージを行なう
ため、バッファ記憶のアクセス単位の一部分に対するス
トア動作を行なう場合、一旦バッファ記憶からデータを
リードした後あらためてバッファ記憶へデータをストア
する方式に較べ高速にストア動作を行なうことができる
。As shown in the time chart of FIG. 2, in the present invention, data is output from the instruction arithmetic processing unit 1 to the data bus, and data is output from the buffer storage 3 to the data bus. In order to merge data, when performing a store operation for a part of the access unit of buffer memory, the store operation can be performed faster than a method in which data is read from buffer memory and then stored again in buffer memory. .
本発明によれば、バッファ記憶のアクセス単位内の一部
分に対するストアを指示された場合、バッファ記憶から
のデータのリードと命令演算処理部からデータバスへの
データ出力を逐次的にではなく同時に行ないデータバス
上でデータのマージを行なうため、該ストア動作を高速
に実現できる。According to the present invention, when an instruction is given to store a part of the buffer memory in an access unit, reading data from the buffer memory and outputting data from the instruction processing unit to the data bus are performed simultaneously rather than sequentially. Since data is merged on the bus, the store operation can be realized at high speed.
第1図は本発明の一実施例を示すブロック図。
第2図は第1図を説明するストア動作のタイムチャート
である。
1・・・命令演算処理部、2・・・主記憶インターフェ
ース部、3・・・バッファ記憶、3−1〜3−4・・・
バッファ記憶バイト0〜3.4−1〜4−4・・・デー
タバスバイトO〜3,5・・・主記憶及び主記憶制御部
、6・・・主記憶バス、7−1〜7−4・・・バッファ
ストアレジスタバイトO〜3.8−1〜8−4・・ドラ
イババイトO〜3.9−1〜9−4・・・命令演算処理
部データ出力制御線バイトO〜3.10−1〜10−4
・・・バッファ記憶データ出力制御線。
11−1〜11−4・・・バッファ記憶ストア制御線バ
イト0〜3,12・・・制御部、13−1〜13−4・
・主記憶ストアレジスタパイ1−0〜3゜第1z
第 2 口FIG. 1 is a block diagram showing one embodiment of the present invention. FIG. 2 is a time chart of a store operation to explain FIG. 1. 1... Instruction arithmetic processing unit, 2... Main memory interface unit, 3... Buffer storage, 3-1 to 3-4...
Buffer storage bytes 0 to 3.4-1 to 4-4...Data bus bytes O to 3, 5...Main memory and main memory control unit, 6...Main memory bus, 7-1 to 7- 4...Buffer store register byte O~3.8-1~8-4...Driver byte O~3.9-1~9-4...Instruction arithmetic processing section data output control line byte O~3. 10-1 to 10-4
...Buffer storage data output control line. 11-1 to 11-4...Buffer storage store control line bytes 0 to 3, 12...Control unit, 13-1 to 13-4.
・Main memory store register pi 1-0~3゜1z 2nd port
Claims (1)
合するデータバスとを備え、上記命令演算処理部が、バ
ッファ記憶のアクセス単位内の一部分に対しストア動作
を行なう場合、ストアを指示された一部分については上
記命令演算処理部がデータバス上にストアデータを出力
すると共に、ストアを指示されなかった部分については
上記バッファ記憶がテータバス上にストアデータを出力
することを特徴とするデータ処理装置。1. It is equipped with an instruction processing unit, a buffer memory, and a data bus that connects these two, and when the instruction processing unit performs a store operation on a part of the access unit of the buffer memory, when the instruction processing unit is instructed to store, A data processing device characterized in that the instruction arithmetic processing unit outputs store data on a data bus for a portion, and that the buffer storage outputs store data on a data bus for a portion for which storage is not instructed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61054701A JPS62212745A (en) | 1986-03-14 | 1986-03-14 | Data processor having buffer memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61054701A JPS62212745A (en) | 1986-03-14 | 1986-03-14 | Data processor having buffer memory |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62212745A true JPS62212745A (en) | 1987-09-18 |
Family
ID=12978100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61054701A Pending JPS62212745A (en) | 1986-03-14 | 1986-03-14 | Data processor having buffer memory |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62212745A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01316850A (en) * | 1988-06-17 | 1989-12-21 | Toshiba Corp | Cache memory system |
WO2004046931A1 (en) * | 2002-11-20 | 2004-06-03 | Fujitsu Limited | Memory control device and store bypass control method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57200985A (en) * | 1981-06-01 | 1982-12-09 | Mitsubishi Electric Corp | Buffer memory device |
JPS6111864A (en) * | 1984-06-28 | 1986-01-20 | Mitsubishi Electric Corp | Data processing system |
-
1986
- 1986-03-14 JP JP61054701A patent/JPS62212745A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57200985A (en) * | 1981-06-01 | 1982-12-09 | Mitsubishi Electric Corp | Buffer memory device |
JPS6111864A (en) * | 1984-06-28 | 1986-01-20 | Mitsubishi Electric Corp | Data processing system |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01316850A (en) * | 1988-06-17 | 1989-12-21 | Toshiba Corp | Cache memory system |
WO2004046931A1 (en) * | 2002-11-20 | 2004-06-03 | Fujitsu Limited | Memory control device and store bypass control method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3180362B2 (en) | Information processing device | |
JPS62212745A (en) | Data processor having buffer memory | |
US5134698A (en) | Data processing system having a storage controller for transferring an arbitrary amount of data at an arbitrary address boundary between storages | |
US6134642A (en) | Direct memory access (DMA) data transfer requiring no processor DMA support | |
JPS6238953A (en) | Main storage device for compression of partial write access | |
JPH06274462A (en) | Asynchronous writing system for shared memory | |
JP2533886B2 (en) | Data transfer method | |
JPH08328995A (en) | System and method for dma transfer | |
JP3219422B2 (en) | Cache memory control method | |
JPS61117651A (en) | Interface device | |
JPS5842546B2 (en) | Store control method | |
JPH0565895B2 (en) | ||
JPS60123944A (en) | Buffer memory controlling system of information processor | |
JPS60243763A (en) | Dual port memory control circuit | |
JPS60142450A (en) | Storage system | |
JPS62274349A (en) | Data processing system | |
JPH03184143A (en) | Memory access system | |
JPH01205355A (en) | Cache memory | |
JPH01261763A (en) | Dma transfer control device | |
JPH0248749A (en) | Buffer storage control device | |
JPS6326744A (en) | Memory bank switching circuit for microprocessor | |
JPS63126047A (en) | Memory control system | |
JPS63155346A (en) | Ram check system | |
JPH07120342B2 (en) | Memory paging method for computer device | |
JPS6047621B2 (en) | Main memory write control method |