JPS6221103Y2

JPS6221103Y2 -

Info

Publication number: JPS6221103Y2
Application number: JP12313879U
Authority: JP
Priority date: 1979-09-06
Filing date: 1979-09-06
Publication date: 1987-05-28
Also published as: JPS5642031U

Description

【考案の詳細な説明】この考案はテレビジヨン受像機等の電子機器の
選局装置に関する。

一般に周波数シンセサイザ方式を利用した選局
装置を備えるテレビジヨン受像機において、希望
する受信チヤンネルの指定にはキー入力により所
望の数字を操作して選局する必要がある。この場
合日本では、テレビジヨン受信チヤンネルが１〜
62チヤンネルあるため、２桁の数字を入力操作す
る必要がある。したがつて１〜９チヤンネルを指
定する場合、通常は01〜09というように数字を２
桁にしてキー入力するので、不自然なキー入力操
作となる。これを避けるため、数秒間待つて、こ
の間次の数字のキー入力がない場合は、１桁の数
字のキー入力とみなす方法で処理することが考え
られる。通常の選局装置では、前者の場合、最初
に数字を入力した後、チヤンネル表示のみ変化
し、一定時間（約0.5〜５秒程度）経過して、次
の数字のキー入力がないと現在の受信チヤンネル
に戻る。又後述したものでは、最初にキー入力し
た後表示のみ変化し、一定時間経過後次の数字の
キー入力がなければ、最初の数字のキー入力を１
桁入力とみなして、画面もそのチヤンネルに移
る。しかしながら、何れの入力処理方法も最初の
数字のキー入力をした後では、受信している画面
と、チヤンネル表示とが一致していない場合が生
じ、ユーザーが混乱する恐れがある。

この考案は上記の事情に対処すべくなされたも
ので、受信している画面のチヤンネルとこれから
受信しようとしているチヤンネルの表示とが一致
していないような場合に、この状態は待機モード
であることを表示し得、操作経過を知らせユーザ
ーの不安感要因を除去し得る選局装置を提供する
ことを目的とする。

以下この考案の実施例を図面を参照して説明す
る。

第１図は、位相ロツクドループいわゆるPLLを
用いた周波数シンセサイザ方式による選局装置で
ある。第１図において１ａは希望する受信チヤン
ネルを入力するための数字キー入力部であり、た
とえば０〜９の数字の付された押ボタンとか電源
オン、オフ用の押ボタンを備える。１ｂは、マイ
クロコンピユータを含む制御部であり、前記数字
キー入力部１ａからのキー入力を処理する。たと
えば選局時においては、キー入力を処理してPLL
回路部の分周比データを発生する。１ｃは、PLL
を含む選局部であつて、分周比データが制御部１
ｂから入力されるとそのデータ値に応じたチヤン
ネルを受信する。次に１ｄは、チヤンネル表示部
であつて、受信中のチヤンネル番号を表示する
が、数字キー入力部１ａからキー入力があると、
それに対応した番号を表示する。また１ｅは、待
機モード表示部であつて、数字キー入力部１ａか
ら、最初の数字のキー入力があるとその後一定の
待機時間（約0.5〜５秒程度）待機モード表示用
の信号を出力する。この待機モード表示用の信号
は、一定の期間バー表示（又はカラーバー表示）
用の信号として用いられるもので、その表示バー
はたとえば時間の経過とともに長さが可変されて
表示される。

上記の如く構成されることによつて、この考案
による選局装置は、受信している画面のチヤンネ
ルとこれから受信しようとするチヤンネルの表示
が一致しない期間があつても、これは待機時間で
あることを知らせるためユーザーが混乱すること
がない。

以下、制御部１ｂにマイクロコンピユータを用
いた場合での構成例を述べる。第２図は、使用す
るマイクロコンピユータのブロツク図であり、１
はマイクロコンピユータを駆動させるクロツクパ
ルスを発生するタイミングゼネレータ、２は処理
プログラムを格納する読出専用メモリ（以下
ROMと記述）、３はROMに格納されたプログラ
ムをアドレツシングするプログラムカウンタ、４
は、ROMに格納された固定データをアドレツシ
ングするデータカウンタ、５はプログラムカウン
タの退避エリアとして設けられたスタツク、６
は、演算論理回路、７は処理のワーキングエリア
として設けられた読出、書込可能メモリ（以下
RAMと記述）、８，９は、それぞれRAMのペー
ジおよびアドレスを指定するレジスタ、１０は論
理演算処理を行うデータや処理結果が入れられる
アキユムレータ、１１は処理結果等の状態を示す
ステータスレジスタ、１２〜１５は出力ポートレ
ジスタ、１６，１７は、入出力ポートレジスタ、
１８〜２０は入力ポートレジスタを示す。２１は
マイクロコンピユータ内部でのデータの授受を行
なうバスラインを示す。

このように構成されたマイクロコンピユータで
は、ROM２に書込むデータ（以下プログラムと
記述）により種々の動作を実行させることができ
る。

第３図は、これらの処理機能を備えたマイクロ
コンピユータを使用して構成された選局システム
の一部分を示している。以下第３図について選局
動作のうち待機表示動作の１例を説明する。

第３図は、これらの処理機能を備えたマイクロ
コンピユータを使用して構成された選局システム
の一部分を示している。第３図において、３１は
チヤンネルデータ０〜９を入力するためのオーボ
ードマトリツクス、３２はたとえばリモートコン
トロールによるチヤンネルデータ転送を行う場合
におけるリモートコントロール受信回路、３３は
前述した制御用マイクロコンピユータ、３４はチ
ヤンネル表示用７セグメントLEDを駆動するた
めのデコーダドライバー、３５はチヤンネルの10
桁表示用７セグメントLED、３６はチヤンネル
の１の桁表示用７セグメントLED、３７は、待
機モード表示用の信号出力端子である。

また３８は、待機モード表示用信号の処理回路
であり、３９は、たとえば待機表示信号とビデオ
信号とを混合する回路である。

次に、上記制御用マイクロコンピユータ３３
は、最初のキー入力があつたときに待機モード設
定信号を出力する。この待機モード設定信号は、
約0.5〜５程度の周期のパルス出力である。１回
目のキー入力があると最初の待機モード設定信号
が出力され、待機モードとされる。そしてこの待
機モード期間に２回目のキー入力があると、マイ
クロコンピユータは２桁の数字のチヤンネル入力
として判断し、待機モードを解除する。待機モー
ド期間に２回目のキー入力が無いと、次のパルス
が出力される。このパルスによつてマイクロコン
ピユータは、先の操作入力は１桁の数字のチヤン
ネル入力として判断し、次の処理に移行し、分周
比を設定するためのデータを発生する。

上記待機モード設定信号は、第４図に示すよう
なトランジスタQ₁のベースに入力される。これ
によつて、トランジスタQ₁は、１回目のパルス
（待機モード開始パルス）によつてオンし、抵抗
R₁、コンデンサC₁の時定数回路の電圧を放電す
る。これによつて時定数回路の出力端４０から
は、待機モードの開始から終りまで徐々に傾斜変
化する時間信号が得られる。

上記時定数回路の出力は、第５図に示すような
スライス回路４２に入力される。このスライス回
路４２には、水平周期のこぎり波発生回路４１の
出力が入力されている。スライス回路４２は、時
間経過とともに、時間信号レベルが変化するの
で、のこぎり波のスライスレベルが可変される。
このスライス回路４２の出力は、パルス整形回路
４３を通してアンド回路４４に入力される。この
アンド回路４４の他方の入力端には、垂直ブラン
キングパルスVpが入力されている。アンド回路
４４は、垂直ブランキング期間以外に前記パルス
整形回路４３の出力パルスを出力端に導出する。
そして、このアンド回路４４の出力は、ビデオ信
号との混合回路３９（第３図に示した）に入力さ
れる。この結果、待機モードにあつて、時間が次
第に経過してゆくと、テレビジヨン画面では、最
初左端の縦に線状にあらわれていた待機モード表
示線が徐々に右端方向へ幅を応げてゆき、それが
前記時間信号の１周期経過に伴つて次のチヤンネ
ルの画面があらわれる。従つてこの場合は、画面
がページをめくるように現在のチヤンネルから次
のチヤンネルに移行する。

なお、全画面に待機モード表示をしなくても、
垂直期間の一部にゲートしてアンド回路４４の出
力を入力するようにすれば、画面に横棒状の表示
とすることができる。また、アンド回路４４の出
力に3.58MHz帯の信号を重畳すれば待機モード表
示は、色付きとなる。

上記の水平周期のこぎり波発生回路４１、スラ
イス回路４２、パルス整形回路４３、アンド回路
４４等は具体的には第６図に示すように構成され
る。

トランジスタQ₂のベースに水平ブランキング
パルスが入力されると、そのコレクタ側の抵抗
Ｒ、コンデンサC₀によつてのこぎり波が発生す
る。この、のこぎり波信号は、トランジスタQ₃
のベースに入力されるが、このトランジスタQ₃
のスイツチングレベルは可変制御される。すなわ
ち、時間信号がトランジスタQ₄のベースに入力
され、トランジスタQ₄のエミツタ電流は、ダイ
オードD₁、抵抗Ｒ_X，Ｒ_Eを介して流れる。この
ため、トランジスタQ₃のエミツタに接続された
ダイオードD₂等のバイアス設定値も制御を受け
る。これにより結局トランジスタQ₃のコレクタ
には、のこぎり波がそのレベルをシフトされてあ
らわれる。このため、トランジスタQ₅に入力す
るパルスは、そのパルスデユーテイが前記時間信
号によつて制御を受けることになる。トランジス
タQ₅のコレクタ出力はトランジスタQ₆のベース
に入力される。この場合トランジスタQ₇のベー
スには垂直ブラツキングパルスが加えられるの
で、垂直ブランキング期間は、トランジスタQ₆
からは出力は得られない。そして垂直ブランキン
グ期間以外のときにトランジスタQ₆のコレクタ
からダイオードD₃を介して出力が得られる。

なおこの考案は、第７図のように制御部３３の
出力パルスを待機時間内にてたとえば４分割して
出力し、トランジスタQ₁₁〜Q₁₄を順次オンせし
め発光素子７１〜７４を表示させてバー表示を行
うようにしてもよい。

第８図には、第３図に用いる制御用マイクロコ
ンピユータ３３のプログラムの待機表示部分のプ
ログラムフローチヤートの１例を示す。第８図の
フローチヤート構成に於ては、キーボードマトリ
ツクス又はリモートコントロールによるチヤンネ
ルデータの入力があつた場合には、１桁目の入力
の場合、チヤンネル表示LEDの10の桁の表示を
消し、キー入力データを１の桁LEDで表示する
とともに、待機表示を行い、２桁目の入力の有無
を待つている事を示す。あらかじめ定められた時
間；待機時間内に２桁目の入力があれば、最初の
入力を10の桁データとし、次の入力を１の桁デー
タとして、これを表示およびチヤンネルのデータ
とする。

待機時間内に２桁目の入力がない場合には、10
の桁データは０とみなし、最初の入力データを表
示およびチヤンネルの１の桁データとする。

このような処理を行うことで、キー入力が１回
のみあつた場合に於けるチヤンネル表示およびチ
ヤンネルデータのセツテイングを明確にすること
ができる。

この考案は、チヤンネル選択時の操作の便宜を
図つている。即ち、チヤンネルが１桁数字のもの
か、２桁数字のものかを判別する機能回路を備え
るものにあつて、１回目のキー入力後、一定時間
内に２回目のキー入力があるか否かを判別する際
に、上記一定時間の経過を知らせるものである。
そしてその時間経過を表示部の長さや幅を持つて
表示するものである。２桁数字のチヤンネルを選
択する際に、１桁を入力後、チヤンネル番号の表
示が自分の選択しようとするチヤンネル番号と異
なつていても、それはまだ２桁目が入力されてい
ないからである旨をバー表示等で知らせることが
できる。しかもそのバー表示の長さが変化するの
であるから、２桁目をいつまでに入力すれば良い
かを目で見て知ることができる。即ち、２桁目の
入力を行なうとき、表示の長さや幅の変化が「速
く２桁目を入力せよ〓」と警告していることにも
なる。また万が一、所定時間内に２桁目の入力が
できなかつた場合、自分の選択しようとするチヤ
ンネル以外のチヤンネルに選局されたとしても、
それは自分の操作ミスに基因するものであること
を知ることもでき、操作者が混乱することもな
い。

以上説明したようにこの考案は受信している画
面のチヤンネルとこれから受信しようとしている
チヤンネルの表示とが一致していないような場合
に、この状態は待機モードであることを表示し
得、操作経過を知らせユーザーの不安感要因を除
去し得る選局装置を提供できる。

【図面の簡単な説明】

第１図はこの考案の一実施例による選局装置の
システム構成図、第２図は第１図の制御部のブロ
ツク構成図、第３図はこの考案の要部に係る選局
回路部を示すブロツク構成図、第４図、第５図、
第６図はそれぞれ第３図の待機モード表示用信号
処理回路の内部を示す回路構成図、第７図はこの
考案の要部の他の実施例を示す構成説明図、第８
図は制御用マイクロコンピユータのプログラムフ
ローチヤートの例を示す図である。１ａ……数字キー入力部、１ｂ……制御部、１
ｃ……選局部、１ｄ……チヤンネル表示部、１ｅ
……待機モード表示部、３１……オーボードマト
リツクス、３４……７セグメントLEDデコーダ
ドライバー、３５，３６……チヤンネル表示用７
セグメントLED、３７……待機表示用パルス出
力端子。

Claims

【実用新案登録請求の範囲】 (1) キー入力により所望数字を入力しその数字の
チヤンネルを受信するようにした選局装置にお
いて、最初のキー入力の後の一定時間経過する
のを待ち、一定時間経過以内に次のキー入力が
無ければ「１桁数字のチヤンネルの選局操
作」、一定時間経過以内に次のキー入力があれ
ば「２桁数字のチヤンネルの選局操作」である
ことを判別する判別手段と、この判別手段が前
記一定時間経過以内の待ち状態にあるときに出
力される待機表示用の信号が入力されることに
よつて前記一定時間の経過とともに待機モード
表示部の長さ及び又は幅が可変される待機モー
ド表示手段とを具備し、現在受信しているチヤ
ンネルから別チヤンネルに移行させる場合に現
在の受信チヤンネルの状況と移行すべき別のチ
ヤンネルのキー入力が一致していない期間を待
機モードとして表示するようにしたことを特徴
とする選局装置。 (2) 上記待機モード表示手段は、前記待機表示用
の信号が入力されそのパルス間隔を周期として
出力電位が傾斜して変化する積分回路を含む手
段と、この積分回路の出力が時間信号として入
力され、のこぎり波電圧をスライスするスライ
ス回路と、このスライス回路の出力がパルス整
形回路を介して一方の入力端に入力され他方の
入力端に垂直ブランキングパルスが入力されて
両入力の論理をとる論理回路手段とを具備し、
この論理回路手段の出力を映像信号に重畳する
ようにしたことを特徴とする実用新案登録請求
の範囲第１項記載の選局装置。