JPS62210593A - Control system for binarization of picture signal - Google Patents

Abstract

PURPOSE:To economize a device by the reduction, etc., of a threshold value register, by fixing a selection means when a dither method and a single threshold value method are used switching them, and outputting a specific threshold value. CONSTITUTION:In a dither mode, different threshold values are outputted sequentially in a prescribed order from a threshold register 20 by controlling counters 12 and 13 by a control part 14. In a single threshold value mode, the output signal of a counter fixing part 21 is set always at '0' during the mode because a mode signal line 8 is set at '0', and the counter 12 and 13 continue states where they are reset in initial states. Therefore, by storing the threshold value set as appropriate in the single threshold value method on the threshold value of the register 20 selected by an address in the state, the threshold value of the single threshold value mode can be supplied to a binarization comparator 6. In this way, only one threshold value register is enough, and also, a selector is made unnecessary, thereby the device can be economized.

Description

【発明の詳細な説明】 〔概　要〕 画像信号の２値化に、ディザ法と単−閾値法を切り換え
て使用する装置における２値化制御方式。DETAILED DESCRIPTION OF THE INVENTION [Summary] A binarization control method in an apparatus that switches between a dither method and a single-threshold method to binarize an image signal.

２値化モードがディザ法モードのときは、閾値レジスタ
に記憶する複数の閾値を順次出力し、単一閾値モードで
は、選択手段を固定して特定の閾値を出力するように、
２値化モードを示す信号によって閾値レジスタからの出
力を切り換える。この方式により、閾値レジスタの減少
と切換の簡易化による装置の経済化が得られる。When the binarization mode is the dither method mode, a plurality of threshold values stored in the threshold value register are sequentially outputted, and in the single threshold value mode, the selection means is fixed and a specific threshold value is outputted.
The output from the threshold register is switched by a signal indicating the binarization mode. This method makes the device economical by reducing the number of threshold registers and simplifying switching.

〔産業上の利用分野〕[Industrial application field]

本発明は、画像入力を処理する装置における、画像信号
の２値化に、ディザ法と単−閾値法を切り換えて使用す
る場合の、画像信号２値化制御方式に関する。The present invention relates to an image signal binarization control method when a dither method and a single-threshold method are switched and used for binarizing an image signal in an image input processing device.

画像信号の入力処理において、画像の各点における反射
光等の強さを測定して得られる入力信号をデジタル値に
変換し、そのデジタル値を適当な閾値と比較して、比較
結果の大小判定に応じて１又はＯの信号値に変換する、
いわゆる２値化を行って、その後の処理のためのデータ
を生成する方式が使用される。In image signal input processing, the input signal obtained by measuring the intensity of reflected light, etc. at each point in the image is converted into a digital value, and the digital value is compared with an appropriate threshold to determine the magnitude of the comparison result. Convert to a signal value of 1 or O depending on
A method is used in which so-called binarization is performed to generate data for subsequent processing.

〔従来の技術〕[Conventional technology]

前記のような、画像信号の２値化処理には、公知のよう
に代表的な方式として、ディザ法と単一閾値法がある。As is well known, representative methods for the above-mentioned binarization processing of image signals include the dither method and the single threshold method.

ディザ法においては、複数（例えば１６個）の階段的に
異なる閾値を設け、画像領域を適当に微小な領域に分割
した各長方形部分に、例えば４×４の方形に配置する１
６個のサンプル点の閾値としてそれらの閾値を割り当て
、各点の２値化における判定のための閾値とする。In the dithering method, a plurality of stepwise different thresholds (for example, 16) are set, and threshold values are placed in each rectangular portion of the image area appropriately divided into minute areas, for example, in a 4 x 4 square.
These thresholds are assigned as thresholds for the six sample points, and are used as thresholds for judgment in binarization of each point.

従って、適当な閾値を設け、且つこの微小な長方形部分
内の各点の明るさの差を無視できる場合には、各長方形
部分における、２値化出力の１又はＯ信号の個数が、明
るさに応じて０個から１６個まで変化することにより、
該部分全体として１６段階の明るさを表現することがで
きるので、中間調の必要な写真等の画像信号の２値化に
適当とされる。Therefore, if an appropriate threshold is set and the difference in brightness of each point within this minute rectangular part can be ignored, the number of 1 or O signals of the binarized output in each rectangular part will be equal to the brightness. By changing from 0 to 16 depending on
Since the whole part can express 16 levels of brightness, it is suitable for binarizing image signals such as photographs that require halftones.

しかし、文字や線画等からなる文書の類の場合には、適
者な明るさを表す閾値を境として、例えば黒と白の部分
が画然と表されるように２値化される方が望ましいので
、そのような１個の閾値を使用する、いわゆる単一閾値
法が使われる。However, in the case of documents consisting of text, line drawings, etc., it is preferable to binarize them so that, for example, black and white parts are clearly represented, using a threshold that represents the appropriate brightness as the boundary. Therefore, a so-called single threshold method using one such threshold is used.

第２図は、前記の２種の２値化方式に対応する閾値を発
生する回路の一構成例を示すブロック図である。FIG. 2 is a block diagram showing an example of the configuration of a circuit that generates threshold values corresponding to the two types of binarization methods described above.

ディザ閾値レジスタ１は、前記のようなディザ法による
２値化のための、例えば１６個の異なる閾値を記憶する
レジスタであり、水平アドレス線２と垂直アドレス線３
のアドレス信号入力によって、記憶している閾値の１つ
が選択されて出力線４に出力されるように構成される。The dither threshold register 1 is a register that stores, for example, 16 different threshold values for binarization by the dither method as described above, and includes a horizontal address line 2 and a vertical address line 3.
The configuration is such that one of the stored threshold values is selected and outputted to the output line 4 in response to an input address signal.

出力線４の閾値はセレクタ５を経て２値化比較器６に入
力し、画像信号線７の画像信号の値をこの閾値と比較し
て２値化する。The threshold value of the output line 4 is inputted to the binarization comparator 6 via the selector 5, and the value of the image signal of the image signal line 7 is compared with this threshold value and binarized.

セレクタ５は２値化モードを指定するモード信号線８の
信号によって制御され、例えば信号゛１”でディザモー
ド、０′　で単一閾値モードを示すものとして、信号°
１゛　の場合には出力線４を選択して２値化比較器６に
入力し、信号゛０゛　の場合には出力線９の信号を選択
するように切り換える。The selector 5 is controlled by a signal on the mode signal line 8 that specifies the binarization mode. For example, the signal ``1'' indicates the dither mode, and 0' indicates the single threshold mode.
When the signal is 1, the output line 4 is selected and inputted to the binarization comparator 6, and when the signal is 0, the signal on the output line 9 is selected.

出力線９は、単一閾値レジスタ１０の出力信号線であり
、単一閾値レジスタ１０は単一閾値法による２値化のた
めに、１画像の２値化処理中、所定の１閾値を出力する
ように構成される。The output line 9 is an output signal line of the single threshold register 10, and the single threshold register 10 outputs one predetermined threshold during the binarization process of one image for binarization by the single threshold method. configured to do so.

他方、ディザモードの場合には、水平及び垂直アドレス
線２．３により入力される信号を、カウンタ１２．１３
によって変化することによって、画像信号線７の信号に
同期して、ディザ閾値レジスタ１に記憶する閾値を順次
切り換えて出力するように制御する。On the other hand, in the case of dither mode, the signals input by the horizontal and vertical address lines 2.3 are sent to the counter 12.13.
The threshold values stored in the dither threshold register 1 are controlled to be sequentially switched and output in synchronization with the signal on the image signal line 7.

この切換は、例えば閾値を４×４の方形配置に割り当て
る場合に、カウント１２．１３をそれぞれ力うント値０
〜３を繰り返しカウントする構成とし、例えば先ずカウ
ンタ１３による垂直アドレスを固定しておいて、画像の
水平走査に対応して、カウンタ１２の０〜３のカウント
を繰り返す。For example, when assigning thresholds to a 4x4 square arrangement, this switching will change the count 12 and 13 to 0 respectively.
The configuration is such that the counter 12 repeatedly counts 0 to 3. For example, first, the vertical address by the counter 13 is fixed, and the counter 12 repeatedly counts 0 to 3 in response to horizontal scanning of the image.

走査が次の水平走査線に移るのと同期してカウンタ１３
を１進めて、前記のようにカウンタ１２のカウントのみ
を反復し、このようにして水平走査線の移動とともに、
カウンタ１３もθ〜３のカウントを繰り返すようにする
。The counter 13 synchronizes with the scanning moving to the next horizontal scanning line.
is incremented by 1, repeating only the count of the counter 12 as described above, and in this way, as the horizontal scanning line moves,
The counter 13 also repeats counting from θ to 3.

なお、その場合の各閾値の割当は、４×４の方形内で閾
値が規則的に変化するよりは、ランダムに変化するよう
にした方が、前記のようにして得られる中間調に、より
自然な感じが得られるとされている。In this case, it is better to assign each threshold value randomly than to change it regularly within a 4x4 rectangle, so that the halftone obtained as described above will be more It is said to give a natural feel.

それらのカウンタ１２．１３の制御は、制御部１４から
行われ、最初にクリア信号線１７から“０”信号をカウ
ンタ１２．１３のクリア端子１８．１９に入力すること
によって、両カウンタを例えば０゛の初期化状態にリセ
ットした後、信号線１５．１６に供給するクロック信号
によって、カウントを歩進させる。These counters 12.13 are controlled by the control unit 14, and by first inputting a "0" signal from the clear signal line 17 to the clear terminal 18.19 of the counter 12.13, both counters are set to 0, for example. After resetting to the initialized state, the count is incremented by a clock signal supplied to signal lines 15 and 16.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

前記第２図のようにして、２値化処理にディザ法と単一
閾値法を切り換えて使用する場合の閾値の発生回路を構
成することができる。As shown in FIG. 2, it is possible to configure a threshold generation circuit when switching between the dither method and the single threshold method for binarization processing.

しかし、この方式によれば各２値化モードに応じて個別
の閾値を記憶するレジスタ、ディザ閾値レジスタ１と単
一閾値レジスタ１０を必要とし、一方のモードで動作中
に他方のモードの閾値レジスタ等の専用部分は全く遊ぶ
ことになる。However, this method requires a dither threshold register 1 and a single threshold register 10, which are registers that store individual threshold values for each binarization mode, and while operating in one mode, the threshold value register for the other mode is Dedicated parts such as etc. will be played at all.

又、両モードの出力を切り換えるためのセレクタ５も必
要になるので、これらを解決した、より経済的な構成が
望まれている。Furthermore, since a selector 5 is also required for switching the output of both modes, a more economical configuration that solves these problems is desired.

〔問題点を解決するための手段〕[Means for solving problems]

第１図は、本発明の構成を示すブロック図である。 FIG. 1 is a block diagram showing the configuration of the present invention.

図は画像信号入力装置の２値化閾値を発生する回路の構
成を示し、２０は閾値レジスタ、１２．１３は閾値レジ
スタ２０のアドレス信号を生成するカウンタ、２１はカ
ウンタ固定部である。The figure shows the configuration of a circuit that generates a binarization threshold of an image signal input device, where 20 is a threshold register, 12.13 is a counter that generates an address signal for the threshold register 20, and 21 is a counter fixed part.

〔作　用〕[For production]

閾値レジスタ２０は従来のディザ閾値レジスタ１と同様
の構成で、所要個数の異なる閾値を記憶し、垂直及び水
平アドレス線２．３によって指定される閾値を出力する
。The threshold register 20 has a similar configuration to the conventional dither threshold register 1, stores a required number of different threshold values, and outputs the threshold specified by the vertical and horizontal address lines 2.3.

ディザモードによる閾値の発生において、制御部１４は
従来と同様にカウンタ１２．１３を制御することによっ
て、閾値レジスタ２０から順次異なる閾値を所定の順序
で出力させる。When generating thresholds in the dither mode, the control unit 14 controls the counters 12 and 13 in the same way as in the prior art to sequentially output different thresholds from the threshold register 20 in a predetermined order.

単一閾値モードにおいては、モード信号線８が信号“Ｏ
゛であることにより、カウンタ固定部２１の出力信号は
、このモードの間常にＯ°になり、カウンタ１２．１３
は初期状態にリセットされた状態を続ける。In single threshold mode, the mode signal line 8 is connected to the signal “O”.
Due to this, the output signal of the counter fixed part 21 is always O° during this mode, and the counter 12.13
continues to be reset to its initial state.

従って、この状態のアドレスによって選択される閾値レ
ジスタ２０の閾値に、単一閾値法において適当とする閾
値を記憶しておくことにより、単一閾値モードの閾値を
２値化比較器６へ供給することができる。Therefore, by storing an appropriate threshold in the single threshold method in the threshold of the threshold register 20 selected by the address in this state, the threshold in the single threshold mode is supplied to the binarization comparator 6. be able to.

以上の構成により、１組の閾値レジスタを２種の２値化
モードに共用し、モード切換のための出力のセレクタも
不要となり、閾値発生回路の経済化が得られる。With the above configuration, one set of threshold value registers is shared by two types of binarization modes, an output selector for mode switching is also unnecessary, and the threshold value generation circuit can be made more economical.

〔実施例〕〔Example〕

第１図において、２値化比較器６、カウンタ１２及び１
３、制御部１４は、第２図と同様の機能を有す”るもの
とする。In FIG. 1, a binarization comparator 6, counters 12 and 1
3. It is assumed that the control section 14 has the same functions as in FIG.

又、閾値レジスタ２０は従来のディザ閾値レジスタ１と
同様の構成で、所要個数（例えば１６個）の異なる閾値
を記憶し、垂直及び水平アドレス線２．３によって指定
される閾値を出力する。The threshold register 20 has the same configuration as the conventional dither threshold register 1, stores a required number (for example, 16) of different thresholds, and outputs the threshold specified by the vertical and horizontal address lines 2.3.

従って、ディザモードによる閾値の発生においては、制
御部１４が従来と同様にカウンタ１２．１３を゛　　制
御することによって、閾値レジスタ２０から異なる閾値
を所定の順序で出力させる。Therefore, when generating thresholds in the dither mode, the control section 14 controls the counters 12 and 13 in the same manner as in the prior art, thereby causing the threshold register 20 to output different thresholds in a predetermined order.

この出力は２値化比較器６に入力されて、２値化が実行
される。This output is input to a binarization comparator 6 to perform binarization.

但し、それらの制御におけるカウンタ１２．１３の最初
の初期化リセットは、本発明の場合は次のようになる。However, in the case of the present invention, the initial initialization reset of the counters 12 and 13 in these controls is as follows.

即ち、モード信号線８がディザモードを示す信号°１″
になっていることにより、クリア信号線１７の信号がそ
のま＼、カウンタ固定部２１の出力としてカウンタ１２
．１３のクリア端子１８．１９に入力されるので、初期
化のために制御部１４からクリア信号線１７に信号“０
°を送ったとき、カウンタ１２．１３が。That is, the mode signal line 8 receives the signal °1'' indicating the dither mode.
As a result, the signal on the clear signal line 17 is sent directly to the counter 12 as the output of the counter fixed part 21.
．． 13, the signal “0” is input to the clear signal line 17 from the control unit 14 for initialization.
When sending °, counter 12.13.

Ｏ”にリセットされる。It is reset to "O".

単一閾値モードにおいては、モード信号線８が信号１０
１であることにより、クリア信号線１７の状態に関わら
ず、カウンタ固定部２１の出力信号は常に“０°になる
。In single threshold mode, mode signal line 8 is connected to signal 10
1, the output signal of the counter fixing section 21 always becomes "0°" regardless of the state of the clear signal line 17.

従ってこの場合には、カウンタ１２．１３は初期状態に
リセットされた状態を保持し、信号線１５．１６からの
カウンタ１２．１３の歩進クロックは無効になる。Therefore, in this case, the counter 12.13 remains reset to its initial state, and the increment clock of the counter 12.13 from the signal line 15.16 is invalidated.

従って、この状態に固定されたアドレス（例えば水平、
垂直アドレス共に０゛）によって選択される閾値レジス
タ２０の閾値に、単一閾値法において適当とする閾値（
例えばディザ法の中央値に近い閾値）を記憶しておくこ
とにより、単一閾値モードの閾値を２値化比較器６へ供
給することができる。Therefore, addresses fixed in this state (e.g. horizontal,
In the single threshold method, an appropriate threshold (
For example, by storing a threshold value close to the median value of the dither method, the threshold value in the single threshold mode can be supplied to the binarization comparator 6.

このように、ディザ法における閾値の特定の値を、特定
のアドレスに記憶するようにすることは、ディザ法王の
適切な閾値配置がある場合に、それを水平及び垂直方向
に並行にシフトすることによって容易に実現することが
でき、このようなシフトによる移動を行っても、ディザ
法における効果は変わらないことは明らかである。In this way, storing a specific value of the threshold value in the dithering method at a specific address means shifting it in parallel in the horizontal and vertical directions when there is an appropriate threshold placement for the dithering popup. It is clear that the effect of the dither method does not change even if such a shift is performed.

〔発明の効果〕〔Effect of the invention〕

以上の説明から明らかなように、本発明によれば、画像
信号の２値化処理に、ディザ法及び単−閾値法を選択で
きる画像信号入力装置において、閾値レジスタの減少等
による経済化が得られるという著しい工業的効果がある
。As is clear from the above description, according to the present invention, in an image signal input device that can select the dither method or the single-threshold method for binarizing an image signal, economy can be achieved by reducing the number of threshold registers. This has a significant industrial effect.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の構成を示すブロック図、第２図は従来
の一構成例ブロック図 である。 図において、 １はディザ閾値レジスタ、FIG. 1 is a block diagram showing the configuration of the present invention, and FIG. 2 is a block diagram of an example of a conventional configuration. In the figure, 1 is the dither threshold register;

Claims (1)

【特許請求の範囲】 画像信号の２値化をディザ法及び単一閾値法の何れかの
２値化モードに切り換えて実行する画像信号入力装置に
おいて、 複数の異なる閾値を記憶し、選択信号によって選択され
る１閾値を出力するように構成された閾値レジスタ（２
０）と、 該閾値レジスタ（２０）から、該記憶する閾値を順次出
力させるように選択信号を発生する手段（１２、１３）
と、 該選択信号発生手段（１２、１３）を特定の閾値を選択
する状態に固定する手段（２１）を設け、該固定手段（
２１）を２値化モード信号（８）によって制御するよう
に構成されていることを特徴とする画像信号２値化制御
方式。[Claims] An image signal input device that executes binarization of an image signal by switching to a binarization mode of either a dither method or a single threshold method, which stores a plurality of different threshold values and performs binarization according to a selection signal. Threshold register (2) configured to output one selected threshold
0), and means (12, 13) for generating a selection signal so as to sequentially output the stored threshold values from the threshold value register (20).
and means (21) for fixing the selection signal generating means (12, 13) to a state of selecting a specific threshold value, and the fixing means (
21) is controlled by a binarization mode signal (8).