JPS62210593A - 画像信号2値化制御方式 - Google Patents

画像信号2値化制御方式

Info

Publication number
JPS62210593A
JPS62210593A JP61053196A JP5319686A JPS62210593A JP S62210593 A JPS62210593 A JP S62210593A JP 61053196 A JP61053196 A JP 61053196A JP 5319686 A JP5319686 A JP 5319686A JP S62210593 A JPS62210593 A JP S62210593A
Authority
JP
Japan
Prior art keywords
threshold value
threshold
mode
register
binarization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61053196A
Other languages
English (en)
Inventor
Yukihiro Yamamoto
幸弘 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panafacom Ltd
Original Assignee
Panafacom Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panafacom Ltd filed Critical Panafacom Ltd
Priority to JP61053196A priority Critical patent/JPS62210593A/ja
Publication of JPS62210593A publication Critical patent/JPS62210593A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Input (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 画像信号の2値化に、ディザ法と単−閾値法を切り換え
て使用する装置における2値化制御方式。
2値化モードがディザ法モードのときは、閾値レジスタ
に記憶する複数の閾値を順次出力し、単一閾値モードで
は、選択手段を固定して特定の閾値を出力するように、
2値化モードを示す信号によって閾値レジスタからの出
力を切り換える。この方式により、閾値レジスタの減少
と切換の簡易化による装置の経済化が得られる。
〔産業上の利用分野〕
本発明は、画像入力を処理する装置における、画像信号
の2値化に、ディザ法と単−閾値法を切り換えて使用す
る場合の、画像信号2値化制御方式に関する。
画像信号の入力処理において、画像の各点における反射
光等の強さを測定して得られる入力信号をデジタル値に
変換し、そのデジタル値を適当な閾値と比較して、比較
結果の大小判定に応じて1又はOの信号値に変換する、
いわゆる2値化を行って、その後の処理のためのデータ
を生成する方式が使用される。
〔従来の技術〕
前記のような、画像信号の2値化処理には、公知のよう
に代表的な方式として、ディザ法と単一閾値法がある。
ディザ法においては、複数(例えば16個)の階段的に
異なる閾値を設け、画像領域を適当に微小な領域に分割
した各長方形部分に、例えば4×4の方形に配置する1
6個のサンプル点の閾値としてそれらの閾値を割り当て
、各点の2値化における判定のための閾値とする。
従って、適当な閾値を設け、且つこの微小な長方形部分
内の各点の明るさの差を無視できる場合には、各長方形
部分における、2値化出力の1又はO信号の個数が、明
るさに応じて0個から16個まで変化することにより、
該部分全体として16段階の明るさを表現することがで
きるので、中間調の必要な写真等の画像信号の2値化に
適当とされる。
しかし、文字や線画等からなる文書の類の場合には、適
者な明るさを表す閾値を境として、例えば黒と白の部分
が画然と表されるように2値化される方が望ましいので
、そのような1個の閾値を使用する、いわゆる単一閾値
法が使われる。
第2図は、前記の2種の2値化方式に対応する閾値を発
生する回路の一構成例を示すブロック図である。
ディザ閾値レジスタ1は、前記のようなディザ法による
2値化のための、例えば16個の異なる閾値を記憶する
レジスタであり、水平アドレス線2と垂直アドレス線3
のアドレス信号入力によって、記憶している閾値の1つ
が選択されて出力線4に出力されるように構成される。
出力線4の閾値はセレクタ5を経て2値化比較器6に入
力し、画像信号線7の画像信号の値をこの閾値と比較し
て2値化する。
セレクタ5は2値化モードを指定するモード信号線8の
信号によって制御され、例えば信号゛1”でディザモー
ド、0′ で単一閾値モードを示すものとして、信号°
1゛ の場合には出力線4を選択して2値化比較器6に
入力し、信号゛0゛ の場合には出力線9の信号を選択
するように切り換える。
出力線9は、単一閾値レジスタ10の出力信号線であり
、単一閾値レジスタ10は単一閾値法による2値化のた
めに、1画像の2値化処理中、所定の1閾値を出力する
ように構成される。
他方、ディザモードの場合には、水平及び垂直アドレス
線2.3により入力される信号を、カウンタ12.13
によって変化することによって、画像信号線7の信号に
同期して、ディザ閾値レジスタ1に記憶する閾値を順次
切り換えて出力するように制御する。
この切換は、例えば閾値を4×4の方形配置に割り当て
る場合に、カウント12.13をそれぞれ力うント値0
〜3を繰り返しカウントする構成とし、例えば先ずカウ
ンタ13による垂直アドレスを固定しておいて、画像の
水平走査に対応して、カウンタ12の0〜3のカウント
を繰り返す。
走査が次の水平走査線に移るのと同期してカウンタ13
を1進めて、前記のようにカウンタ12のカウントのみ
を反復し、このようにして水平走査線の移動とともに、
カウンタ13もθ〜3のカウントを繰り返すようにする
なお、その場合の各閾値の割当は、4×4の方形内で閾
値が規則的に変化するよりは、ランダムに変化するよう
にした方が、前記のようにして得られる中間調に、より
自然な感じが得られるとされている。
それらのカウンタ12.13の制御は、制御部14から
行われ、最初にクリア信号線17から“0”信号をカウ
ンタ12.13のクリア端子18.19に入力すること
によって、両カウンタを例えば0゛の初期化状態にリセ
ットした後、信号線15.16に供給するクロック信号
によって、カウントを歩進させる。
〔発明が解決しようとする問題点〕
前記第2図のようにして、2値化処理にディザ法と単一
閾値法を切り換えて使用する場合の閾値の発生回路を構
成することができる。
しかし、この方式によれば各2値化モードに応じて個別
の閾値を記憶するレジスタ、ディザ閾値レジスタ1と単
一閾値レジスタ10を必要とし、一方のモードで動作中
に他方のモードの閾値レジスタ等の専用部分は全く遊ぶ
ことになる。
又、両モードの出力を切り換えるためのセレクタ5も必
要になるので、これらを解決した、より経済的な構成が
望まれている。
〔問題点を解決するための手段〕
第1図は、本発明の構成を示すブロック図である。
図は画像信号入力装置の2値化閾値を発生する回路の構
成を示し、20は閾値レジスタ、12.13は閾値レジ
スタ20のアドレス信号を生成するカウンタ、21はカ
ウンタ固定部である。
〔作 用〕
閾値レジスタ20は従来のディザ閾値レジスタ1と同様
の構成で、所要個数の異なる閾値を記憶し、垂直及び水
平アドレス線2.3によって指定される閾値を出力する
ディザモードによる閾値の発生において、制御部14は
従来と同様にカウンタ12.13を制御することによっ
て、閾値レジスタ20から順次異なる閾値を所定の順序
で出力させる。
単一閾値モードにおいては、モード信号線8が信号“O
゛であることにより、カウンタ固定部21の出力信号は
、このモードの間常にO°になり、カウンタ12.13
は初期状態にリセットされた状態を続ける。
従って、この状態のアドレスによって選択される閾値レ
ジスタ20の閾値に、単一閾値法において適当とする閾
値を記憶しておくことにより、単一閾値モードの閾値を
2値化比較器6へ供給することができる。
以上の構成により、1組の閾値レジスタを2種の2値化
モードに共用し、モード切換のための出力のセレクタも
不要となり、閾値発生回路の経済化が得られる。
〔実施例〕
第1図において、2値化比較器6、カウンタ12及び1
3、制御部14は、第2図と同様の機能を有す”るもの
とする。
又、閾値レジスタ20は従来のディザ閾値レジスタ1と
同様の構成で、所要個数(例えば16個)の異なる閾値
を記憶し、垂直及び水平アドレス線2.3によって指定
される閾値を出力する。
従って、ディザモードによる閾値の発生においては、制
御部14が従来と同様にカウンタ12.13を゛  制
御することによって、閾値レジスタ20から異なる閾値
を所定の順序で出力させる。
この出力は2値化比較器6に入力されて、2値化が実行
される。
但し、それらの制御におけるカウンタ12.13の最初
の初期化リセットは、本発明の場合は次のようになる。
即ち、モード信号線8がディザモードを示す信号°1″
になっていることにより、クリア信号線17の信号がそ
のま\、カウンタ固定部21の出力としてカウンタ12
.13のクリア端子18.19に入力されるので、初期
化のために制御部14からクリア信号線17に信号“0
°を送ったとき、カウンタ12.13が。
O”にリセットされる。
単一閾値モードにおいては、モード信号線8が信号10
1であることにより、クリア信号線17の状態に関わら
ず、カウンタ固定部21の出力信号は常に“0°になる
従ってこの場合には、カウンタ12.13は初期状態に
リセットされた状態を保持し、信号線15.16からの
カウンタ12.13の歩進クロックは無効になる。
従って、この状態に固定されたアドレス(例えば水平、
垂直アドレス共に0゛)によって選択される閾値レジス
タ20の閾値に、単一閾値法において適当とする閾値(
例えばディザ法の中央値に近い閾値)を記憶しておくこ
とにより、単一閾値モードの閾値を2値化比較器6へ供
給することができる。
このように、ディザ法における閾値の特定の値を、特定
のアドレスに記憶するようにすることは、ディザ法王の
適切な閾値配置がある場合に、それを水平及び垂直方向
に並行にシフトすることによって容易に実現することが
でき、このようなシフトによる移動を行っても、ディザ
法における効果は変わらないことは明らかである。
〔発明の効果〕
以上の説明から明らかなように、本発明によれば、画像
信号の2値化処理に、ディザ法及び単−閾値法を選択で
きる画像信号入力装置において、閾値レジスタの減少等
による経済化が得られるという著しい工業的効果がある
【図面の簡単な説明】
第1図は本発明の構成を示すブロック図、第2図は従来
の一構成例ブロック図 である。 図において、 1はディザ閾値レジスタ、

Claims (1)

  1. 【特許請求の範囲】 画像信号の2値化をディザ法及び単一閾値法の何れかの
    2値化モードに切り換えて実行する画像信号入力装置に
    おいて、 複数の異なる閾値を記憶し、選択信号によって選択され
    る1閾値を出力するように構成された閾値レジスタ(2
    0)と、 該閾値レジスタ(20)から、該記憶する閾値を順次出
    力させるように選択信号を発生する手段(12、13)
    と、 該選択信号発生手段(12、13)を特定の閾値を選択
    する状態に固定する手段(21)を設け、該固定手段(
    21)を2値化モード信号(8)によって制御するよう
    に構成されていることを特徴とする画像信号2値化制御
    方式。
JP61053196A 1986-03-11 1986-03-11 画像信号2値化制御方式 Pending JPS62210593A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61053196A JPS62210593A (ja) 1986-03-11 1986-03-11 画像信号2値化制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61053196A JPS62210593A (ja) 1986-03-11 1986-03-11 画像信号2値化制御方式

Publications (1)

Publication Number Publication Date
JPS62210593A true JPS62210593A (ja) 1987-09-16

Family

ID=12936117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61053196A Pending JPS62210593A (ja) 1986-03-11 1986-03-11 画像信号2値化制御方式

Country Status (1)

Country Link
JP (1) JPS62210593A (ja)

Similar Documents

Publication Publication Date Title
EP0012173B1 (en) Apparatus for picture processing with resolution conversion
CA1235537A (en) Digital display system
GB1566399A (en) Television picture wiping
JPH0383097A (ja) 縦スクロール用アドレス発生装置
EP0191200A1 (en) Image processing device for the real-time processing and recognition of two-dimensional images, and image processing system including at least two series-connected image processing devices of this kind
JPS62210593A (ja) 画像信号2値化制御方式
EP0264603B1 (en) Raster scan digital display system
US4777486A (en) Video signal receiver for computer graphics system
US4901062A (en) Raster scan digital display system
SU951372A1 (ru) Устройство дл отображени полутоновой информации на экране электронно-лучевой трубки
RU2006941C1 (ru) Устройство для обработки изображений
RU2006942C1 (ru) Система для обработки изображений
JPH0192877A (ja) 画像処理装置
KR940010170B1 (ko) CCD번인 드라이버 보드(Burn-in driver board)
SU1647628A1 (ru) Устройство дл отображени информации на экране телевизионного индикатора
RU1785017C (ru) Устройство дл выделени контура изображени
JPH07262349A (ja) ディザ変調方法及び回路、ディザテーブル用アドレス発生方法及び回路並びにこれらを用いたハードコピー回路
JPH0211948B2 (ja)
JPS60156177A (ja) 画像処理装置
JPS631161A (ja) 画信号処理方法およびその装置
JPH0522660A (ja) 映像信号発生装置
JPH01123279A (ja) 画像修飾回路
JPS62263588A (ja) 画像処理装置
JPH0614351B2 (ja) 2値画像の処理方法及び2値画像の処理装置
JPH06105155A (ja) 輝度信号の2値化装置