JPS62209417A - 能動マトリクスのデイスプレイスクリ−ン - Google Patents
能動マトリクスのデイスプレイスクリ−ンInfo
- Publication number
- JPS62209417A JPS62209417A JP62015306A JP1530687A JPS62209417A JP S62209417 A JPS62209417 A JP S62209417A JP 62015306 A JP62015306 A JP 62015306A JP 1530687 A JP1530687 A JP 1530687A JP S62209417 A JPS62209417 A JP S62209417A
- Authority
- JP
- Japan
- Prior art keywords
- row
- display screen
- columns
- rows
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims description 13
- 239000004973 liquid crystal related substance Substances 0.000 claims description 4
- 238000003491 array Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 102200033028 rs587777512 Human genes 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136263—Line defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136272—Auxiliary lines
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、能動マトリクスのディスプレイスクリーンに
関し、評言すれば能動マトリクスおよび行および列冗長
のディスプレイスクリーンに関するものである。
関し、評言すれば能動マトリクスおよび行および列冗長
のディスプレイスクリーンに関するものである。
本発明はと<[[気的情報の光学的情報への変換器とし
て利用される液晶ディスプレイの実施における九゛[「
工学Vこ適用される。
て利用される液晶ディスプレイの実施における九゛[「
工学Vこ適用される。
一般に、能動マトリクスのディスプレイスクリーンは液
晶のごとき光電材料がそれらの間に挿入される2枚のプ
レートからなる。これらのプレートの一方上には、透明
な導電性底部(ブロック)薄/m )ランジスタ、1群
の導電性アドレッシング行、および1群の導電性アドレ
ッシング列がある。
晶のごとき光電材料がそれらの間に挿入される2枚のプ
レートからなる。これらのプレートの一方上には、透明
な導電性底部(ブロック)薄/m )ランジスタ、1群
の導電性アドレッシング行、および1群の導電性アドレ
ッシング列がある。
各トランジスタは1本の行に接続されたクリット、底部
に接続されたソースおよび1本の列に接続されたドレイ
ンを有している。第2のプレート上には、対向電極があ
る。
に接続されたソースおよび1本の列に接続されたドレイ
ンを有している。第2のプレート上には、対向電極があ
る。
かかるWIt造は第1図に示しである。簡略化した方法
テ、導’[ll:列12 オ!ヒ導?IC性行14、ト
ランジスタ20および4電性底部22を有する下方プレ
ート10および対向ft極24で被覆された上方プレー
ト24が示しである。
テ、導’[ll:列12 オ!ヒ導?IC性行14、ト
ランジスタ20および4電性底部22を有する下方プレ
ート10および対向ft極24で被覆された上方プレー
ト24が示しである。
第2図には、第1図の素子が説明されるディスプレイス
クリーン全体の等価回路が示しである。
クリーン全体の等価回路が示しである。
このスクリーンは適宜なビデオ′磁圧を供給する制a1
0路28に接続された導電性列12、および行了ドレッ
シング軍圧を供給する制御回路301C接続された導電
性行14からなる。破線において、ディスプレイスクリ
ーンの画像点32を示す。これらの画像点は導′心性行
14と列12の交点に置かれる。これらの画像褪32(
−2た「ピクセル」または「エルデイム」と呼ばれる)
は各々トランジスタ20およびコンデンサを含んでいる
。極板の一方はプレート10上に配置された導電性底部
22により構成されかつ他方の極板は他方のプレート2
4上に配置された対向電極26によって構成される。
0路28に接続された導電性列12、および行了ドレッ
シング軍圧を供給する制御回路301C接続された導電
性行14からなる。破線において、ディスプレイスクリ
ーンの画像点32を示す。これらの画像点は導′心性行
14と列12の交点に置かれる。これらの画像褪32(
−2た「ピクセル」または「エルデイム」と呼ばれる)
は各々トランジスタ20およびコンデンサを含んでいる
。極板の一方はプレート10上に配置された導電性底部
22により構成されかつ他方の極板は他方のプレート2
4上に配置された対向電極26によって構成される。
この図において、導電性列(列12かまたは行14)の
切断の場合において、切断された列の部分は制御回路2
8または60により引き出される制御電圧をもはや支持
しない。
切断の場合において、切断された列の部分は制御回路2
8または60により引き出される制御電圧をもはや支持
しない。
これは結果としてこの列部分に接続されるエルデイムの
罪作![−生じ、このことはディスプレイスクリーン上
に非常に明白な寄生作用によって表現される。この作用
は例えば黒いスクリーンの背景上で切断された列の部分
に接続された欠陥のあるエルデイムに対応する白い筋と
なるかも知れない。
罪作![−生じ、このことはディスプレイスクリーン上
に非常に明白な寄生作用によって表現される。この作用
は例えば黒いスクリーンの背景上で切断された列の部分
に接続された欠陥のあるエルデイムに対応する白い筋と
なるかも知れない。
本発明はこの不都合を改善することにある。このために
、本発明は導電性行または列の切断がOの切断に工って
絶縁されたエルデイムを役に立たなくするのを回避せし
める能動マトリクスのディスプレイスクリーンを提案す
る。この結果はそれらの間に抵抗を介して導′rILa
行および列の端部を接続することに工って得られる。
、本発明は導電性行または列の切断がOの切断に工って
絶縁されたエルデイムを役に立たなくするのを回避せし
める能動マトリクスのディスプレイスクリーンを提案す
る。この結果はそれらの間に抵抗を介して導′rILa
行および列の端部を接続することに工って得られる。
より詳細には、本発明は、公知の方法で、液晶がそれら
の+S]に挿入される第1および第2の透明プレートか
らナリ、第1プレートがディスプレイ素子を画成する導
電性底部および複数の行および列f(よって組織された
複数のアドレッシングを電極列を含み、これらの電極列
がディスプレイ制御回路に接続され、第2プレートが対
向電極を含む能動マトリクスのディスプレイスクリーン
を目的とする。本発明による能動マトリクスのディスプ
レイスクリーンの特徴的な原理によれば、電極列はそれ
らの間で抵抗を介してそれらの端部に接続される。
の+S]に挿入される第1および第2の透明プレートか
らナリ、第1プレートがディスプレイ素子を画成する導
電性底部および複数の行および列f(よって組織された
複数のアドレッシングを電極列を含み、これらの電極列
がディスプレイ制御回路に接続され、第2プレートが対
向電極を含む能動マトリクスのディスプレイスクリーン
を目的とする。本発明による能動マトリクスのディスプ
レイスクリーンの特徴的な原理によれば、電極列はそれ
らの間で抵抗を介してそれらの端部に接続される。
本発明の好適な実施方法によれば、各抵抗各電極列の抵
抗より非常に大きい制御回路の出力インピーダンスより
大きい値R5を有し、Rs/2は、Raが検討される行
または列の各ディスプレイ素子の特性インピーダンスで
ありかつnが前記行または列上に同時に作用する能m素
子の数である場合にRagばり非常に低い。
抗より非常に大きい制御回路の出力インピーダンスより
大きい値R5を有し、Rs/2は、Raが検討される行
または列の各ディスプレイ素子の特性インピーダンスで
ありかつnが前記行または列上に同時に作用する能m素
子の数である場合にRagばり非常に低い。
本発明によるディスプレイスクリーンの変形例は帯電防
止保護を提供する。このために、それらの間に複数の行
を接続する抵抗網およびそれらの間に複数の列を接続す
る抵抗網は抵抗Rsに等しいかまたは近い値の抵抗Rp
Vcよって相互に接続される。
止保護を提供する。このために、それらの間に複数の行
を接続する抵抗網およびそれらの間に複数の列を接続す
る抵抗網は抵抗Rsに等しいかまたは近い値の抵抗Rp
Vcよって相互に接続される。
好適な実施方法によれば、抵抗RsおよびRpの組合せ
はディスプレイスクリーンを一巡する抵抗性テープに工
って構成され、このテープは行および列と接触する。
はディスプレイスクリーンを一巡する抵抗性テープに工
って構成され、このテープは行および列と接触する。
本発明は添付図面を参照して単なる例示でかつ限定され
ない以下の説明t−読むことにより明らかとなる。
ない以下の説明t−読むことにより明らかとなる。
第3図において、本発明によるディスプレイスクリーン
の第1プレート10上に配置された導′成性行14が示
しである。これらの行14は抵抗RI。
の第1プレート10上に配置された導′成性行14が示
しである。これらの行14は抵抗RI。
全盲しかつ制御回路60に接続される。
本発明の特徴的原理によれば、行14はそれらの間で抵
抗Rsを介してそれらの端部に接続される。
抗Rsを介してそれらの端部に接続される。
同様に、ディスプレイスクリーンの第1プレート10に
配置された導電性列はそれらの間で抵抗Rsを介してそ
れらの端部に接続される(図示せず鬼これらの抵抗は、
1本の行おたび/または1本の列の切断の場合に、隣接
する行および/または列のr「位の合計の半分に等しい
電位に切断された行および/または列の部分を支持させ
る行および/または列の冗長を形成する。
配置された導電性列はそれらの間で抵抗Rsを介してそ
れらの端部に接続される(図示せず鬼これらの抵抗は、
1本の行おたび/または1本の列の切断の場合に、隣接
する行および/または列のr「位の合計の半分に等しい
電位に切断された行および/または列の部分を支持させ
る行および/または列の冗長を形成する。
W、4図には、導電性行の考え得る他の配titを示す
。行14はプレート10の右側に配置される回路30お
Lびプレート10の左側に回路60に関連して配置され
る制御回路30′に交互に接続される。
。行14はプレート10の右側に配置される回路30お
Lびプレート10の左側に回路60に関連して配置され
る制御回路30′に交互に接続される。
かくして、ディスプレイスクリーンの第1プレート10
は、交互に、制副回#!130に接続された導電性行1
4、制御回路30′に接続された導電性行14、制御回
路30に接続された導電性行14等からなる。
は、交互に、制副回#!130に接続された導電性行1
4、制御回路30′に接続された導電性行14、制御回
路30に接続された導電性行14等からなる。
行14はそれらの間で抵抗Rs(i−介してそ!tらの
2つの端部に接続される。
2つの端部に接続される。
第3図の変形例に訃けるように、これらの抵抗は、1本
の行の切断の場合において、切断された行と同様な制御
回路に接続された隣接する行の′電位の合計の半分に等
しい電位に切断された行の部分を支持させる行冗長を形
成する。
の行の切断の場合において、切断された行と同様な制御
回路に接続された隣接する行の′電位の合計の半分に等
しい電位に切断された行の部分を支持させる行冗長を形
成する。
同様に、導電性列12はプレート10上で上方にかつ下
方に配置された2つの制御回路に交互に接続される。
方に配置された2つの制御回路に交互に接続される。
抵抗Rsはディスプレイスクリーンの良好な作用を損な
わない念めに多数の条件と実証しなければならない。
わない念めに多数の条件と実証しなければならない。
まず最初に、抵抗Rsは制御回路の出力インピーダンス
より大たくなければならない。この条件は制御回路の利
用の限界内に置きかつ制御回路を過負荷にしないことを
許容する。次に抵抗Rsは行および/または列の抵抗よ
り非常に大きい。この条件は等電位を残すような切断さ
れない行および列を許容する。最後に、抵抗RSはRa
がディスプレイ素子の特性インピーダンスでnが行また
は列に同時に作用する素子の数である場合に2Ra/n
より非常に低くなければならない。この条件は、切断さ
れた列の部分が、隣接する列の電位の全体の半分に等し
い電位に支持されることを許容する。
より大たくなければならない。この条件は制御回路の利
用の限界内に置きかつ制御回路を過負荷にしないことを
許容する。次に抵抗Rsは行および/または列の抵抗よ
り非常に大きい。この条件は等電位を残すような切断さ
れない行および列を許容する。最後に、抵抗RSはRa
がディスプレイ素子の特性インピーダンスでnが行また
は列に同時に作用する素子の数である場合に2Ra/n
より非常に低くなければならない。この条件は、切断さ
れた列の部分が、隣接する列の電位の全体の半分に等し
い電位に支持されることを許容する。
次に、邂極列(行または列)の切断の場合における、本
発明によるディスプレイスクリーンの制御を説明する。
発明によるディスプレイスクリーンの制御を説明する。
制御回路28または60が合成ビデオ制御信号を供給、
するとき、切断された列の部分は隣接する列の電位の合
計の半分に等しい電位に支持される。
するとき、切断された列の部分は隣接する列の電位の合
計の半分に等しい電位に支持される。
切断によって絶縁されたエルデイムはかくして列を受容
する制御ビデオ電位に近づく平均のビデオ電位によって
制御される。より正確には、第5図において、切断され
た導電性行の部分の制御を示すタイミングチャートが示
される。部分aは1本の行、すなわち最終的にこの行に
接続されるトランジスタのグリッドに印加される電圧V
、をホす。
する制御ビデオ電位に近づく平均のビデオ電位によって
制御される。より正確には、第5図において、切断され
た導電性行の部分の制御を示すタイミングチャートが示
される。部分aは1本の行、すなわち最終的にこの行に
接続されるトランジスタのグリッドに印加される電圧V
、をホす。
指数nは行の°順番を示す。電圧Vは遮断値VBおよび
解放値ちを有するパルスの形の信号である。行nの各画
像点は行電圧V。がVDvc等しい時間間隔TLnの間
中作動する。破線において行n′−1およびn+1に印
加される電圧がそして実線において行nに印加される電
圧が示される。
解放値ちを有するパルスの形の信号である。行nの各画
像点は行電圧V。がVDvc等しい時間間隔TLnの間
中作動する。破線において行n′−1およびn+1に印
加される電圧がそして実線において行nに印加される電
圧が示される。
導電性列12上に制御回路28によって供給される制御
信号はビデオ信号(図示せず〕である。
信号はビデオ信号(図示せず〕である。
部分すは切断されたと見做される行nの部分に接続され
るトランジスタのグリッドに印加される電圧を示す。抵
抗R51Cよって形成される行冗長(冗長#J)により
、切断された行の部分は行n−1および行n + 1の
電位の合計の半分に等しい電位に支持される。理解でき
るように、この電位は解放電圧VDより低い状態に留ま
る。これらの条件において、切断された行の部分は対応
する画像点を作動させしめない電位に支持される。この
制御はそれゆえ本発明によるディスプレイスクリーンに
適用し14÷ない。
るトランジスタのグリッドに印加される電圧を示す。抵
抗R51Cよって形成される行冗長(冗長#J)により
、切断された行の部分は行n−1および行n + 1の
電位の合計の半分に等しい電位に支持される。理解でき
るように、この電位は解放電圧VDより低い状態に留ま
る。これらの条件において、切断された行の部分は対応
する画像点を作動させしめない電位に支持される。この
制御はそれゆえ本発明によるディスプレイスクリーンに
適用し14÷ない。
第6図には、考え得る制御に対応するタイミングチャー
トが示しである。
トが示しである。
部分aは行n−1.n、n+11c印加される電圧Vを
示す。この電圧はまた解放値VDおよび遮断値VBヲ示
す。行nの各画像点は電圧V。がその間中VDVC等し
い間隔TLnの間中作動する。
示す。この電圧はまた解放値VDおよび遮断値VBヲ示
す。行nの各画像点は電圧V。がその間中VDVC等し
い間隔TLnの間中作動する。
破線において、行n−1およびn+1にそれぞれ印加さ
れる電圧を示す。これらの行n−1およびn+IUそれ
ぞれ行アドレッシングQ 間TLn−1およびTLn+
1を有する。
れる電圧を示す。これらの行n−1およびn+IUそれ
ぞれ行アドレッシングQ 間TLn−1およびTLn+
1を有する。
行アドレッシング時間TLn−1,TLn、TLn+1
は重なり白い、したがって3つのアドレッシング時間の
重畳に対応する間隔T1の間中、3本の行Ln−1,L
nおよびLn+1は、同時に、解放電圧に等しい電圧V
。
は重なり白い、したがって3つのアドレッシング時間の
重畳に対応する間隔T1の間中、3本の行Ln−1,L
nおよびLn+1は、同時に、解放電圧に等しい電圧V
。
全受容する。
部分すは切断されたと見做される行nの部分が支持され
る電圧を示す。この電圧は行n−1およびn+1のIF
圧の合計の半分に等しい。理解で^る工うに、間隔Ti
の間中、行n−1および行n+1の?n位の合計の半分
は解放電圧VDに等しい。切断された行の部分はかくし
てこの行の部分に接続された画像点をr「拗せしめる電
位に支持される。
る電圧を示す。この電圧は行n−1およびn+1のIF
圧の合計の半分に等しい。理解で^る工うに、間隔Ti
の間中、行n−1および行n+1の?n位の合計の半分
は解放電圧VDに等しい。切断された行の部分はかくし
てこの行の部分に接続された画像点をr「拗せしめる電
位に支持される。
、 第7図には、導電性列12および4電性行14から
組織される電極列が示しである。導電性列12はFX1
プレート10の上方に配置される制御回路28にかつ下
方に配置される制御回路28′に交互に接続される。
組織される電極列が示しである。導電性列12はFX1
プレート10の上方に配置される制御回路28にかつ下
方に配置される制御回路28′に交互に接続される。
導電性行14は右方に配置される制御回路30にかつ左
方に配置される制御回路30′に交互に接続される。
方に配置される制御回路30′に交互に接続される。
すべての導電性行および列にそれらの間で抵抗網Rsを
介してそれらの端部に接続される。それらの間に行14
を接続する抵抗網およびそれらの間に列12を接続する
抵抗網は抵抗Rpを介して相互に接続される。
介してそれらの端部に接続される。それらの間に行14
を接続する抵抗網およびそれらの間に列12を接続する
抵抗網は抵抗Rpを介して相互に接続される。
Rpの値はRsの値に等しいかまたは近い。任意の行1
4と列12との間の最大インピーダンスはnL+nc/
2・Rs程度であり、nLおよびnCはそれぞれディス
プレイスクリーンの行および列の数に対応する。このイ
ンピーダンスはディスプレイスクリーンの実施および操
作の間中性および列の電位を等しくする傾向がある。こ
れはディスプレイスクリーンの操作のときまたは実施の
とき発生するかも知れない静電気の蓄積に対してスクリ
ーンを保護する結果となる。かくして行および列の交差
におけるこのような電荷の出現は抑制される。抵抗Rp
ヲ介しての抵抗網Rsのこの相互接続はそれゆえディス
プレイスクリーンの帯電防止保護ヲ得させる。
4と列12との間の最大インピーダンスはnL+nc/
2・Rs程度であり、nLおよびnCはそれぞれディス
プレイスクリーンの行および列の数に対応する。このイ
ンピーダンスはディスプレイスクリーンの実施および操
作の間中性および列の電位を等しくする傾向がある。こ
れはディスプレイスクリーンの操作のときまたは実施の
とき発生するかも知れない静電気の蓄積に対してスクリ
ーンを保護する結果となる。かくして行および列の交差
におけるこのような電荷の出現は抑制される。抵抗Rp
ヲ介しての抵抗網Rsのこの相互接続はそれゆえディス
プレイスクリーンの帯電防止保護ヲ得させる。
次に抵抗RsおよびRpの実施方法を説明する。
Rs Vcllせられた条件はこれらの抵抗および行お
よび列の実施に関して強制されたものを導く。
よび列の実施に関して強制されたものを導く。
第1の条件は抵抗Rsを制御回路の出力インピーダンス
より高くさせる。それゆえRsの値は小さ過ぎてはなら
ない。例えばRsの値は、制御回路が10ボルトの制御
電圧下で各行または列について0.1mAをもはや供給
できないとき100にΩ以上またはそれに等しい。
より高くさせる。それゆえRsの値は小さ過ぎてはなら
ない。例えばRsの値は、制御回路が10ボルトの制御
電圧下で各行または列について0.1mAをもはや供給
できないとき100にΩ以上またはそれに等しい。
@2の条件は列12および行14がRsより非常に小さ
い抵抗値を有することを意味する。例えば!極列の抵抗
は1〜10にΩ程度にすべきである。
い抵抗値を有することを意味する。例えば!極列の抵抗
は1〜10にΩ程度にすべきである。
この強制は実際上行または列の実施のためスズおよびイ
ンジウム酸化物(ITO)のごとき導電性酸化物の利用
を排除する。
ンジウム酸化物(ITO)のごとき導電性酸化物の利用
を排除する。
これらすべての条件および強制の組合せはアルミニウム
のような小さい抵抗の金属からなる導電性の行°および
列の実施を課する。
のような小さい抵抗の金属からなる導電性の行°および
列の実施を課する。
第8図には、第7図に関連して説明したような帯電防止
保護の場合における抵抗網の実施例を示す。抵抗Rsお
よびRpの組合せはプレートを一巡する抵抗性テープ3
21Cよって得られる。このテープ32Fi行14およ
び列12と接触する。このテープ62は好ましくはスズ
およびインジウム酸化物によって実施される。例えば画
像点が250μm程度の幅を有するときかつRsの抵抗
値が100にΩ程度であるとき、テープ32の幅eは2
5μm程度である。
保護の場合における抵抗網の実施例を示す。抵抗Rsお
よびRpの組合せはプレートを一巡する抵抗性テープ3
21Cよって得られる。このテープ32Fi行14およ
び列12と接触する。このテープ62は好ましくはスズ
およびインジウム酸化物によって実施される。例えば画
像点が250μm程度の幅を有するときかつRsの抵抗
値が100にΩ程度であるとき、テープ32の幅eは2
5μm程度である。
テープ62は第1プレートのマトリクスの製造方法の第
1段階のときITOの堆積により得られることができる
。この方法で、抵抗テープ32はスクリーンの製造方法
の次の段階のときの帯電防止保護を生じる。
1段階のときITOの堆積により得られることができる
。この方法で、抵抗テープ32はスクリーンの製造方法
の次の段階のときの帯電防止保護を生じる。
第1図は従来の能動マl−IJクスのディスプレイスク
リーンの構造を示す概略図、 第2図は第1図のディスプレイスクリーン全体の等価回
路を示す概略図、 第3図は本発明によるディスプレイスクリーンの第1プ
レート上に配置された導電性行を示す概略図、 第4図は導電性行の考え得る他の配置を示す概略図、 第5図は切断された導電性行の部分の制御を示すタイミ
ングチャート、 第6図は切断された導電性行の部分の制御の変形例金示
すタイミングチャート、 第7図は帯電防止保護を得るのに利用される抵抗の組合
せを示す概略図、 !8図は行と列との間の結合の抵抗を得させる抵抗テー
プを示す概略図である。 図中、符号10は第1プレート、12は列、14は行、
22は導電性底部、24は第2プレート、26は対向1
1f極、32は抵抗テープである。 代理人 弁理士 佐 々 木 清 隆τ−(外3名)シ
、。 ・7゛コ U) d : q〕 ムー
リーンの構造を示す概略図、 第2図は第1図のディスプレイスクリーン全体の等価回
路を示す概略図、 第3図は本発明によるディスプレイスクリーンの第1プ
レート上に配置された導電性行を示す概略図、 第4図は導電性行の考え得る他の配置を示す概略図、 第5図は切断された導電性行の部分の制御を示すタイミ
ングチャート、 第6図は切断された導電性行の部分の制御の変形例金示
すタイミングチャート、 第7図は帯電防止保護を得るのに利用される抵抗の組合
せを示す概略図、 !8図は行と列との間の結合の抵抗を得させる抵抗テー
プを示す概略図である。 図中、符号10は第1プレート、12は列、14は行、
22は導電性底部、24は第2プレート、26は対向1
1f極、32は抵抗テープである。 代理人 弁理士 佐 々 木 清 隆τ−(外3名)シ
、。 ・7゛コ U) d : q〕 ムー
Claims (1)
- 【特許請求の範囲】 (1)液晶がそれらの間に挿入される第1および第2の
透明プレートからなり、前記第1プレートがディスプレ
イ素子を画成する導電性底部および複数の行および列に
よつて組織された複数のアドレッシング電極列を含み、
これらの電極列がディスプレイ制御回路に接続され、前
記第2プレートが対向電極を含む能動マトリクスのディ
スプレイスクリーンにおいて、前記複数の電極列はこれ
らの間で複数の抵抗を介してそれらの端部に接続される
ことを特徴とする能動マトリクスのディスプレイスクリ
ーン。 (2)各抵抗は各電極列の抵抗より非常に大きい前記制
御回路の出力インピーダンスより大きい値Rsを有し、
Rs/2は、Raが検討される行または列の各ディスプ
レイ素子の特性インピーダンスでありかつnが前記行ま
たは列上に同時に作用する能動素子の数である場合にR
a/nより非常に低いことを特徴とする特許請求の範囲
第1項に記載の能動マトリクスのディスプレイスクリー
ン。 (8)それらの間に複数の行を接続する前記抵抗網およ
びそれらの間に複数の列を接続する抵抗網は前記抵抗R
sに等しいかまたは近い値の抵抗Rpによつて相互に接
続されることを特徴とする特許請求の範囲第1項に記載
の能動マトリクスのディスプレイスクリーン。 (4)抵抗RsおよびRpの組合せは前記ディスプレイ
スクリーンを一巡する抵抗性テープによつて構成され、
このテープは前記行および前記列と接触することを特徴
とする特許請求の範囲第3項に記載の能動マトリクスの
ディスプレイスクリーン。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8601081A FR2593629B1 (fr) | 1986-01-27 | 1986-01-27 | Ecran d'affichage a matrice active et a redondance lignes et colonnes |
FR8601081 | 1986-01-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62209417A true JPS62209417A (ja) | 1987-09-14 |
JPH0715540B2 JPH0715540B2 (ja) | 1995-02-22 |
Family
ID=9331495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62015306A Expired - Fee Related JPH0715540B2 (ja) | 1986-01-27 | 1987-01-27 | 能動マトリクスのデイスプレイスクリ−ン |
Country Status (6)
Country | Link |
---|---|
US (1) | US4789857A (ja) |
EP (1) | EP0236167B1 (ja) |
JP (1) | JPH0715540B2 (ja) |
CA (1) | CA1281824C (ja) |
DE (1) | DE3773230D1 (ja) |
FR (1) | FR2593629B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02106722A (ja) * | 1988-10-14 | 1990-04-18 | Matsushita Electric Ind Co Ltd | マトリクス型画像表示装置の保護回路及びマトリクス型画像表示装置の製造方法と検査方法 |
JPH04136816A (ja) * | 1990-09-27 | 1992-05-11 | Sharp Corp | 液晶表示装置 |
JP2001318644A (ja) * | 2000-05-08 | 2001-11-16 | Toshiba Electronic Engineering Corp | 平面表示パネル |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6091392A (en) * | 1987-11-10 | 2000-07-18 | Seiko Epson Corporation | Passive matrix LCD with drive circuits at both ends of the scan electrode applying equal amplitude voltage waveforms simultaneously to each end |
US4922240A (en) * | 1987-12-29 | 1990-05-01 | North American Philips Corp. | Thin film active matrix and addressing circuitry therefor |
JPH02137828A (ja) * | 1988-11-18 | 1990-05-28 | Seiko Instr Inc | 電気光学装置の入力保護装置 |
DE69013239T2 (de) * | 1989-06-20 | 1995-05-04 | Sharp Kk | Matrixanzeigevorrichtung. |
JP2764139B2 (ja) * | 1989-10-20 | 1998-06-11 | ホシデン・フィリップス・ディスプレイ株式会社 | アクティブマトリックス液晶表示素子 |
JP3052337B2 (ja) * | 1990-06-01 | 2000-06-12 | セイコーエプソン株式会社 | 液晶表示装置 |
US5298891A (en) * | 1991-04-18 | 1994-03-29 | Thomson, S.A. | Data line defect avoidance structure |
US5220443A (en) * | 1991-04-29 | 1993-06-15 | Nec Corporation | Matrix wiring substrate and active matrix display having non-linear resistance elements for electrostatic discharge protection |
JPH05181149A (ja) * | 1991-12-27 | 1993-07-23 | Rohm Co Ltd | 液晶表示素子の電極構造 |
US5233448A (en) * | 1992-05-04 | 1993-08-03 | Industrial Technology Research Institute | Method of manufacturing a liquid crystal display panel including photoconductive electrostatic protection |
US5555001A (en) * | 1994-03-08 | 1996-09-10 | Prime View Hk Limited | Redundant scheme for LCD display with integrated data driving circuit |
KR0145902B1 (ko) * | 1995-01-27 | 1998-09-15 | 김광호 | 박막트랜지스터 액정디스플레이 소자의 저항부 및 그 제조방법 |
KR970707464A (ko) * | 1995-09-11 | 1997-12-01 | 요트. 에스. 슈루페 | 액정 디스플레이 장치(Liquid crystal disaplay device) |
KR100195276B1 (ko) * | 1995-12-01 | 1999-06-15 | 윤종용 | 구동회로를 내장한 액정 표시장치 및 그 구동방법 |
US6518945B1 (en) | 1997-07-25 | 2003-02-11 | Aurora Systems, Inc. | Replacing defective circuit elements by column and row shifting in a flat-panel display |
KR100803163B1 (ko) * | 2001-09-03 | 2008-02-14 | 삼성전자주식회사 | 액정표시장치 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61228491A (ja) * | 1985-04-02 | 1986-10-11 | 株式会社日立製作所 | 表示装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH529421A (de) * | 1971-03-30 | 1972-10-15 | Bbc Brown Boveri & Cie | Schaltungsanordnung zur Aussteuerung matrixförmig adressierbarer flüssigkristalliner Lichtventile |
US4368523A (en) * | 1979-12-20 | 1983-01-11 | Tokyo Shibaura Denki Kabushiki Kaisha | Liquid crystal display device having redundant pairs of address buses |
FR2533072B1 (fr) * | 1982-09-14 | 1986-07-18 | Coissard Pierre | Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs |
US4537471A (en) * | 1983-12-23 | 1985-08-27 | Hughes Aircraft Company | Liquid crystal pixel driver circuit and matrix display |
-
1986
- 1986-01-27 FR FR8601081A patent/FR2593629B1/fr not_active Expired
-
1987
- 1987-01-23 EP EP87400159A patent/EP0236167B1/fr not_active Expired - Lifetime
- 1987-01-23 DE DE8787400159T patent/DE3773230D1/de not_active Expired - Lifetime
- 1987-01-26 CA CA000528179A patent/CA1281824C/fr not_active Expired - Lifetime
- 1987-01-27 JP JP62015306A patent/JPH0715540B2/ja not_active Expired - Fee Related
- 1987-01-27 US US07/007,193 patent/US4789857A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61228491A (ja) * | 1985-04-02 | 1986-10-11 | 株式会社日立製作所 | 表示装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02106722A (ja) * | 1988-10-14 | 1990-04-18 | Matsushita Electric Ind Co Ltd | マトリクス型画像表示装置の保護回路及びマトリクス型画像表示装置の製造方法と検査方法 |
JPH04136816A (ja) * | 1990-09-27 | 1992-05-11 | Sharp Corp | 液晶表示装置 |
JP2001318644A (ja) * | 2000-05-08 | 2001-11-16 | Toshiba Electronic Engineering Corp | 平面表示パネル |
Also Published As
Publication number | Publication date |
---|---|
FR2593629A1 (fr) | 1987-07-31 |
EP0236167A1 (fr) | 1987-09-09 |
DE3773230D1 (de) | 1991-10-31 |
FR2593629B1 (fr) | 1988-03-18 |
EP0236167B1 (fr) | 1991-09-25 |
JPH0715540B2 (ja) | 1995-02-22 |
US4789857A (en) | 1988-12-06 |
CA1281824C (fr) | 1991-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62209417A (ja) | 能動マトリクスのデイスプレイスクリ−ン | |
US4851827A (en) | Matrix display devices with redundant driving transistor arrangement for improved fault tolerance | |
EP0506875B1 (en) | Scanned liquid crystal display with select scanner redundancy | |
US4114070A (en) | Display panel with simplified thin film interconnect system | |
US4406997A (en) | Method and means for minimizing the effect of short circuits in flat panel displays | |
US5132677A (en) | Active matrix-addressed display devices | |
JPS62119574A (ja) | 制御トランジスタを使用する電気光学表示スクリ−ン | |
CN85108819A (zh) | 改进传真电报书写头 | |
US4961630A (en) | Liquid crystal display with auxiliary pixel capacitance interconnected through substrate | |
US5442469A (en) | Electro-optical display device with electrostatic breakdown control means | |
JPS61193128A (ja) | マトリクス型表示装置 | |
EP0345887B1 (en) | Matrix display devices | |
US4782337A (en) | Matrix display device comprising two groups of row electrodes and two column electrodes for image element and its control process | |
JPS63183484A (ja) | マトリクス型表示装置 | |
JPS61228491A (ja) | 表示装置 | |
JPH11174970A (ja) | 薄膜デバイス | |
JP2947697B2 (ja) | 液晶表示装置の駆動方法 | |
EP0406975A2 (en) | Active matrix-addressed display devices | |
JPH0527218A (ja) | 液晶表示装置 | |
JPS61145597A (ja) | アクティブマトリクス表示装置 | |
JP2737002B2 (ja) | 強誘電性液晶素子 | |
JPS63250627A (ja) | 電気光学装置 | |
JP3185265B2 (ja) | 液晶表示装置 | |
JPS5872984A (ja) | 液晶表示装置 | |
JPS61250696A (ja) | アクテイブマトリクス表示素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |