JPS62208135A - 計算機システムの試験方法 - Google Patents
計算機システムの試験方法Info
- Publication number
- JPS62208135A JPS62208135A JP61051902A JP5190286A JPS62208135A JP S62208135 A JPS62208135 A JP S62208135A JP 61051902 A JP61051902 A JP 61051902A JP 5190286 A JP5190286 A JP 5190286A JP S62208135 A JPS62208135 A JP S62208135A
- Authority
- JP
- Japan
- Prior art keywords
- test
- devices
- computer system
- information table
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 89
- 238000000034 method Methods 0.000 claims description 15
- VLCQZHSMCYCDJL-UHFFFAOYSA-N tribenuron methyl Chemical group COC(=O)C1=CC=CC=C1S(=O)(=O)NC(=O)N(C)C1=NC(C)=NC(OC)=N1 VLCQZHSMCYCDJL-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 241000282414 Homo sapiens Species 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 241000282412 Homo Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、計算機システムの試験方法に関し、特に計
算機システムにおける被試験装置を自動的に認識し得る
計算機システムの試験方法に関するものである。
算機システムにおける被試験装置を自動的に認識し得る
計算機システムの試験方法に関するものである。
[従来の技術]
第2図はシステム試験における計算機のシステム構成図
であり、図において、(1)は中央処理装置及び主記憶
装置などを含む本体装置、(2)は試験プログラムの実
行等を行なう中央処理装置、(3)はプログラムやデー
タを格納しておく主記憶装置、(4)は主記憶装置(3
)に既に格納されているテストプログラム、(5)は計
算機システム(1)と人間とのコミュニケーションとし
て使われるシステム制御卓、(8a)〜(6n)は計算
機システム(1)に接続され試験される被試験装置群で
ある。
であり、図において、(1)は中央処理装置及び主記憶
装置などを含む本体装置、(2)は試験プログラムの実
行等を行なう中央処理装置、(3)はプログラムやデー
タを格納しておく主記憶装置、(4)は主記憶装置(3
)に既に格納されているテストプログラム、(5)は計
算機システム(1)と人間とのコミュニケーションとし
て使われるシステム制御卓、(8a)〜(6n)は計算
機システム(1)に接続され試験される被試験装置群で
ある。
次に動作について説明する0本体(1)はその主記憶装
置(3)に格納されているテストプログラム(4)を中
央処理装置(2)で逐次実行することでその動作が規定
されているわけだが、ここではその動作を本体(1)の
動作として説明を行なう。またシステム試験を行なうテ
ストプログラムが外部記憶装置からすでに主記憶装置(
3)内に格納されているものとして説明を行なう。
置(3)に格納されているテストプログラム(4)を中
央処理装置(2)で逐次実行することでその動作が規定
されているわけだが、ここではその動作を本体(1)の
動作として説明を行なう。またシステム試験を行なうテ
ストプログラムが外部記憶装置からすでに主記憶装置(
3)内に格納されているものとして説明を行なう。
テストプログラム(4)によってシステム試験を行なう
のに被試験装置の数、装置の種類、識別、装置アドレス
などプログラム実行に必要な情報がテストプログラムに
前もって知らされていなければならない。
のに被試験装置の数、装置の種類、識別、装置アドレス
などプログラム実行に必要な情報がテストプログラムに
前もって知らされていなければならない。
第4図は主記憶装置(3)内の配置図を示したもので、
テストプログラムのメイン実行部である処理プログラム
、テスト情報テーブル(lO)、ワーキング領域またバ
ッファ領域にわけられる。この内でテスト情報テーブル
(lO)には第4図に示すように被テスト装置の数、装
置のモデル番−)、装置の識別標識、装置のアドレスま
たオプション情報が含まれ、それぞれの被試験装置毎に
持っていなければならない。またこの情報はテストプロ
グラムを実行する前、操作(1によって指定されテスト
情報テーブル(10)に作成されていなければならない
。
テストプログラムのメイン実行部である処理プログラム
、テスト情報テーブル(lO)、ワーキング領域またバ
ッファ領域にわけられる。この内でテスト情報テーブル
(lO)には第4図に示すように被テスト装置の数、装
置のモデル番−)、装置の識別標識、装置のアドレスま
たオプション情報が含まれ、それぞれの被試験装置毎に
持っていなければならない。またこの情報はテストプロ
グラムを実行する前、操作(1によって指定されテスト
情報テーブル(10)に作成されていなければならない
。
第3図はテスト情報テーブルが作成される過程を示した
フローチャートである。
フローチャートである。
以下第3図のフローチャートについて説明する。テスト
プログラムが主記憶装置(3)上にロードされると、こ
のテストプログラムに制御が渡り先ず(ステップ111
)でメツセージをシステム制御卓(5)へ出力し、操作
員に対して(12)に示す先頭のメツセージでメツセー
ジ入力を要求する。
プログラムが主記憶装置(3)上にロードされると、こ
のテストプログラムに制御が渡り先ず(ステップ111
)でメツセージをシステム制御卓(5)へ出力し、操作
員に対して(12)に示す先頭のメツセージでメツセー
ジ入力を要求する。
次に(ステップ1la)テはPOINTERと口EV(
:NTをクリアする。このPOINTERは各被試験装
置に対するテスト情報の位置を示すものである。 DE
VCNTは被試験装置の数を示す。
:NTをクリアする。このPOINTERは各被試験装
置に対するテスト情報の位置を示すものである。 DE
VCNTは被試験装置の数を示す。
次に(ステップl1m)に移り、操作員はシステム制御
卓(5)から試験しようとする装置のモデル番号(MO
DEL No)、識別標識(DEV−In)、装置アト
L/ス(DEV ADDRESS)を順次入力する0次
に(ステップ1 in)へ移り、今人力された文字が終
了コート(END)かどうか判定しもしそうならばメツ
セージ入力は終了し、テストプログラムはこれら入力さ
れたテスト情報に従って試験を開始する。(ステップ1
ln)でまだ終了コード(END)が人力されなければ
その入力された各テスト情報が正しいかどうかチェック
し、間違えであるならば再び(ステップl 1m)へ移
り再度メツセージ入力となる。
卓(5)から試験しようとする装置のモデル番号(MO
DEL No)、識別標識(DEV−In)、装置アト
L/ス(DEV ADDRESS)を順次入力する0次
に(ステップ1 in)へ移り、今人力された文字が終
了コート(END)かどうか判定しもしそうならばメツ
セージ入力は終了し、テストプログラムはこれら入力さ
れたテスト情報に従って試験を開始する。(ステップ1
ln)でまだ終了コード(END)が人力されなければ
その入力された各テスト情報が正しいかどうかチェック
し、間違えであるならば再び(ステップl 1m)へ移
り再度メツセージ入力となる。
(ステップ11Q)では入力されたこれらの情報をPO
INTERに従ってテスト情報テーブル(1G)に格納
する。テスト情報テーブル(lO)においてはMODE
Lは装置のモデル番号を示し、MODELIDは装置の
識別標識を示し、DEVADRは装置のアドレスを示す
。
INTERに従ってテスト情報テーブル(1G)に格納
する。テスト情報テーブル(lO)においてはMODE
Lは装置のモデル番号を示し、MODELIDは装置の
識別標識を示し、DEVADRは装置のアドレスを示す
。
1つの被試験装置に関する各テスト情報をテーブル(1
0)へ格納後(ステップ111)へ進み次の各テスト情
報収集の準ゼnを行なうため、変数であるPOINTE
Rと口EVCN丁に“1″を加算しくステップ1ie)
へ進み以下同様に上記各ステップを実行し被試験装置の
テスト情報を操作員の入力によって得る。 (12)は
先頭メツセージに応答して、被試験装置毎の各テスト情
報を人力したときの操作例を示したものである。このよ
うにI ENIIマークによってメツセージの人力が完
rするとテストプログラムは被試験装置のテストを開始
する。
0)へ格納後(ステップ111)へ進み次の各テスト情
報収集の準ゼnを行なうため、変数であるPOINTE
Rと口EVCN丁に“1″を加算しくステップ1ie)
へ進み以下同様に上記各ステップを実行し被試験装置の
テスト情報を操作員の入力によって得る。 (12)は
先頭メツセージに応答して、被試験装置毎の各テスト情
報を人力したときの操作例を示したものである。このよ
うにI ENIIマークによってメツセージの人力が完
rするとテストプログラムは被試験装置のテストを開始
する。
[発明が解決しようとする問題点]
従来のテストプログラムによるシステム試験力υ:は被
試験装置のモデル番号、標識、装置アドレスなどの装置
認識情報でなるテスト情報を人間によってその都度シス
テム制御卓を介入して入力しなければならないので操作
ミスなどが入りやすい欠点があり、テスト情報入力後も
、人為的に内容チェックをするなど試験に入るまでに時
間を費やすなどの問題点があった。
試験装置のモデル番号、標識、装置アドレスなどの装置
認識情報でなるテスト情報を人間によってその都度シス
テム制御卓を介入して入力しなければならないので操作
ミスなどが入りやすい欠点があり、テスト情報入力後も
、人為的に内容チェックをするなど試験に入るまでに時
間を費やすなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、被試験装置のテスト情報を人為的に指定する
ことなく、テストプログラムによってこれらの情報を認
識しテスト情報テーブルを作成することを1゛1的とす
る。
たもので、被試験装置のテスト情報を人為的に指定する
ことなく、テストプログラムによってこれらの情報を認
識しテスト情報テーブルを作成することを1゛1的とす
る。
[問題点を解決するための手段]
この発明に係る計算システムの試験方法は、予め計算機
システム中の記憶部へ中央処理装置が認識し得る全装置
の装置認識情報を記憶させ、システム試験実行時に上記
記憶部へメモリアクセス信号を送出すると共に、該アク
セス信号にノ、(づき装置に対してデータ入出力命令を
起動し、入出力命令を起動せしめたアクセス信5Jによ
って記憶部から構成される装置認識情報を記憶部の他の
領域へ格納しテスト情報テーブルを作成するものである
。
システム中の記憶部へ中央処理装置が認識し得る全装置
の装置認識情報を記憶させ、システム試験実行時に上記
記憶部へメモリアクセス信号を送出すると共に、該アク
セス信号にノ、(づき装置に対してデータ入出力命令を
起動し、入出力命令を起動せしめたアクセス信5Jによ
って記憶部から構成される装置認識情報を記憶部の他の
領域へ格納しテスト情報テーブルを作成するものである
。
[作用]
この発明による計算機システムの試験方法によれば、記
憶装置より各装置認識情報を読み出す為のメモリアクセ
ス信号に基づいて、計算システム中で稼動待機状態にあ
る装置を認識し、該認識時に記憶装置より読み出された
装置のモデル番−)。
憶装置より各装置認識情報を読み出す為のメモリアクセ
ス信号に基づいて、計算システム中で稼動待機状態にあ
る装置を認識し、該認識時に記憶装置より読み出された
装置のモデル番−)。
識別標識から成る装置認識情報を記憶部へ格納しシステ
ム試験に要するテスト情報テーブルを自動的に作成する
。
ム試験に要するテスト情報テーブルを自動的に作成する
。
[実施例]
以下、この発明の一実施例を図について説明する。シス
テム構成図は従来技術と同じで第2図となる。第2図の
各装置の説明については従来技術と同一・なので省略す
る。
テム構成図は従来技術と同じで第2図となる。第2図の
各装置の説明については従来技術と同一・なので省略す
る。
また、主記憶装置1(3)の配置図(第4図)について
も従来技術と同一なので省略する。従来技術とソ4なる
ところは主記憶装置(3)に存在するテストプログラム
の処理プログラム部であり、この動作については第1図
に示しである。第1図の各ステップの説明については以
下に述べる。
も従来技術と同一なので省略する。従来技術とソ4なる
ところは主記憶装置(3)に存在するテストプログラム
の処理プログラム部であり、この動作については第1図
に示しである。第1図の各ステップの説明については以
下に述べる。
次に動作について説明する。本体(1)はその主記憶装
置(3)に格納されているテストプログラム(4)を中
央処理装置(2)で逐次実行することでその動作が規定
されているわけだが、ここではその動作を本体(1)の
動作として説明を行なう、またシステム試験を行なうテ
ストプログラムが外部記憶装置からすでに主記憶装置(
3)内に格納されているものとして説明を行なう。
置(3)に格納されているテストプログラム(4)を中
央処理装置(2)で逐次実行することでその動作が規定
されているわけだが、ここではその動作を本体(1)の
動作として説明を行なう、またシステム試験を行なうテ
ストプログラムが外部記憶装置からすでに主記憶装置(
3)内に格納されているものとして説明を行なう。
テストプログラム(4)によってシステム試験を行なう
のに被試験装置の数、装置の種類、識別。
のに被試験装置の数、装置の種類、識別。
装置アドレスなどプログラム実行に必要な情報がテスト
プログラムに前もって知らされていなければならない。
プログラムに前もって知らされていなければならない。
第4図は主記憶装置(3)内の配置図を示したもので、
テストプログラムのメイン実行部である処理プログラム
、テスト情報テーブル(1o)、ワーキング領域またバ
ッファ領域にわけられる。この内でテスト情報テーブル
(lO)には第4図に示すように被テスト装置の数、装
置のモデル番号、装置の識別標識、装置のアドレスまた
オプション情報が含まれ、それぞれの被試験装置毎に持
っていなければならない、またこの情報はテストプログ
ラムを実行する前、操作員によって指定されテスト情報
テーブル(lO)に作成されていなければならない。
テストプログラムのメイン実行部である処理プログラム
、テスト情報テーブル(1o)、ワーキング領域またバ
ッファ領域にわけられる。この内でテスト情報テーブル
(lO)には第4図に示すように被テスト装置の数、装
置のモデル番号、装置の識別標識、装置のアドレスまた
オプション情報が含まれ、それぞれの被試験装置毎に持
っていなければならない、またこの情報はテストプログ
ラムを実行する前、操作員によって指定されテスト情報
テーブル(lO)に作成されていなければならない。
このテスト情報テーブルを作成するに当って。
先ず、予め計算機システム中の記憶部へ中央処理装置が
認識し得る全装置の装置認識情報を記憶させ、システム
試験実行時に上記記憶部へメモリアクセス信号を送出す
ると共に、該アクセス信号(以降センスコマンドと称す
る)に基づき装置([]EV)に対してデータ入出力命
令を起動し、入出力命令を起動せしめたアクセス信号に
よって記憶部から構成される装置認識情報を記憶部の他
の領域へ格納しテスト情報テーブルを作成するものであ
る。
認識し得る全装置の装置認識情報を記憶させ、システム
試験実行時に上記記憶部へメモリアクセス信号を送出す
ると共に、該アクセス信号(以降センスコマンドと称す
る)に基づき装置([]EV)に対してデータ入出力命
令を起動し、入出力命令を起動せしめたアクセス信号に
よって記憶部から構成される装置認識情報を記憶部の他
の領域へ格納しテスト情報テーブルを作成するものであ
る。
第1図はこのテーブルが自動作成される過程を示したフ
ローチャートである。
ローチャートである。
以下第1図のフローチャートについて説明する。テスト
プログラムが主記憶上にロードされると、このテストプ
ログラムに制御が渡り実行される。まず(ステップ1l
a)ではPOINTERとDEVCNTをクリアする。
プログラムが主記憶上にロードされると、このテストプ
ログラムに制御が渡り実行される。まず(ステップ1l
a)ではPOINTERとDEVCNTをクリアする。
このPOINTERは各被試験装置に対するテスト情報
の位置を示すものである。DEVCNTは被試験装置の
数を示す0次に(ステップ11b)に移りDEVを“0
”にセットする。これによってシステムが認識できる最
初の装置アドレスをセットする。(ステップ11c)で
はDEVに対して5ENSEコマンドを用いて入出力命
令を起動する。(テップ1id)ではこの入出力命令実
行の結果、DEVにセットされた被試験装置の装置アド
レスが認識されたかどうか調べられる。もし認識されな
ければ(ステップl1j)に進みこの装置は被試験装置
の対象からはずされる。認識されたなら (ステップ1
ie)へ進む。 (ステップ1ie)ではこの入出力命
令の結果、入出力割込みが発生したからどうが調べられ
る。もし発生しなければ(ステップ11j)へ進みの装
置は被試験装置の対象からはずされる。発生したなら(
ステップ1lf)へ進む、(ステップ1lf)では入出
力命令実行の結果、異常が認められたかどうか調べられ
る。もし異常が認められると(ステップ1lj)へ進み
、この装置は被試験対象からはずされる。異常がなかっ
たなら(ステップ11g)へ進む。(ステップ11g)
では5ENSEコマンドによって被試験装置の入出力命
令の起動が判定された際に記憶部から構成される装置の
モデル番号(MODEL) 、装置の識別標識(MOD
EL 10)をPOINTERに従ってテスト情報テー
ブル(lO)に格納する。
の位置を示すものである。DEVCNTは被試験装置の
数を示す0次に(ステップ11b)に移りDEVを“0
”にセットする。これによってシステムが認識できる最
初の装置アドレスをセットする。(ステップ11c)で
はDEVに対して5ENSEコマンドを用いて入出力命
令を起動する。(テップ1id)ではこの入出力命令実
行の結果、DEVにセットされた被試験装置の装置アド
レスが認識されたかどうか調べられる。もし認識されな
ければ(ステップl1j)に進みこの装置は被試験装置
の対象からはずされる。認識されたなら (ステップ1
ie)へ進む。 (ステップ1ie)ではこの入出力命
令の結果、入出力割込みが発生したからどうが調べられ
る。もし発生しなければ(ステップ11j)へ進みの装
置は被試験装置の対象からはずされる。発生したなら(
ステップ1lf)へ進む、(ステップ1lf)では入出
力命令実行の結果、異常が認められたかどうか調べられ
る。もし異常が認められると(ステップ1lj)へ進み
、この装置は被試験対象からはずされる。異常がなかっ
たなら(ステップ11g)へ進む。(ステップ11g)
では5ENSEコマンドによって被試験装置の入出力命
令の起動が判定された際に記憶部から構成される装置の
モデル番号(MODEL) 、装置の識別標識(MOD
EL 10)をPOINTERに従ってテスト情報テー
ブル(lO)に格納する。
(ステップ11h)ではpEVにセットされている装;
4アドレスをPOINTERに従って装置アドレス(D
EVADR)にセットする0次に(ステップ111)へ
進み次のノ1(準を行なうためPOINTERとDEV
CN↑を” t“増しくステップl1j)へ進む。(ス
テップ11」)では次の装置アドレスを作るためDEV
を” l ” 1曽す。(ステップI Ig)と(ステ
ップ11h)で被試験対象装置の情報がセットされる。
4アドレスをPOINTERに従って装置アドレス(D
EVADR)にセットする0次に(ステップ111)へ
進み次のノ1(準を行なうためPOINTERとDEV
CN↑を” t“増しくステップl1j)へ進む。(ス
テップ11」)では次の装置アドレスを作るためDEV
を” l ” 1曽す。(ステップI Ig)と(ステ
ップ11h)で被試験対象装置の情報がセットされる。
(ステップ1lk)ではこのシステムで認識できる最後
の装置アドレスまで行ったかどうか調べられ、もし最後
のアドレスに到達していないなら再び(ステップC)へ
進み以下同様に実行される。最後のアドレスまで実行し
たなら被試験対象の構成情報のセットが終了する。
の装置アドレスまで行ったかどうか調べられ、もし最後
のアドレスに到達していないなら再び(ステップC)へ
進み以下同様に実行される。最後のアドレスまで実行し
たなら被試験対象の構成情報のセットが終了する。
なお、L記の実施例は計算機のうちで比較的規模の大き
いシステムについて説明したが、ミニコンさらにそれ以
下の計算機システムであってもよく上記実施例と同様か
あるいはそれ以上の効果を発揮することができる。
いシステムについて説明したが、ミニコンさらにそれ以
下の計算機システムであってもよく上記実施例と同様か
あるいはそれ以上の効果を発揮することができる。
[発明の効果]
以」二のように、この発明によれば従来人間が被試験装
置を1つ1つ指定していたが、自動的に被試験装置を指
定することにより操作時間の短縮及び操作ミスを防ぐこ
とができるなどの効果がある。
置を1つ1つ指定していたが、自動的に被試験装置を指
定することにより操作時間の短縮及び操作ミスを防ぐこ
とができるなどの効果がある。
第1図はこの発明の一実施例による計算機システムの試
験方法におけるテスト情報テーブルの作成方法を示すフ
ローチャート、第2図は計算機システムの概略構成図第
3図は従来のテスト情報テーブルの作成方法を示すフロ
ーチャート、第4図は主記憶装置のメモリマツプを示す
図である。 図において、 (1)は本体装置、 (2)は中央処理装置、(3)
は主記憶’A m、(4)はテストプログラム、(5)
システム制御卓。 (6a)〜(6n)は被装置。 (10)はテスト情報テーブル、 (lla)〜(IIQ)は制御手順の各ステップ、(1
2)は従来の操作例である。 代 理 人 大 岩 増 雄第1図 第2図 3;主書t)、搗象1 6a〜6n:幇1へ青蛸采1 第3図 第4図 手続補正書(自発) 特許庁長官殿 01、事件の表
示 特願昭61−051902号2、発明の名称 計算機システムの試験方法 3、補正をする者 明細占の図面の簡単な説明の欄。 ”°へ ′i 6、補正の内容 明細書第13頁第13行の「被装置」という記載をへ試
験装首」と補正する。 以 土
験方法におけるテスト情報テーブルの作成方法を示すフ
ローチャート、第2図は計算機システムの概略構成図第
3図は従来のテスト情報テーブルの作成方法を示すフロ
ーチャート、第4図は主記憶装置のメモリマツプを示す
図である。 図において、 (1)は本体装置、 (2)は中央処理装置、(3)
は主記憶’A m、(4)はテストプログラム、(5)
システム制御卓。 (6a)〜(6n)は被装置。 (10)はテスト情報テーブル、 (lla)〜(IIQ)は制御手順の各ステップ、(1
2)は従来の操作例である。 代 理 人 大 岩 増 雄第1図 第2図 3;主書t)、搗象1 6a〜6n:幇1へ青蛸采1 第3図 第4図 手続補正書(自発) 特許庁長官殿 01、事件の表
示 特願昭61−051902号2、発明の名称 計算機システムの試験方法 3、補正をする者 明細占の図面の簡単な説明の欄。 ”°へ ′i 6、補正の内容 明細書第13頁第13行の「被装置」という記載をへ試
験装首」と補正する。 以 土
Claims (1)
- 計算機システムの主記憶装置に記憶されているテストプ
ログラムを中央処理装置により実行することで計算機シ
ステムに付随する各装置の試験を行なう計算機システム
の試験方法において、計算機システムによって認識し得
る全装置に関するモデル番号、識別標識等の装置認識情
報を上記主記憶装置へ予め記憶させ、上記テストプログ
ラムによる計算機システムの試験実行時に、中央処理装
置より逐次更新されながら出力されるメモリアクセス信
号を主記憶装置へ出力すると共に、上記メモリアクセス
信号に基づいて被試験装置にデータ入出力命令を起動し
、入出力命令を起動せしめたメモリアクセス信号によっ
てのみ主記憶装置より読み出された装置認識情報を記憶
装置へ格納して被試験装置毎のテスト情報テーブルを作
成し、被試験装置を自動認識して指定することを特徴と
する計算機システムの試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61051902A JPS62208135A (ja) | 1986-03-10 | 1986-03-10 | 計算機システムの試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61051902A JPS62208135A (ja) | 1986-03-10 | 1986-03-10 | 計算機システムの試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62208135A true JPS62208135A (ja) | 1987-09-12 |
Family
ID=12899807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61051902A Pending JPS62208135A (ja) | 1986-03-10 | 1986-03-10 | 計算機システムの試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62208135A (ja) |
-
1986
- 1986-03-10 JP JP61051902A patent/JPS62208135A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5038348A (en) | Apparatus for debugging a data flow program | |
EP0111952B1 (en) | Verification of a processor architecture having a partial instruction set | |
JPS62208135A (ja) | 計算機システムの試験方法 | |
JPH01297738A (ja) | コンピュータの試験装置 | |
JP2610912B2 (ja) | 入出力制御システム | |
JPS61221837A (ja) | コンピユ−タの検査方法 | |
JPH04373036A (ja) | 計算機システムのソフトウェア試験装置 | |
JPS63201736A (ja) | プログラマブルコントロ−ラのプログラミング装置 | |
JPH07253876A (ja) | プログラム作成装置 | |
JPS6238746B2 (ja) | ||
JPS62208136A (ja) | シ−ケンシヤル・コントロ−ル回路試験方式 | |
JPS6048777B2 (ja) | チャネル制御装置の診断制御方法 | |
JPH02115951A (ja) | 高級言語プログラム保守デバッグ方式 | |
JPH01177137A (ja) | 計算機実行診断装置 | |
JPS59163695A (ja) | テストシステム | |
JPH05181706A (ja) | 実行時情報出力デバッガ制御文生成装置 | |
JPS6225340A (ja) | 検査装置 | |
JPS63204438A (ja) | 装置試験方式 | |
JPS603032A (ja) | 情報処理装置 | |
JPS62290943A (ja) | 情報処理装置 | |
JPS62293445A (ja) | 入出力装置試験方式 | |
JPH0497444A (ja) | 情報処理装置の保守診断装置 | |
JPS6320644A (ja) | 主記憶装置の診断方式 | |
JPS62103701A (ja) | シ−ケンス制御装置の再起動制御方法 | |
JPS6355646A (ja) | シンボリツクデバツガ制御方式 |