JPS62196921A - 位相検出回路 - Google Patents
位相検出回路Info
- Publication number
- JPS62196921A JPS62196921A JP61039416A JP3941686A JPS62196921A JP S62196921 A JPS62196921 A JP S62196921A JP 61039416 A JP61039416 A JP 61039416A JP 3941686 A JP3941686 A JP 3941686A JP S62196921 A JPS62196921 A JP S62196921A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase
- output
- detection
- absolute value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 47
- 238000012935 Averaging Methods 0.000 claims abstract description 16
- 238000010586 diagram Methods 0.000 description 6
- 238000000605 extraction Methods 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、位相検出回路の改良に関し、特に、変調波を
復調したアナログ信号より抽出されるシンボル−タイミ
ングと基準クロックとの位相差を検出する位相検出回路
に関する。
復調したアナログ信号より抽出されるシンボル−タイミ
ングと基準クロックとの位相差を検出する位相検出回路
に関する。
［従来の技術］
ディジタル信号により変調された変調波を復調する復調
器において、シンボル−タイミングの再生は搬送波の再
生とともに１重要な機能である。
器において、シンボル−タイミングの再生は搬送波の再
生とともに１重要な機能である。
従来のシンボル・タイミングの再生回路の例を第３図に
示す、ここで、１１は基準クロック。
示す、ここで、１１は基準クロック。
１２は基準クロ７りと周波数同期がとれた入力。
１３は位相検出回路、１４は位相推移回路、１５は再生
されたシンボル番タイミング位相同期のとれたクロック
出力である。この回路では、復調器内部に持つ基準クロ
ック１１と入力信号１２のシンボル・タイミングとの位
相差を位相検出回路１３によって検出し、この誤差分を
位相推移回路１４に作用させ、基準クロック１１に位相
補正を加えてシンボル−タイミングに位相同期したクロ
ック出力１５を得ている。
されたシンボル番タイミング位相同期のとれたクロック
出力である。この回路では、復調器内部に持つ基準クロ
ック１１と入力信号１２のシンボル・タイミングとの位
相差を位相検出回路１３によって検出し、この誤差分を
位相推移回路１４に作用させ、基準クロック１１に位相
補正を加えてシンボル−タイミングに位相同期したクロ
ック出力１５を得ている。
上述の例からもわかるように、基準クロックとシンボル
・タイミングとの位相差を低いＣ／Ｎ（搬送波電力対雑
音電力比）の条件のものにおいても精度良く検出できる
か否かが復調器のシンボルφタイミング再生能力を大き
く左右する。
・タイミングとの位相差を低いＣ／Ｎ（搬送波電力対雑
音電力比）の条件のものにおいても精度良く検出できる
か否かが復調器のシンボルφタイミング再生能力を大き
く左右する。
第４図は従来の位相検出回路の実施例である。
この回路は、高安定な高速クロック２１を分周するカウ
ンタ２２とアナログ復調信号２３と前記カウンタ２ｚの
アドレスとを入力として位相差を出力する位相検波！！
２０と、前記位相検波器２０の出力を平均化する平均化
回路２８とからなっており、ざらに位相検波回路２０は
タイミング抽出回路２４．サンプル・ホールド回路２５
．基準位相を示すアドレス２６および減算器２７で構成
されている。
ンタ２２とアナログ復調信号２３と前記カウンタ２ｚの
アドレスとを入力として位相差を出力する位相検波！！
２０と、前記位相検波器２０の出力を平均化する平均化
回路２８とからなっており、ざらに位相検波回路２０は
タイミング抽出回路２４．サンプル・ホールド回路２５
．基準位相を示すアドレス２６および減算器２７で構成
されている。
この位相検出回路の動作を以下に述べる。
高安定な発振器により得られる高速クロック２１を、０
から（Ｎ−１）までカウント・アップを繰り返すカウン
タ２２でＮ分周する。高速クロック２１の周波数をｆｏ
（Ｈｚ）、シンボル舎タイミングの周波数をＦｓ（Ｈｚ
）とし、Ｎ＝ｆｏ／Ｆｓに選べば前記カウンタ２２は基
準クロックを生成し、そのアドレスは基準クロックの位
相を表わしている。ここで、入力信号２３がＯから１、
または１から０へ遷移するタイミングをタイミング抽出
回路２４によって抽出し、このタイミングで前記カウン
タ２２のアドレスをサンプル・ホールド回路２５によっ
て保持する。そこで、前記入力信号２３の遷移タイミン
グと比較されるべき基準となる位相を表わすカウンタ舎
アドレス（例えばＮ／２）と、前記サンプル舎ホールド
回路２５で保持されたカウンターアドレスとの差を減算
器２７で演算すれば、この演算結果がシンボル・タイミ
ングと基準クロックとの位相差になる。
から（Ｎ−１）までカウント・アップを繰り返すカウン
タ２２でＮ分周する。高速クロック２１の周波数をｆｏ
（Ｈｚ）、シンボル舎タイミングの周波数をＦｓ（Ｈｚ
）とし、Ｎ＝ｆｏ／Ｆｓに選べば前記カウンタ２２は基
準クロックを生成し、そのアドレスは基準クロックの位
相を表わしている。ここで、入力信号２３がＯから１、
または１から０へ遷移するタイミングをタイミング抽出
回路２４によって抽出し、このタイミングで前記カウン
タ２２のアドレスをサンプル・ホールド回路２５によっ
て保持する。そこで、前記入力信号２３の遷移タイミン
グと比較されるべき基準となる位相を表わすカウンタ舎
アドレス（例えばＮ／２）と、前記サンプル舎ホールド
回路２５で保持されたカウンターアドレスとの差を減算
器２７で演算すれば、この演算結果がシンボル・タイミ
ングと基準クロックとの位相差になる。
ここで、タイミング抽出回路２４．サンプル・ホールド
回路２５および減算器２７により構成されている前記位
相検波器２０の位相検波特性を第５図に示す、前記入力
信号２３には１通常雑音が加わっており、このような場
合、前記位相検波器２０の出力は期待値の回りに分散す
る。この分散はＣ／Ｎの低下、すなわち、入力記号に加
わる雑音電力の増加とともに大きくなる。そこで、前記
一連の操作を複数回繰り返し、得られた複数儒の位相差
を平均化回路２８で平均化し、平均化回路２８の出力２
９を推定された位相差としていた。
回路２５および減算器２７により構成されている前記位
相検波器２０の位相検波特性を第５図に示す、前記入力
信号２３には１通常雑音が加わっており、このような場
合、前記位相検波器２０の出力は期待値の回りに分散す
る。この分散はＣ／Ｎの低下、すなわち、入力記号に加
わる雑音電力の増加とともに大きくなる。そこで、前記
一連の操作を複数回繰り返し、得られた複数儒の位相差
を平均化回路２８で平均化し、平均化回路２８の出力２
９を推定された位相差としていた。
［解決すべき問題点１
と述した従来の位相検出回路中の位相検波器２０は、第
５図のような特性を示しており１位相差が（２ｎ＋１）
π（ｒａｄ）（ｎ＝ｏ、１，２゜・・・）のとき出力に
不連続点が存在するため、この位相付近に分散したサン
プルの平均化を行なっても真の位相差が得られないとい
う欠点を有していた０例えば、Ｎ／２と−Ｎ／２が同じ
回数だけ検出されたとすると平均値はＯとなり、真の位
相差がπ（ｒａｄ）にもかかわらず、Ｏ（ｒａｄ）とし
て検出してしまう、特に、低いＣ／Ｎのもので動作じて
いる前記位相検波！１２０のサンプルは、不連続点付近
の位相差の回りの分散が増加し、上述した欠点が顕著に
表われ正しい位相推定ができなかった。
５図のような特性を示しており１位相差が（２ｎ＋１）
π（ｒａｄ）（ｎ＝ｏ、１，２゜・・・）のとき出力に
不連続点が存在するため、この位相付近に分散したサン
プルの平均化を行なっても真の位相差が得られないとい
う欠点を有していた０例えば、Ｎ／２と−Ｎ／２が同じ
回数だけ検出されたとすると平均値はＯとなり、真の位
相差がπ（ｒａｄ）にもかかわらず、Ｏ（ｒａｄ）とし
て検出してしまう、特に、低いＣ／Ｎのもので動作じて
いる前記位相検波！１２０のサンプルは、不連続点付近
の位相差の回りの分散が増加し、上述した欠点が顕著に
表われ正しい位相推定ができなかった。
本発明は上記事情にかんがみてなされたものであり、位
相検波器の持つ位相検波特性の不連続点を除去すること
により、シンボル拳タイミングと基準クロックとの位相
差の推定を正しく行なうことのできる位相検出回路の提
供を目的とする。
相検波器の持つ位相検波特性の不連続点を除去すること
により、シンボル拳タイミングと基準クロックとの位相
差の推定を正しく行なうことのできる位相検出回路の提
供を目的とする。
［問題点の解決手段］
本発明の位相検出回路は、基準クロックおよびこのクロ
ックと同一周波数で変化する人力信号の位相差を出力す
る位相検波器と、この位相検波器からの複数回の検波出
力を入力し、各検波出力の絶対値のモ均を算出する絶対
値平均化回路と、前記複数回の検波出力を入力し、各検
波出力の正。
ックと同一周波数で変化する人力信号の位相差を出力す
る位相検波器と、この位相検波器からの複数回の検波出
力を入力し、各検波出力の絶対値のモ均を算出する絶対
値平均化回路と、前記複数回の検波出力を入力し、各検
波出力の正。
負の符号のうち多数決で求められた一方の符号を出力す
る符号多数決回路と、前記絶対値平均化回路の出力と前
記符号多数決回路の出力を乗算する乗算器とを有してい
る。
る符号多数決回路と、前記絶対値平均化回路の出力と前
記符号多数決回路の出力を乗算する乗算器とを有してい
る。
［実施例］
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は、本発明実施例に係る位相検出回路のブロック
図である。
図である。
同図において１位相検波ｇＢ１は基準クロック７および
このクロック７と同一周波数で変化する入力信号８の位
相差を出力するものであり、その詳細は例えば、前述し
た第４図に示す位相検波器２０と同様である。したがっ
て、この位相検波器１の位相検波特性は、前述した第５
図に示す通りである。
このクロック７と同一周波数で変化する入力信号８の位
相差を出力するものであり、その詳細は例えば、前述し
た第４図に示す位相検波器２０と同様である。したがっ
て、この位相検波器１の位相検波特性は、前述した第５
図に示す通りである。
この位相検波器ｌの検波出力は、絶対値平均化回路９お
よび符号多数決回路ｌＯに入力されるようになっている
。前記絶対値平均化回路９は、前記検波出力を複数回入
力して各検波出力の絶対値を出力する絶対値回路２と、
この絶対値回路２より出力された複数の絶対値の平均値
を算出する平均化回路３とからなっている。一方、前記
符号多数決回路１０は、前記検波出力を複数回人力して
各検波出力の正、負の符号を判定して出力する符号判定
回路４と、判定された正、負の符号のうち数の多い符号
を多数決により求める多数決回路５とからなっている。
よび符号多数決回路ｌＯに入力されるようになっている
。前記絶対値平均化回路９は、前記検波出力を複数回入
力して各検波出力の絶対値を出力する絶対値回路２と、
この絶対値回路２より出力された複数の絶対値の平均値
を算出する平均化回路３とからなっている。一方、前記
符号多数決回路１０は、前記検波出力を複数回人力して
各検波出力の正、負の符号を判定して出力する符号判定
回路４と、判定された正、負の符号のうち数の多い符号
を多数決により求める多数決回路５とからなっている。
また１乗算器６は、前記絶対値平均化回路９にて平均化
された絶対値と、前記符号多数決回路ｌＯにて多数決さ
れた符号を乗算し、この乗算結果を位相差として出力す
るものである。
された絶対値と、前記符号多数決回路ｌＯにて多数決さ
れた符号を乗算し、この乗算結果を位相差として出力す
るものである。
以上のように構成された装置の作用について、第２図を
参照して説明する。
参照して説明する。
まず、ディジタル信号により変調された変調波力復調さ
れて、アナログ信号として従来の位相検波特性を持つ位
相検波器１に入力される０位相検波器ｌは、基準クロッ
ク位相と入力されたアナログ復調信号のシンボル・タイ
ミングとの位相差を従来通り検出して出力する。この出
力は、第５図にも示したように例えばＮ／２から−Ｎ／
２までの正、負の両方の領域に存在し、しかも不連続な
点が存在している。
れて、アナログ信号として従来の位相検波特性を持つ位
相検波器１に入力される０位相検波器ｌは、基準クロッ
ク位相と入力されたアナログ復調信号のシンボル・タイ
ミングとの位相差を従来通り検出して出力する。この出
力は、第５図にも示したように例えばＮ／２から−Ｎ／
２までの正、負の両方の領域に存在し、しかも不連続な
点が存在している。
ここで１位相検波器１への入力信号８には、前述したよ
うに通常雑音が含まれているため１位相検波ｉｌｌから
の複数回の検波出力を平均する必要があるが、位相検波
器ｌの位相検波特性が上述したように従来通りであるの
で、単に平均したのでは従来の欠点を解消し得ない。
うに通常雑音が含まれているため１位相検波ｉｌｌから
の複数回の検波出力を平均する必要があるが、位相検波
器ｌの位相検波特性が上述したように従来通りであるの
で、単に平均したのでは従来の欠点を解消し得ない。
そこで、まず前記位相検波器１の複数回の検波出力をそ
れぞれ絶対値回路２に入力し、ここで各検波出力の絶対
値を出力する。さらに、この各検波出力の絶対値の平均
を平均化回路３によって計算しておく、また、以上の動
作と並行して前記位相検波器１の出力の正、負の符号を
符号判定回路４において判定し、多数決回路５によって
前記符号判定回路４の出力中、正と負のどちらの数が多
いかを判定する。前記多数決回路５は、正の符号が多い
かもしくは正、負等しければ＋１を出力し、負の符号が
多ければ−ｌを出力する。
れぞれ絶対値回路２に入力し、ここで各検波出力の絶対
値を出力する。さらに、この各検波出力の絶対値の平均
を平均化回路３によって計算しておく、また、以上の動
作と並行して前記位相検波器１の出力の正、負の符号を
符号判定回路４において判定し、多数決回路５によって
前記符号判定回路４の出力中、正と負のどちらの数が多
いかを判定する。前記多数決回路５は、正の符号が多い
かもしくは正、負等しければ＋１を出力し、負の符号が
多ければ−ｌを出力する。
ここで、前記絶対１１回路２と符号判定回路４とによる
位相検波特性を第２図に示す、同図において、検波出力
は正側のみに現われ（絶対値をとっているため）、この
ために不連続点がなくなっている。また１図中＋および
−がそれぞれ符号判定回路４の出力に対応している。
位相検波特性を第２図に示す、同図において、検波出力
は正側のみに現われ（絶対値をとっているため）、この
ために不連続点がなくなっている。また１図中＋および
−がそれぞれ符号判定回路４の出力に対応している。
このように１位相検波器ｌの検波出力の絶対値をとるこ
とで位相検波特性の不連続点をなくすことができ、不連
続点がないのでサンプル点がどこの位相の回りに分散し
てもその平均値は真の位相差に近い値を示していること
になる。さらに、符号の多数決によって得られた情報に
より十の領域か−の領域かが判断できる。したがって、
前記平均化回路３によって計算した絶対値の平均に、前
記多数決回路５の出力を乗算器６により乗ずれば真の位
相差に近い位相の推定が可能である。さらに、前記位相
検波器１の出力のサンプル数を増やすことにより、前記
乗算器６の出力を真の位相差に限りなく近づけることが
回部となる。
とで位相検波特性の不連続点をなくすことができ、不連
続点がないのでサンプル点がどこの位相の回りに分散し
てもその平均値は真の位相差に近い値を示していること
になる。さらに、符号の多数決によって得られた情報に
より十の領域か−の領域かが判断できる。したがって、
前記平均化回路３によって計算した絶対値の平均に、前
記多数決回路５の出力を乗算器６により乗ずれば真の位
相差に近い位相の推定が可能である。さらに、前記位相
検波器１の出力のサンプル数を増やすことにより、前記
乗算器６の出力を真の位相差に限りなく近づけることが
回部となる。
なお、本発明は上記実施例に限定されるものではなく、
本発明の要旨の範囲内で種々の変形実施が可能である。
本発明の要旨の範囲内で種々の変形実施が可能である。
［発明の効果］
以上のように本発明は、位相検波器の持つ位相検波特性
の不連続点を除去することにより、アナログ復調信号の
シンボル・タイミングと基準クロックとの位相差の推定
を、入力の位相差の大きさに左右されずに正しく行なう
ことができる。
の不連続点を除去することにより、アナログ復調信号の
シンボル・タイミングと基準クロックとの位相差の推定
を、入力の位相差の大きさに左右されずに正しく行なう
ことができる。
さらに１本発明の回路は、演算が簡単であるのでディジ
タル回路で容易に実現できるという利点がある。
タル回路で容易に実現できるという利点がある。
第１図は本発明の一実施例のブロック図、第２図は位相
検波器の出力を絶対値回路と符号判定回路に入力したと
きの位相検波器特性を示す特性図、第３図は従来の位相
検出回路のブロック図、第４図は従来のシンボル拳タイ
ミング再生回路のブロック図、第５図は従来の位相検波
器の位相検波特性を示す特性図である。
検波器の出力を絶対値回路と符号判定回路に入力したと
きの位相検波器特性を示す特性図、第３図は従来の位相
検出回路のブロック図、第４図は従来のシンボル拳タイ
ミング再生回路のブロック図、第５図は従来の位相検波
器の位相検波特性を示す特性図である。
Claims (1)
- 基準クロックおよびこのクロックと同一周波数で変化す
る入力信号の位相差を出力する位相検波器と、この位相
検波器からの複数回の検波出力を入力し、各検波出力の
絶対値の平均を算出する絶対値平均化回路と、前記複数
回の検波出力を入力し、各検波出力の正、負の符号のう
ち多数決で求められた一方の符号を出力する符号多数決
回路と、前記絶対値平均化回路の出力と前記符号多数決
回路の出力を乗算する乗算器とからなることを特徴とす
る位相検出回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61039416A JPS62196921A (ja) | 1986-02-25 | 1986-02-25 | 位相検出回路 |
| DE8787301535T DE3778729D1 (de) | 1986-02-25 | 1987-02-23 | Schaltung zur ermittlung der phase. |
| EP87301535A EP0234900B1 (en) | 1986-02-25 | 1987-02-23 | Phase detecting circuit |
| AU69187/87A AU588186B2 (en) | 1986-02-25 | 1987-02-24 | Phase detecting circuit |
| CA000530403A CA1266098A (en) | 1986-02-25 | 1987-02-24 | Phase detecting circuit |
| US07/017,625 US4803385A (en) | 1986-02-25 | 1987-02-24 | Phase detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61039416A JPS62196921A (ja) | 1986-02-25 | 1986-02-25 | 位相検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62196921A true JPS62196921A (ja) | 1987-08-31 |
| JPH0462614B2 JPH0462614B2 (ja) | 1992-10-07 |
Family
ID=12552379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61039416A Granted JPS62196921A (ja) | 1986-02-25 | 1986-02-25 | 位相検出回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4803385A (ja) |
| EP (1) | EP0234900B1 (ja) |
| JP (1) | JPS62196921A (ja) |
| AU (1) | AU588186B2 (ja) |
| CA (1) | CA1266098A (ja) |
| DE (1) | DE3778729D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4870659A (en) * | 1987-08-29 | 1989-09-26 | Fujitsu Limited | FSK demodulation circuit |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5299232A (en) * | 1992-03-26 | 1994-03-29 | Motorola, Inc. | Phase compensation method and apparatus |
| EP0761062B1 (en) | 1995-03-24 | 1999-12-15 | European Broadcasting Union | A conferencing system |
| GB9516230D0 (en) * | 1995-08-08 | 1995-10-11 | Philips Electronics Uk Ltd | Method of and apparatus for symbol timing recovery |
| CN1172460C (zh) * | 1999-09-29 | 2004-10-20 | 三星电子株式会社 | 正交频分复用***中补偿定时误差的***和方法 |
| MX2009013593A (es) | 2007-06-14 | 2010-01-20 | Biogen Idec Inc | Formulaciones de anticuerpos. |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3344353A (en) * | 1963-12-24 | 1967-09-26 | Philco Ford Corp | Error free data transmission system |
| FR1529822A (fr) * | 1967-05-09 | 1968-06-21 | Csf | Dispositif de mesure de phase |
| US3931585A (en) * | 1974-06-17 | 1976-01-06 | Navidyne Corporation | Phase comparison systems employing improved phaselock loop apparatus |
| US4206414A (en) * | 1976-09-01 | 1980-06-03 | Racal Group Services Limited | Electrical synchronizing circuits |
| US4096442A (en) * | 1977-04-26 | 1978-06-20 | Harris Corporation | Crosstalk corrector and decision device for FSK |
| JPS594900B2 (ja) * | 1979-09-03 | 1984-02-01 | 日本電気株式会社 | クロック再生回路 |
-
1986
- 1986-02-25 JP JP61039416A patent/JPS62196921A/ja active Granted
-
1987
- 1987-02-23 EP EP87301535A patent/EP0234900B1/en not_active Expired - Lifetime
- 1987-02-23 DE DE8787301535T patent/DE3778729D1/de not_active Expired - Fee Related
- 1987-02-24 US US07/017,625 patent/US4803385A/en not_active Expired - Lifetime
- 1987-02-24 AU AU69187/87A patent/AU588186B2/en not_active Ceased
- 1987-02-24 CA CA000530403A patent/CA1266098A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4870659A (en) * | 1987-08-29 | 1989-09-26 | Fujitsu Limited | FSK demodulation circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US4803385A (en) | 1989-02-07 |
| CA1266098A (en) | 1990-02-20 |
| EP0234900A3 (en) | 1988-10-26 |
| JPH0462614B2 (ja) | 1992-10-07 |
| EP0234900B1 (en) | 1992-05-06 |
| EP0234900A2 (en) | 1987-09-02 |
| DE3778729D1 (de) | 1992-06-11 |
| AU6918787A (en) | 1987-08-27 |
| AU588186B2 (en) | 1989-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0008491B1 (en) | Digital demodulator for phase shift keyed signals | |
| WO1999017493A1 (en) | Fft window position recovery apparatus and method for ofdm system receiver | |
| JPS62196921A (ja) | 位相検出回路 | |
| TWI335165B (en) | Timing synchronization for m-dpsk channels field of the disclosure | |
| JP3419567B2 (ja) | デジタル信号のシンボル識別点検出回路 | |
| EP0868061A2 (en) | Pi/n shift phase-shift keying demodulator | |
| JP2000059332A (ja) | 遅延プロファイル検出回路及び検出方法 | |
| JP3186665B2 (ja) | 位相推定回路および復調回路 | |
| JPH09168035A (ja) | 伝送データ整形装置 | |
| JP3332074B2 (ja) | クロック位相検出器及びクロック位相検出方法 | |
| JP3449281B2 (ja) | マルチキャリア受信装置用同期回路及びマルチキャリア受信装置 | |
| JP2520495B2 (ja) | 復調装置 | |
| US6671333B1 (en) | Method and apparatus for recovering a payload signal from a signal that has been modulated by frequency shift keying | |
| GB2272613A (en) | Demodulation of a digital phase modulated signal | |
| JPH10308785A (ja) | Ｔｄｍａデータ受信装置 | |
| JP2555140B2 (ja) | サンプリング位相制御装置 | |
| JP3446684B2 (ja) | マルチキャリア受信方式、受信装置及び受信装置用周波数オフセット検出回路 | |
| JP3668617B2 (ja) | デジタルオーディオインターフェース信号復調回路 | |
| JP3446801B2 (ja) | バースト信号復調回路 | |
| JP3262069B2 (ja) | 周波数誤差検出回路 | |
| JP3178277B2 (ja) | 直接変換受信機 | |
| KR100212065B1 (ko) | 에이엠피에스시스템에서의 에프엠 디지털 데이터 복조를 위한 심볼동기회로 | |
| JP2513333B2 (ja) | 搬送波周波数誤差検出器 | |
| JP3353331B2 (ja) | クロック抽出方法及びクロック抽出回路 | |
| JPH11205399A (ja) | Ｇｍｓｋ符号データ再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |