JPS62190979A - Two-dimensional ccd image sensor and its driving method - Google Patents

Abstract

PURPOSE:To perform both an interlaced and a noninterlaced scan by providing a multistage shift register which includes an inverter, a gate switch, and a pulse switch as a unit in a sensor, and connecting the output terminals of respective inverters to transfer electrodes of a vertical CCD register. CONSTITUTION:When noninterlaced scanning operation is performed, transistors(TR) 76-79 turn off and a pulse with a constant period is inputted from an input terminal A. This pulse are delayed by respective inverter stages by applying two-phase pulses phi11 and phi12 to the gates of the TRs 72-75 and output pulses are generated at respective inverter output terminals C, E, G, and I. Then when interlaced scanning operation is performed, four-phase pulses -phi1--phi4 are applied to input terminals of, for example, a pulse switch and then the same pulses are generated at the respective inverter input terminals C, E, G, and I. The respective inverter output terminals are connected to respective electrodes of the vertical CCD register and inverter output pulses become CCD driving pulses.

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は二次元ＣＣＤイメージセンサとその駆動方法に
関し、特に、ノンインタレースおよびインタレース動作
の両方が可能である二次元ＣＣＤイメージセンサとその
駆動方法に関する。Detailed Description of the Invention (Industrial Application Field) The present invention relates to a two-dimensional CCD image sensor and its driving method, and in particular to a two-dimensional CCD image sensor capable of both non-interlaced and interlaced operations and its driving method. Regarding the driving method.

（従来の技術） 二次元ＣＣＤイメージセンサは、高度な半導体集積回路
技術の進歩に支えられて家庭用あるいは放送用のカメラ
として充分使用可能な水準にまで達した。近年さらに高
性能化をめざして精力的な開発が進められている。なか
でも解像度の向上は直接的に画質の向上につながるため
様々な工夫がなされている。水平方向の解像度に関して
は単純に水平方向の素子数を増やすことで対応可能であ
るが、垂直方向に関しては、テレビジョンの走査線数で
その上限がきまっているため向上の余地がない。このた
め近年、従来のインタレース走査にかえて、インタレー
ス走査により垂直方向解像度を向上させようとする試み
が盛んである。しかしながら、従来のイメージセンサは
インタレース走査を前提としているためノンインクレー
ス走査は不可能である。(Prior Art) Supported by advances in advanced semiconductor integrated circuit technology, two-dimensional CCD image sensors have reached a level where they can be fully used as home or broadcast cameras. In recent years, vigorous development has been underway to further improve performance. Among these, improvements in resolution directly lead to improvements in image quality, so various efforts have been made. The resolution in the horizontal direction can be improved by simply increasing the number of elements in the horizontal direction, but in the vertical direction, there is no room for improvement because the upper limit is determined by the number of scanning lines of the television. For this reason, in recent years, there have been many attempts to improve the vertical resolution by interlaced scanning instead of conventional interlaced scanning. However, since conventional image sensors are based on interlace scanning, non-interlaced scanning is not possible.

第６図は、従来のＣＣＤイメージセンサの基本的な構成
図を示している。図において、１〜１５はフォトダイオ
ード、１６〜１８は垂直ＣＣＤレジスタ、１９は水平Ｃ
ＣＤレジスタ、２０は出力アップである。本素子の垂直
ＣＣＤレジスタは４相駆動を仮定し、４相のパルスφ１
〜Φ４が垂直ＣＣＤレジスタの電極に印加される。また
水平レジスタには２相パルスφ１００．Φ１（□が印加
される。本素子では垂直ＣＣＤの１段はフォトダイオー
ド２個に対応して配置されている。FIG. 6 shows a basic configuration diagram of a conventional CCD image sensor. In the figure, 1 to 15 are photodiodes, 16 to 18 are vertical CCD registers, and 19 is horizontal CCD register.
CD register 20 is output up. The vertical CCD register of this device assumes four-phase drive, and the four-phase pulse φ1
~Φ4 is applied to the electrodes of the vertical CCD register. In addition, the horizontal register has a two-phase pulse φ100. Φ1 (□) is applied. In this device, one stage of vertical CCDs is arranged corresponding to two photodiodes.

本素子の動作は、まず第一フィールドでは垂直の奇数行
のライン、例えば１〜３，７〜９のフォトダイオードの
信号が読み出され、第二フィールドでは垂直の偶数行の
ライン、例えば４〜６，１０〜１２のフォトダイオード
の信号が読み出されることによりインタレース動作を達
成する。The operation of this device is that in the first field, the signals of the vertical odd-numbered lines, e.g., photodiodes 1 to 3 and 7 to 9, are read out, and in the second field, the signals of the vertical even-numbered lines, e.g., 4 to 9, are read out. An interlace operation is achieved by reading out the signals of photodiodes 6, 10 to 12.

すなわち、各フィールド毎に垂直方向の１ラインおきに
信号が出力される。このため垂直ＣＣＤレジスタは１個
のフォトダイオードに対して１／２段配置されていれば
よい。That is, a signal is output every other line in the vertical direction for each field. Therefore, it is sufficient that the vertical CCD registers are arranged in 1/2 stage for one photodiode.

（発明が解決しようとする問題点） このような素子構成においては、ノンインクレース走査
すなわち各フィルードで垂直方向に隣接し合うフォトダ
イオードを全て読み出すことは不可能である。つまり従
来の素子には、インクレース、ノンインタレース両方式
に対する両立性がないという大きな欠点があった。従来
の考え方でノンインクレース走査を達成しようとすれば
、１個のフォトダイオードに対して１段の垂直レジスタ
を配置させる必要がある。しかしこのようにすると単位
長さ当り２倍の転送電極を配置しなければならず、電極
面積や電極寸法が減少する。このことは垂直ＣＣＤレジ
スタの信号量の低下を招いたり、あるいは垂直ＣＣＤレ
ジスタの電極形成を困難にする。(Problems to be Solved by the Invention) In such an element configuration, it is impossible to perform non-incremental scanning, that is, to read out all vertically adjacent photodiodes in each field. In other words, the conventional elements had a major drawback in that they were not compatible with both ink-laced and non-interlaced types. In order to achieve non-increment scanning using the conventional concept, it is necessary to arrange one stage of vertical register for one photodiode. However, in this case, twice as many transfer electrodes must be arranged per unit length, which reduces the electrode area and electrode dimensions. This causes a reduction in the signal amount of the vertical CCD register or makes it difficult to form electrodes of the vertical CCD register.

本発明の目的は、上記従来の欠点を除去し、インタレー
ス、ノンインタレース両走査が可能な二次元ＣＣＤイメ
ージセンサおよびその駆動方法を提供することにある。An object of the present invention is to eliminate the above-mentioned conventional drawbacks and provide a two-dimensional CCD image sensor capable of both interlace and non-interlace scanning, and a method for driving the same.

（問題点を解決するための手段） 本発明によれば、フォトダイオードおよび１／２段の垂
直ＣＣＤレジスタを含む画素を基本単位とするインタラ
イン型の二次元ＣＣＤイメージセンサであって、インバ
ータ、ゲートスイッチ、パルススイッチを単位とする多
段のシフトレジスタを内蔵し、前記各インバータの出力
端子は前記垂直ＣＣＤレジスタの転送電極に接続されて
いることを特徴とする二次元ＣＣＤイメージセンサ、お
よびフォトダイオードおよび１／２段の垂直ＣＣＤレジ
スタを含む画素を基本単位とするインタライン型の二次
元ＣＣＤイメージセンサであって、インバータ、ゲート
スイッチ、パルススイッチを単位とする多段のシフトレ
ジスタを内蔵し、前記各インバータの出力端子は前記垂
直ＣＣＤレジスタの転送電極に接続されている二次元Ｃ
ＣＤイメージセンサの駆動方法において、ゲートスイッ
チをオフ、パルススイッチをオン状態とし、パルススイ
ッチのソース端子に垂直ＣＣＤレジスタを駆動するに必
要な相数のパルスを同時に印加することによりインクレ
ース動作を達成し、パルススイッチをオフ状態に保持し
、シフトレジスタの一入力端子より入力パルスを印加し
、ゲートスイッチのゲート端子には２相のパルスを印加
し、このパルスに同期して前記入力パルスをシフトレジ
スタ中で遅延伝搬させることによりノンインクレース動
作を達成させることを特徴とする二次元ＣＣＤイメージ
センサの駆動方法が得られる。(Means for Solving the Problems) According to the present invention, there is provided an interline type two-dimensional CCD image sensor whose basic unit is a pixel including a photodiode and a 1/2 stage vertical CCD register, A two-dimensional CCD image sensor and a photodiode, characterized in that a multi-stage shift register including a gate switch and a pulse switch is built in, and the output terminal of each of the inverters is connected to a transfer electrode of the vertical CCD register. and an interline type two-dimensional CCD image sensor whose basic unit is a pixel including a 1/2-stage vertical CCD register, which has a built-in multi-stage shift register including an inverter, a gate switch, and a pulse switch; The output terminal of each inverter is connected to the transfer electrode of the vertical CCD register.
In a CD image sensor driving method, incremental operation is achieved by turning off the gate switch, turning on the pulse switch, and simultaneously applying pulses of the number of phases necessary to drive the vertical CCD register to the source terminal of the pulse switch. Then, the pulse switch is held in the off state, an input pulse is applied from one input terminal of the shift register, a two-phase pulse is applied to the gate terminal of the gate switch, and the input pulse is shifted in synchronization with this pulse. A method for driving a two-dimensional CCD image sensor is obtained, which is characterized in that non-increment operation is achieved by delay propagation in a register.

（作用） 本発明による二次元ＣＣＤイメージセンサおよびその駆
動方法ではパルススイッチをオフ状態としてゲートスイ
ッチに２相パルスを加えシフトレジスタの入力端子より
入力パルスを印加することによりこのパルスを順次伝搬
遅延させノンインタレース走査に必要なパルスを発生さ
せる。一方、ゲートスイッチをオフ状態としてパルスス
イッチをオン状態とし、各パルススイッチの入力端子よ
り垂直ＣＣＤレジスタの駆動に必要な相数のパルスを同
時に印加することによりインタレース走査に必要なパル
スを発生させる。(Function) In the two-dimensional CCD image sensor and its driving method according to the present invention, the pulse switch is turned off, a two-phase pulse is applied to the gate switch, and an input pulse is applied from the input terminal of the shift register, thereby sequentially delaying the propagation of this pulse. Generates the pulses necessary for non-interlaced scanning. On the other hand, the gate switch is turned off, the pulse switch is turned on, and the pulses necessary for interlaced scanning are generated by simultaneously applying pulses of the number of phases necessary for driving the vertical CCD register from the input terminal of each pulse switch. .

（実施例） 以下、本発明の実施例について図面を参照して詳細に説
明する。第１図は本発明による二次元ＣＣＤイメージセ
ンサの構成について示す。図において３１〜４５はフォ
トダイオード、４６〜４８は垂直ＣＣＤレジスタ、５１
．５２は垂直ＣＣＤレジスタを駆動するためのパルスを
発生するシフトレジスタ、４９は水平ＣＣＤレジスタ、
５５０は出力アップである。さらに第２図は本発明によ
る二次元ＣＣＤイメージセンサを構成するシフトレジス
タ５１．５２の詳細な回路構成について示す。図は１段
当りの回路をについて示し、実際の素子上にはこのシフ
トレジス・夕が所要の段数配置されている。入出力端子
、インバータ各段の入力・出力端子には信号の流れに沿
っての〜■の記号をつけである。なお図示していないが
後段のシフトレジスタの端子にも続けて■、■、ｃ、０
１０．と記号を付す。このシフトレジスタはインバータ
６１、ゲートスイッチ６２、パルススイッチ６３を基本
単位として縦続接続されている。各インバータの出力端
子はゲートスイッチ６２を構成するＭＯＳ　）ランジス
タのドレインに接続され、各インバータの入力端子はこ
のトランジスタのソースとパルススイッチ６３を構成す
るＭＯＳ　）ランジスタのドレインに接続されている。(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings. FIG. 1 shows the configuration of a two-dimensional CCD image sensor according to the present invention. In the figure, 31 to 45 are photodiodes, 46 to 48 are vertical CCD registers, and 51
．． 52 is a shift register that generates pulses for driving the vertical CCD register; 49 is a horizontal CCD register;
550 is output up. Furthermore, FIG. 2 shows the detailed circuit configuration of shift registers 51 and 52 that constitute the two-dimensional CCD image sensor according to the present invention. The figure shows a circuit per stage, and the required number of stages of shift registers are arranged on the actual device. The input/output terminals and the input/output terminals of each stage of the inverter are marked with symbols ~■ according to the signal flow. Although not shown, the terminals of the subsequent shift register are also connected to ■, ■, c, 0.
10. and the symbol. This shift register has an inverter 61, a gate switch 62, and a pulse switch 63 connected in cascade as a basic unit. The output terminal of each inverter is connected to the drain of the MOS transistor constituting the gate switch 62, and the input terminal of each inverter is connected to the source of this transistor and the drain of the MOS transistor constituting the pulse switch 63.

本例ではインバータを０ＭＯ８構成としているがＮＭＯ
８構成としてもよいことはもちろんである。図において
、６４〜６７はｐチャネルのトランジスタ、６８〜７９
はＮチャネルのトランジスタである。また各インバータ
の出力端子Ｏ９［Ｆ］、ｏ、■はそれぞれ垂直ＣＣＤレ
ジスタの一つの段の中の転送電極へと接続されている。In this example, the inverter has a 0MO8 configuration, but NMO
Of course, it is also possible to have eight configurations. In the figure, 64-67 are p-channel transistors, 68-79
is an N-channel transistor. Further, the output terminals O9[F], o, and ■ of each inverter are each connected to a transfer electrode in one stage of the vertical CCD register.

当然ながらこの垂直ＣＣＤレジスタは一段当り４つの転
送電極で構成されている。Naturally, this vertical CCD register is composed of four transfer electrodes per stage.

ノンインクレース動作のときは、パルススイッチを構成
するトランジスタ７６〜７９が常時オフ状態、インタレ
ース動作のときはゲートスイッチを構成するトランジス
タ７２〜７５が常時オフ状態である。次にノンインタレ
ース動作およびインクレース動作時における素子の動作
について説明する。During non-inclace operation, transistors 76 to 79 forming a pulse switch are always off, and during interlacing operation, transistors 72 to 75 forming a gate switch are always off. Next, the operation of the element during non-interlace operation and inclace operation will be explained.

まず、ノンインタレース動作の場合について説明する。First, the case of non-interlaced operation will be explained.

この動作では、パルススイッチを構成するトランジスタ
７６〜７９がオフ状態となっており、入力端子のからは
一定周期のパルスが入力される。このパルスはゲートス
イッチを構成するトランジスタ７２〜７５のゲートに２
相のパルスΦ、１．Φ、２を印加することにより各イン
バータ段を遅延され各インバータ出力端子０便、■、■
より出力パルスを発生する。第３図はこのときの各端子
におけるパルス波形を示している。ｔＯ”−ｔ１３は各
時刻を示し、ｔＨ１〜ｔＨ３は水平の有効期間を示して
いる。パルスΦ１□、Φ□２の印加毎に各インバータ段
の入出力端子の状態が変化し、入力端子のから印加され
たパルスが遅延伝搬される。In this operation, the transistors 76 to 79 constituting the pulse switch are in an off state, and a constant periodic pulse is input from the input terminal. This pulse is applied to the gates of transistors 72 to 75 constituting the gate switch.
Phase pulse Φ, 1. By applying Φ, 2, each inverter stage is delayed and each inverter output terminal 0, ■, ■
generates more output pulses. FIG. 3 shows the pulse waveforms at each terminal at this time. tO''-t13 indicates each time, and tH1 to tH3 indicate the horizontal valid period.The state of the input/output terminal of each inverter stage changes every time pulse Φ1□, Φ□2 is applied, and the state of the input terminal of the input terminal changes. The pulses applied from the front are delayed and propagated.

次に信号電荷の動きを第３図、第４図を用いて説明する
。第４図では、横軸は時間、縦軸は垂直ＣＣＤの転送方
向を示し、信号は図面上、上から下っまり■の側から◎
の側へと転送されるものとする。、また図面上、ハツチ
を施した部分に信号が蓄積され、空白の部分には信号は
ない。図において８１が垂直ＣＣＤレジスタ、８２が水
平ＣＣＤレジスタである。ここではＯ２［Ｆ］）Ｏｊ■
、■は垂直ＣＣＤレジスタの各転送電極を示す記号とす
る。第３図と同一記号の電極には、対応する記号のパル
スが印加されるものとする。まず垂直ブランキング中の
時刻ｔ。において各フォトダイオードから対応する１／
２段の垂直ＣＣＤレジスタへと信号が読み出される。Next, the movement of signal charges will be explained using FIGS. 3 and 4. In Figure 4, the horizontal axis shows time, the vertical axis shows the vertical CCD transfer direction, and the signal is ◎ from the top to the bottom of the drawing.
shall be transferred to the Also, in the drawing, signals are accumulated in the hatched areas, and there are no signals in the blank areas. In the figure, 81 is a vertical CCD register, and 82 is a horizontal CCD register. Here O2 [F]) Oj■
, ■ are symbols indicating each transfer electrode of the vertical CCD register. Pulses with corresponding symbols are applied to electrodes with the same symbols as in FIG. 3. First, time t during vertical blanking. The corresponding 1/
Signals are read out to two stages of vertical CCD registers.

つぎに水平ブランキング期間の時刻ｔ０においてパルス
φ１１がトランジスタ７２に印加されると端子０はオフ
レベルとなり、電極◎に蓄積されていた信号電荷は第４
図に示すように水平ＣＣＤレジスタへと移動する。つぎ
に、やはり水平ブランキング期間の時刻１２，１３．１
４において第３図に示されるごとくパルスが印加される
と電極Ｏ２■に蓄積されていた信号電荷は第４図に示さ
れるごとく２つの隣りあった電極下を移動し、当初電極
Ｏにあった信号電荷は電極◎に蓄積され、時刻ｔ５にお
いて水平ＣＣＤレジスタへと転送されるまで電極Ｏにと
どまる。Next, at time t0 of the horizontal blanking period, when the pulse φ11 is applied to the transistor 72, the terminal 0 becomes the off level, and the signal charge accumulated in the electrode ◎ is transferred to the fourth
Move to the horizontal CCD register as shown. Next, times 12 and 13.1 are also in the horizontal blanking period.
4, when a pulse is applied as shown in Figure 3, the signal charge accumulated in electrode O2 moves under two adjacent electrodes as shown in Figure 4, and the signal charge that was originally in electrode O moves as shown in Figure 4. The signal charge is accumulated on electrode ◎ and remains on electrode O until transferred to the horizontal CCD register at time t5.

一方、当初電極◎に蓄積され水平ＣＣＤレジスタへ転送
された信号電荷は、水平の有効期間ζ４、に水平レジス
タ中を転送出力される。つぎに水平ブランキング期間の
時刻ｔ５〜ｔ８において電極Ｏに蓄積されていた信号電
荷は水平ＣＣＤレジスタへ転送されるとともに、垂直Ｃ
ＣＤレジスタ中の信号電荷は第３図に示すようなシフト
レジスタから発生したパルスによって下方へと転送され
る。以後同様にして垂直ＣＣＤレジスタ中の信号電荷は
、水平ブランキング中に水平ＣＣＤレジスタへ転送され
るとともに、垂直ＣＣＤレジスタ中を下方へ転送され、
水平の有効期間中に水平ＣＣＤレジスタ中を転送され出
力される。以上の動作から明らかなように、１フイ一ル
ド期間に全フォトダイオードの信号電荷が互いに混合す
ることなく、水平ＣＣＤレジスタにより近いフォトダイ
オードの信号電荷から順次出力されることになる。すな
わちノンインタレース動作が達成される。On the other hand, the signal charge initially accumulated in the electrode ◎ and transferred to the horizontal CCD register is transferred and output in the horizontal register during the horizontal valid period ζ4. Next, the signal charge accumulated in the electrode O during the horizontal blanking period from time t5 to t8 is transferred to the horizontal CCD register, and the vertical CCD register is transferred to the horizontal CCD register.
The signal charges in the CD register are transferred downward by pulses generated from a shift register as shown in FIG. Thereafter, in the same manner, the signal charge in the vertical CCD register is transferred to the horizontal CCD register during horizontal blanking, and is also transferred downward in the vertical CCD register.
During the horizontal valid period, it is transferred in the horizontal CCD register and output. As is clear from the above operation, the signal charges of all the photodiodes are not mixed with each other during one field period, but are sequentially output from the photodiode closest to the horizontal CCD register. That is, non-interlaced operation is achieved.

つぎにインタレース動作の場合について説明する。本動
作においては、第２図に示すゲートスイッチを構成する
トランジスタ７２〜７５は全てオフ状態となる。一方パ
ルススイッチを構成するトランジスタ７６〜７９のゲー
トには例えば正の直流電圧を印加しオン状態とする。い
ま、例えばパルススイッチの入力端子に４相のパルス軍
、〜！ｉ４を印加すると、パルススイッチはオン状態の
ため各インバータ入力端子■、■、［Ｆ］、■には、同
一パルスが発生する。−芳容インバータの出力０歩、ｏ
、■には反転したパルスが発生する。このとき、各ゲー
トスイッチはオフ状態となっているため、インバータの
入出力端子に現われるパルスがお互いに干渉することは
ない。各インバータ出力端子は垂直ＣＣＤレジスタの各
電極に接続されており、インバータ出力パルスがＣＣＤ
駆動パルスとなる。Next, the case of interlaced operation will be explained. In this operation, all transistors 72 to 75 forming the gate switch shown in FIG. 2 are in an off state. On the other hand, a positive DC voltage, for example, is applied to the gates of the transistors 76 to 79 constituting the pulse switch to turn them on. Now, for example, a 4-phase pulse force is connected to the input terminal of a pulse switch. When i4 is applied, the pulse switch is in the on state, so the same pulse is generated at each inverter input terminal (2), (2), [F], (2). - Output 0 steps of the fan inverter, o
, ■, an inverted pulse is generated. At this time, since each gate switch is in an off state, the pulses appearing at the input/output terminals of the inverter do not interfere with each other. Each inverter output terminal is connected to each electrode of the vertical CCD register, and the inverter output pulse is connected to the CCD register.
This becomes a driving pulse.

このとき、第２図に示すシフトレジスタは縦続に接続さ
れてはいるが、４相パルス軍、〜虱は各シフトレジスタ
のパルススイッチの入力端子に同時に印加される。すな
わち、各インバータ出力端子からは、反転した４相のパ
ルスΦ１〜Φ４が同時に発生する。第５図は、インクレ
ース動作時にシフトレジスタへ印加するパルス波形型、
〜重。およびシフトレジスタからの出力波形の一例につ
いて示している。図においてｔＢ□、ｔＢ□は水平ブラ
ンキング期間、ｔＥｌｌ”Ｅ２は水平の有効期間を示す
。すでに述べたように端子■、■便、■からは４相パル
ス軍、〜Ｌの反転波形が発生している。すなわち通常の
インクレース動作時に使用可能なパルス波形が発生して
いる。インタレース走査時においては従来よく知られて
いる方法で動作をする。At this time, although the shift registers shown in FIG. 2 are connected in series, the four-phase pulses are simultaneously applied to the input terminals of the pulse switches of each shift register. That is, inverted four-phase pulses Φ1 to Φ4 are generated simultaneously from each inverter output terminal. Figure 5 shows the pulse waveform type applied to the shift register during increment operation.
~Heavy. and an example of the output waveform from the shift register. In the figure, tB□ and tB□ indicate the horizontal blanking period, and tEll''E2 indicates the horizontal valid period.As already mentioned, from the terminals ■, ■, and ■, a 4-phase pulse force and an inverted waveform of ~L are generated. In other words, a pulse waveform that can be used during normal ink-lace scanning is generated.During interlaced scanning, the operation is performed using a conventionally well-known method.

以上説明したように本発明によれば、垂直ＣＣＤレジス
タをフォトダイオード１個に対して１／２段配置するだ
けでインタレース、ノンインタレースが可能であり、垂
直ＣＣＤレジスタの信号量を損うこともない。As explained above, according to the present invention, interlacing and non-interlacing are possible by simply arranging vertical CCD registers in 1/2 stage for one photodiode, and the signal amount of the vertical CCD registers is reduced. Not at all.

（発明の効果） 以上述べたように本発明によれば、インタレース、ノン
インクレース両方式が可能な二次元ＣＣＤイメージセン
サおよびその駆動方法が得られる。(Effects of the Invention) As described above, according to the present invention, a two-dimensional CCD image sensor capable of both interlace and non-interlace types and a method for driving the same can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は、本発明による二次元ＣＣＤイメージセンサの
基本構成図、第２図は、本発明による二次元ＣＣＤイメ
ージセンサに内蔵された１段当りのシフトレジスタの回
路図、第３図はインクレース動作における前記シフトレ
ジスタの端子波形の図、第４図は、ノンインタレース動
作における素子内部での信号電荷の動きを示す図、第５
図は、インクレース動作における前記シフトレジスタの
端子波形の図、第６図は従来の二次元ＣＣＤイメージセ
ンサを示す図。 図において、１〜１５．３１〜４５はフォトダイオード
、１６〜１８．４６〜４８は垂直ＣＣＤレジスタ、５１
．５２は垂直ＣＣＤレジスタを駆動するに必要なパルス
波形を発生するシフトレジスタ、６１はインバータ、６
２はゲートスイッチ、６３はパルススイッチである。 第１図 ３／〜４．！５−．　フォトダイオ−ドロｔ−１−４８
：垂直−ＣＣＤ　１／ジスタ４７　−７に乎Ｃ（：：Ｄ
し５スタ オρ　：出力アシフ゛ まろｋど：シフトしジスタ 第３図 ｔｓｔ−ｔ／Ｉ３　：　；噌〈；乎１白１３ン−ｚ１期
’ＦＪ第　４　図 ｉｆ：垂直ｃｃｖ　ｌ／ジスダ ８ど；木、乎（”ＣＤ　Ｌ、ジスタ 第に回 侮FIG. 1 is a basic configuration diagram of a two-dimensional CCD image sensor according to the present invention, FIG. 2 is a circuit diagram of a shift register per stage built in the two-dimensional CCD image sensor according to the present invention, and FIG. FIG. 4 is a diagram showing the terminal waveforms of the shift register in the race operation, and FIG. 5 is a diagram showing the movement of signal charges inside the element in the non-interlace operation.
The figure is a diagram of terminal waveforms of the shift register in the incremental operation, and FIG. 6 is a diagram showing a conventional two-dimensional CCD image sensor. In the figure, 1-15, 31-45 are photodiodes, 16-18, 46-48 are vertical CCD registers, 51
．． 52 is a shift register that generates a pulse waveform necessary to drive the vertical CCD register; 61 is an inverter;
2 is a gate switch, and 63 is a pulse switch. Figure 1 3/~4. ! 5-. Photodiode t-1-48
:Vertical-CCD 1/Jister 47 -7 to C(::D
5 Stao ρ: Output shifter: Shift register 3rd figure tst-t/I3:;木、乎("CD L、

Claims (2)

【特許請求の範囲】[Claims] （１）フォトダイオードおよび１／２段の垂直ＣＣＤレ
ジスタを含む画素を基本単位とするインタライン型の二
次元ＣＣＤイメージセンサにおいて、インバータ、ゲー
トスイッチ、パルススイッチを単位とする多段のシフト
レジスタを内蔵し、前記各インバータの出力端子は前記
垂直ＣＣＤレジスタの転送電極に接続されていることを
特徴とする二次元ＣＣＤイメージセンサ。(1) In an interline type two-dimensional CCD image sensor whose basic unit is a pixel that includes a photodiode and a 1/2-stage vertical CCD register, it has a built-in multi-stage shift register that has inverters, gate switches, and pulse switches as units. A two-dimensional CCD image sensor, wherein an output terminal of each of the inverters is connected to a transfer electrode of the vertical CCD register. （２）フォトダイオードおよび１／２段の垂直ＣＣＤレ
ジスタを含む画素を基本単位とするインタライン型の二
次元ＣＣＤイメージセンサであって、インバータ、ゲー
トスイッチ、パルススイッチを単位とする多段のシフト
レジスタを内蔵し、前記各インバータの出力端子は前記
垂直ＣＣＤレジスタの転送電極に接続されている二次元
ＣＣＤイメージセンサの駆動方法において、ゲートスイ
ッチをオフ状態、パルススイッチをオン状態とし、パル
ススイッチのソース端子に垂直ＣＣＤレジスタを駆動す
るに必要な相数のパルスを同時に印加することによりイ
ンタレース動作を達成し、パルススイッチをオフ状態に
保持し、シフトレジスタの一入力端子より入力パルスを
印加し、ゲートスイッチのゲート端子には２相のパルス
を印加し、このパルスに同期して前記入力パルスをシフ
トレジスタ中で遅延伝搬させることによりノンインタレ
ース動作を達成させることを特徴とする二次元ＣＣＤイ
メージセンサの駆動方法。(2) An interline type two-dimensional CCD image sensor whose basic unit is a pixel including a photodiode and a 1/2-stage vertical CCD register, and a multi-stage shift register whose units are an inverter, a gate switch, and a pulse switch. In a method of driving a two-dimensional CCD image sensor, the output terminal of each inverter is connected to the transfer electrode of the vertical CCD register, the gate switch is turned off, the pulse switch is turned on, and the source of the pulse switch is turned off. Interlace operation is achieved by simultaneously applying pulses of the number of phases necessary to drive the vertical CCD register to the terminals, keeping the pulse switch in the off state, and applying an input pulse from one input terminal of the shift register, A two-dimensional CCD image characterized in that a two-phase pulse is applied to a gate terminal of a gate switch, and the input pulse is delayed and propagated in a shift register in synchronization with this pulse to achieve non-interlaced operation. How to drive the sensor.