JPS62190544A - プログラマブル・コントロ−ラの上位リンクユニツト - Google Patents

プログラマブル・コントロ−ラの上位リンクユニツト

Info

Publication number
JPS62190544A
JPS62190544A JP61032528A JP3252886A JPS62190544A JP S62190544 A JPS62190544 A JP S62190544A JP 61032528 A JP61032528 A JP 61032528A JP 3252886 A JP3252886 A JP 3252886A JP S62190544 A JPS62190544 A JP S62190544A
Authority
JP
Japan
Prior art keywords
data
command
link
upper link
host computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61032528A
Other languages
English (en)
Inventor
Hideo Shimokawa
下川 日出男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP61032528A priority Critical patent/JPS62190544A/ja
Publication of JPS62190544A publication Critical patent/JPS62190544A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Programmable Controllers (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の分野) この発明は、プログラマブル・コン1〜ローラの上位リ
ンクユニットに関する。
(発明の概要) この発明では、この種の上位リンクユニットに対して、
新たにリンクレベルの1つとしてデータリンクレベルを
設けるとともに、上位リンクユニットがデータリンクレ
ベルに設定されている場合には、ホストコンピュータ側
からデータ要求コマンドが与えられるのを待つことなく
、プログラマブル・コントローラからHALTレディー
信号が与えられるたびに、同コントローラ側で設定され
た範囲のデータを読出し、これをホストコンピュータ側
へと送信するようにしたものである。
(従来技術とその問題点) 従来、この種の上位リンクユニットにあっては、ポスト
コンピュータ側からデータ要求コマンドが到来するのを
情って、プログラマブル・コントローラの入出カメモリ
をアクセスし、要求された入出力データ等をホストコン
ピュータ側へと返送するようにしている。
このため、入出カメモリのデータをホストコンピュータ
側へ伝送するためには、その都度ボス1〜コンピュータ
側から上位リンクユニットに対してデータ要求コマンド
を送るために余分の時間がかかり、また入出力データ等
の変化をボス1〜コンピユータ側に取込むタイミングか
、ホストコンピュータからのポーリングタイミングに依
存してしまい、データ変化を取込むのが遅れてしまうほ
か、ホストコンピュータの使用者側から見ても、通信プ
ログラムが複雑になるなどの問題点があった。
(発明の目的) この発明の目的は、プログラマブル・コントローラの入
出力データ変化を高速に取込むのに適し、かつホストコ
ンピュータ側の通信プログラムを簡素化することが可能
なプログラマブル・コントローラの上位リンクユニット
を提供することにある。
(発明の構成と効果) この発明は上記の目的を達成するために、ホストコンピ
ュータから受信したコマンドに従って、リンクレベルを
データリンクレベルに設定または設定解除するリンクレ
ベル制御手段と、データリンクレベルに設定されている
ことを条件として、プログラマブル・コン]・ローラか
らHALTレディー信号が与えられるたびに、同コント
ローラ側で設定された範囲のデータを読出し、これをホ
ストコンピュータ側へ送信するデータリンク制御手段と
、 を具備することを特徴とするものである。
このような構成によれば、予め上位リンクユニットに対
してデータリンクレベルへの設定用コマンドを送出した
後にあっては、プログラマブル・コントローラ側におけ
る上位リンクユニット用のサービス時間の到来とともに
、これに応答してHALTレディー信号が上位リンクユ
ニット側へ与えられるため、以後ホストコンピュータ側
から上位リンクユニットに対して何等伝送要求コマンド
を送らずとも、命令を1スキャン実行するたびに、実行
の結果得られた入出力のデータをホストコンピュータ側
へと直ちに伝送させることができ、この際実施例に示さ
れるようにユーザプログラム中に上位リンク命令を定義
すれば、ユーザ命令で特定されたデータのみを、かつプ
ログラムで指定された条件の状態に限り、ホストコンピ
ュータ側へと送信することが可能となる。
(実施例の説明) 第1図は、本発明に係る上位リンクユニットが適用され
たプログラマブル・コントローラシステムの構成を示す
ブロック図である。
同図に示す如く、PC本体1と上位リンクユニット2と
はシステムバス4を介して接続され、また上位リンクユ
ニット2とホストコンピュータ3とは、通信ライン5を
介して接続されている。
PC本体1はよく知られているように、CPU10、シ
ステムプログラムメモリ11.入出力装置12.ユーザ
メモリ131.ワークメモリ14および入出カメモリ1
5を備えるほか、CPU  HALT制御回路16を内
蔵している。
CPU10は、システムプログラムメモリ11に格納さ
れたシステムプログラムに従って動作し、後述するよう
に入出力更新処理、命令実行処理。
上位リンクサービス処理、ツールサービス処理等を順に
サイクリックに行なうようになされている。
入出力装置12は、外部入力機器(リミット・スイッチ
など)の出力を取込んだり、あるいは外部出力機器(リ
レーなど)に対して出力信号を送出するものである。
ユーザメモリ13は、ユーザが適宜作成したユーザプロ
グラムを格納するもので、この実施例ではラダー図に対
応してユーザプログラムが作成されている。
ワークメモリ14は、CPU10における演算の各種途
中結果等の記憶のために利用される。
入出カメモリ15には、入出力装置12の入出力点数に
対応した記憶エリアのはかに、補助リレーエリア、カウ
ンタエリア、タイマエリア、キープリレーエリア等の各
種記憶エリアが設けられており、この発明では入出カメ
モリ15の特定エリアのデータを上位リンクユニット2
を介して、ホストコンピュータ3側へと取込むことがで
きるようになされている。
上位リンクユニット2は、よく知られているように、C
PU20.システムプログラムメモリ21、ワークメモ
リ221通信用LSI23を備えている。
CPU20はマイクロプロセッサを主体として構成され
、システムプログラメモリ21に格納されたシステムプ
ログラムに従って動作する。
ワークメモリ22は、CPU20で行なわれる各種演算
の途中結果等の記憶に利用される。
通信用LSI23は、ホストコンピュータ3からの受信
動作、ホストコンピュータ3に対する送信動作を行なう
ものである。
次に、第2図はPC本体の制御プログラムの構成を示す
フローチャート、第3図は上位リンクユニット2の制御
プログラムの構成を示すフローチャート、第4図はホス
トコンピュータ3の制御プログラムの構成を示すフロー
チャートであり、以下これらのフローチャー1・に従っ
て本実施例装置の動作を系統的に説明する。なお、各図
中斜線で示す部分が、本発明に関連して新たに追加され
た部分である。
まず、PC本体の制御プログラムについて説明する。第
2図において、電源投入などによりプログラムがスター
トされると、イニシャル処理として各種レジスタ、フラ
グ等の初期設定を行なった後(ステップ200)、上位
リンクサービス処理を行なう(ステップ201)。
この上位リンクサービス処理では、よく知られているよ
うにCPU  HALT制御回路16を介して上位リン
クユニット2のCPU20に対してトIALTレディー
信号を与え、上位リンクユニット2側からHALT指令
が返送されるのを持って、CPU10はHALT状態と
なり、システムバス4の占有を上位リンクユニット2の
CPU20側に明は渡す。
後)ホするように、以後上位リンクユニット2のCPU
20はシステムバス4を使ってPC本体1側に対し各種
の処理を行ない、その終了とともにCPU  HALT
υI@回路16を介してPC本体1のCPLJIOに対
しHALT解除指令を返送する。
すると、PC本体1側のCPUl0はHALT状態を解
除され、これにより上位リンクサービス処理は終了する
次いで、ツールサービス処理が行なわれ(ステップ20
2)、PC本体1に対してプログラムコンソール(図示
せず)が接続されていれば、当該装置のキーボードから
の信号に応じ、モニタ処理。
プログラミング処理などの各種処理を行ない(ステップ
202>、処理終了とともに入出力更新処理へと移行す
る。
入出力更新処理では、よく知られているように、入出力
装置12の各入力状態を、入出カメモリ15の入カニリ
アへと転送するとともに、入出カメモリ15の出力デー
タを、入出力装置12から外部機器へと送出する(ステ
ップ203)。
次いで、RUNフラグがit 1 t+にセットされる
までの間(ステップ204否定)、入出力装置12の全
出力をオフさせたまま(ステップ205)、以上ステッ
プ201〜203の動作を繰り返す。
これに対して、プログラミングコンソール(図示せず)
からの信号によって、RUNフラグが111 $1にセ
ットされると(ステップ204肯定)、命令実行動作へ
の移行が行なわれる。
この命令実行動作では、まずプログラムカウンタの値を
ユーザ命令の先頭アドレスにイニシャル設定させた後(
ステップ206) 、プログラムカウンタの値を+1ず
つ歩進させつつ(ステップ213)、プログラムカウン
タで指定される命令をユーザメモリ13から順次読出し
ては(ステップ207)、その内容を解読しくステップ
208)、解読結果に応じた命令実行処理を行なう(ス
テップ210,211,212>。
命令実行処理の詳細については、よく知られているよう
に、入出カメモリ15の入出力データ等を参照して、指
定された論理演算等を行ない、その演算結果で出力デー
タの内容を書替えるのが通例である。
ここで、本実施例では特に第6図に示されるように、ユ
ーザ命令中に新たな命令語である「上位リンク命令」を
定義する。「上位リンク命令」は、ラダーチャート方式
のプログラムの1応用命令として扱う。
ユーザは「上位リンク命令」を使用する際には、データ
リンク確立リレー接点をロードする必要がある。この接
点は、システムが提供覆るリード・オンリーの特殊補助
リレーエリアに割イ」けられ、「データリンクレベル」
が確立しているとぎONするリレーである。従って、こ
の接点がONしていなければ、「上位リンク命令」が実
行されることはない。
また「上位リンク命令」のオペランドは、先頭リンクチ
ャンネルと最終リンクチャンネルを指定する。ここには
、通常の入出力リレーエリアのはかに、データメモ1ハ
タイマ/カウンタの現在値エリア、リンクリレーエリア
、保持リレーエリア。
特殊補助リレーエリアなどが設定できるものとする。
従って、第2図のフローチャートにおいて、ユーザプロ
グラム中から上位リンク命令が読出され(ステップ21
0肯定)、データリンク確立リレー接点がON状態であ
れば、上位リンク命令処理要求がセラ1〜される(ステ
ップ211)。
すなわち、データリンク確立リレー接点がON状態であ
れば二−モニツクHLNKに続いて記述された先頭、最
終リンクチャンネル情報がワークメモリ14の所定エリ
アに上位リンク命令処理要求としてセラ1−されるわけ
である。
そして、このセットされた内容は、後述する如く上位リ
ンクユニット2側からPC本体1をアク     −セ
スした際に、どの範囲のデータをホストコンピュータ3
へと転送すべきかを示す参照情報となるのである。
このように、PC本体側では、命令実行動作中、上位リ
ンク命令が読出された場合、データリンク確立リレー接
点のON、OFF状態に応じて、上位リンク命令処理要
求がセットされることとなる。
次に、第3図を参照して、上位リンクユニット2の制御
プログラムについて説明1−る。
電源投入等によりプログラムがスタートすると、まずイ
ニシャル処理によって各種フラグ、レジスタ類の初期設
定を行なった後(ステップ30)、ホストコンビ五−夕
からのコマンド受信(ステップ31否定)、データリン
クレベルへの設定(ステップ32否定)を待機する状態
となる。
この状態において、ホストコンピュータ3側から通常コ
マンド、すなわち入出カメモリの特定データをホストコ
ンピュータ側へ返送すべきデータ要求コマンドが与えら
れると(ステップ31肯定)、以後上位リンクユニット
側ではPC本体1側からHALTレディー信号が到来す
るのを待機する状態となる(ステップ33)。
ここで、第2図で説明したように、上位リンクサービス
処理が開始された場合(ステップ201)、PC本体1
のCPLJIOからはCPU  HΔLTt5制御回路
16を介して、1−IALTレディー信号が到来するよ
うになされている。
このようにしてHALTレディー信号が上位リンクユニ
ット2側へ到来すると、ただちにステップ3301以降
のHΔLTレディー割込処理が開始される。
この割込処理では、まず最初にPC本体1側にHALT
指令を発して、PC本体1のCPU 10をHALT状
態に設定しくステップ3301)、次いでデータリンク
レベルでないこと(ステップ3302否定)、処理すべ
きコマンドがあること(ステップ3303肖定)を確認
した後、データリンク開始コマンドでないことを条件と
して(ステップ3304否定)、通常コマンド処理を実
行する(ステップ3307)。
この通常コマンド処理では、PC本体1の入出カメモリ
15から、通常コマンドで指定された入出力データを読
出し、これを上位リンクユニット2のワークメモリ22
に格納する。
その後、PC本体1に対してHALT解除指令を与え、
PC本体1のCPU10のHALT状態を解除させた後
(ステップ3308)、HALTレディー割込を終了す
る。
次いで、レスポンス作成処理を実行して、ワークメモリ
22に格納された入出力データを、通信用LSI23を
介して、ホストコンピュータ3へと送信しくステップ3
4)、以後再びコンビュー夕からのコマンド待ち(ステ
ップ31否定)、データリンクレベルへの設定待ち(ス
テップ32否定)の状態となる。
このように、ホストコンピュータ3側から通常コマンド
が受信された場合には、従来通り、コマンドで指定され
る入出力データをPC本体1の入出カメモリ15から読
出し、これを通信用LSI23を介してホストコンピュ
ータ3側へと返送する動作が行なわれる。
次に、ホストコンピュータ3側からデータリンク開始コ
マンドが与えられた場合(本発明の詳細な説明する。ま
ず前述と同様に、コンピュータからのコマンドが受信さ
れ(ステップ31肯定)、上位リンクサービス待ちとな
り(ステップ33)、HALTレディー信号が到来する
のを待って、HALTレディー割込が開始される。
その後、PC本体へHALTレディー信号を発して、P
C本体1のCPU10をHALT状態に設定させた後(
ステップ3301) 、データリンクレベルでないこと
(ステップ3302否定)、コマンドかあること(ステ
ップ3303肯定)、データリンク開始コマンドである
こと(ステップ3304肯定)、PC本体1がRUN状
態であること(ステップ3305N定)を順に確認した
後、リンクレベルフラグをデータリンクレベルに設定変
更する(ステップ3306)。
その後、PC本体のHALT状態を解除させた後(ステ
ップ3308) 、1−tALTレディー割込    
 −を終了して、データリンクレベル開始に必要な一連
の受付処理が終了した旨のレスポンスをホストコンピュ
ータ3に返送する(ステップ34)。
以後、上位リンクユニット2のCPLJ20では、リン
クレベルフラグの状態に基づき、データリンクレベルへ
の設定が確認され(ステップ32肯定)、以後PC本体
1における上位リンクサービス持もの状態になる(ステ
ップ33)。
そして、PC本体でユーザ命令を一巡実行するたびに、
上位リンクサービス処理が開始されると(ステップ20
1)、その都度上位リンクユニット2側ではHALTレ
ディー割込がかけられ、PC本体1に対してHALT指
令が与えられる(ステップ3301’)。
この状態では、フラグの内容に基づきデータリンクレベ
ルであることが確認され(ステップ33021定)、そ
の後PC本体側で上位リンク命令処理要求がセットされ
ているかが確認される(ステップ3309)。
ここで、前述した如く、本実施例ではユーザ命令中に新
たな命令語である上位リンク命令を定義し、その実行に
よって転送されるべきデータの開始および終了チャンネ
ルがワークメモリ14にセットされるようになされてい
る。
このため、ワークメモリ14の内容に基づいて、上位リ
ンク命令処理要求有りと判定されると(ステップ330
9肯定)、上位リンクユニット2側ではPC本体1の入
出カメモリ15から指定エリアのデータを読出し、これ
をワークメモリ22に格納するとともに、これに続いて
ワークメモリ14にセットされていた上位リンク命令処
理要求をクリアしくステップ3311)、PC本体のH
ALTを解除させた後(ステップ3308)、HALT
レディー割込を終了する。
次いで、レスポンス作成処理では、PC本体1の入出カ
メモリ15から読出した入出力データを、通信用LSI
23を介して、ホストコンピュータ3側へと返送する。
このように、ホストコンピュータ3側からデータリンク
開始コマンドが与えられ、これに基づいて上位リンクユ
ニット2がデータリンクレベルに設定された後にあって
は、その後ホストコンピュータ3から特に伝送要求コマ
ンドが与えられずとも、PC本体1側で上位リンクサー
ビス時間が到来するたびに、上位リンク命令で指定され
た入出力データの内容が、上位リンク命令の実行結果に
応じて、ホストコンピュータ3側へとその都度返送され
ることとなるのである。
このため、ホストコンピュータ3側からデータリンク開
始コマンドを送り、上位リンクユニット2をデータリン
クレベルに設定しておきさえすれば、以後PC本体1の
入出カメモリ15内における各データの変化を、高速応
答性をもって、ホストコンピュータ3側に取込むことが
でき、その際にホス1−コンピュータ3側では特に通信
プログラムを複雑化することもないのである。
次に、ホスi・コンピュータ3側から、データリンク終
了コマンドが与えられた場合には、HALTレディー割
込処理において、データリンク終了コマンド有りとの判
定が行なわれ(ステップ3312)、その場合にはリン
クレベルはデータリンクレベルを設定解除され、コマン
ド処理レベルに設定変更される(ステップ3313)。
そして、以後上位リンクユニット2では、ホストコンピ
ュータ3から与えられた通常コマンドに従って、PC本
体1に対しコマンドで指定された各種の処理を行なうこ
ととなる。
次に、第4図のフローチャートを参照して、ホストコン
ピュータの制御プログラムについて説明する。ホストコ
ンピュータ側で、キーボード入力などによってPCデー
タの通常速度による続出が指令されると(ステップ40
1否定)、ホストコンピュータ3から上位リンクユニッ
ト2に対して通常コマンドの送出が行なわれる(ステッ
プ402)。
すると、前述した如く上位リンクユニット2側では、通
常コマンドを受けて、PC本体1から入出カメ七り15
の指定データの内容を読出し、これをポストコンピュー
タ3に対して返送する。
こうしてレスポンスが受信されると(ステップ403肯
定)、ホス1へコンピュータ3側では、返送された入出
力データに基づき、予めプログラムされたデータ処理を
行なうのである。
例えば、PC本体1の入出カメモリ15のカウンタの計
数値を読出して、ライン上を流れる被加工材料の加工状
況を確認し、新たな加工指令を与えたりするのである(
ステップ404)。
これに対して、ホストコンピュータ3のキーボードから
、PCのデータを高速で続出すべき指令が与えられると
くステップ401肯定)、ホス1〜コンピユータ3から
上位リーンクユニット2に対してデータリンク開始コマ
ンドの送出が行なわれる(ステップ405)。
すると、前述した如く上位リンクユニット2側では、こ
のデータリンク開始コマンドに従って、リンクレベルを
データリンクレベルへと設定し、その後データリンクレ
ベルへの設定が完了した旨のレスポンスをホストコンピ
ュータ3に与える。
すると、レスポンスが受信されたことに基づいて(ステ
ップ4064定)、データリンク開始の受付が行なわれ
たことをホストコンピュータ側で確認する(ステップ4
07)。
以後、上位リンクユニット2からは、PC本体1でユー
ザ命令の一巡実行がなされるたびに、上位リンク命令で
指定された一連のデータが、ホストコンピュータ3側へ
と返送され(ステップ408否定、409肖定)、その
たびに高速レスポンスデータに対応した所定の処理が実
行されることとなる(ステップ410)。
つまり、ホストコンピュータ3側において、PC本体1
の入出カメモリ15内のデータを、1スキヤンの遅れも
なく取込み、これに基づいたデータ処理を行なうことが
できるのである。
次に、ホストコンピュータ3のキーボードから、データ
リンク終了指令が与えられると(ステップ408肯定)
、ホストコンピュータ3から上位リンクユニット2に対
してデータリンク終了コマンドの送出が行なわれる(ス
テップ411)。
すると、前述した如く、上位リンクユニット2側では、
データリンクレベルからコマンド処理レベルへのレベル
変更処理が行なわれた後、その旨のレスポンスが返送さ
れる。
このレスポンスがホストコンピュータ3側で受信される
と(ステップ412肖定)、データリンク終了の受付確
認が行なわれ(ステップ413肯定)、以後以上一連の
動作を繰り返し実行するわけである。
以上第2図〜第4図のフローチャートで説明したように
、ホストコンピュータ3側から通常コマンドが送られた
場合、上位リンクユニット2側では従来通り、PC本体
1の入出カメモリ15をアクセスし、その内容をホスト
コンピュータ3側へと返送する。
これに対して、ホストコンピュータ3側からデータリン
ク6(l始コマンドが送られた場合、上位リンクユニッ
ト2側ではデータリンクレベルに設定され、以後ポスト
コンピュータ3からのコマンド有無にかかわりなく、P
C本体1側で上位リンクサービスが行なわれるたびに、
上位リンク命令で指定されるチャンネルのデータを、ホ
ストコンピュータ3側へと返送する。
また、ボストコンビ1−夕3からデータリンク終了コマ
ンドが送出された場合、上位リンクユニット2側ではコ
マンド処理レベルへのレベル変更が行なわれ、以後従来
通りホストコンピュータ3からのコマンドを待って、P
C本体1をアクセスすることとなるのである。
以上の動作を、第5図のタイムチャートにまとめて示す
こととする。
【図面の簡単な説明】
第1図は本発明に係る上位リンクユニットが適用される
プログラマブル・コントローラシステムの構成を示すブ
ロック図、第2図はPC本体の制御プログラムを示ずフ
ローチャート、第3図は上位リンクユニツ1への制御プ
ログラムを示すフローチャート、第4図はホス1〜コン
ピユータの制御プログラムを示すフローチャート、第5
図はPC本体、上位リンクユニット、ホス1〜コンピユ
ータ相互の動作を関連付けて示すタイムチャート、第6
図は本発明で新たに定義された上位リンク命令の   
   −構成を示すラダー図である。 1・・・プログラマブル・コントローラ本体2・・・上
位リンクユニット 3・・・ホストコンピュータ

Claims (1)

    【特許請求の範囲】
  1. (1)ホストコンピュータから受信したコマンドに従っ
    て、リンクレベルをデータリンクレベルに設定または設
    定解除するリンクレベル制御手段と、データリンクレベ
    ルに設定されていることを条件として、プログラマブル
    ・コントローラからHALTレディー信号が与えられる
    たびに、同コントローラ側で設定された範囲のデータを
    読出し、これをホストコンピュータ側へ送信するデータ
    リンク制御手段と、 を具備することを特徴とするプログラマブル・コントロ
    ーラの上位リンクユニット。
JP61032528A 1986-02-17 1986-02-17 プログラマブル・コントロ−ラの上位リンクユニツト Pending JPS62190544A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61032528A JPS62190544A (ja) 1986-02-17 1986-02-17 プログラマブル・コントロ−ラの上位リンクユニツト

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61032528A JPS62190544A (ja) 1986-02-17 1986-02-17 プログラマブル・コントロ−ラの上位リンクユニツト

Publications (1)

Publication Number Publication Date
JPS62190544A true JPS62190544A (ja) 1987-08-20

Family

ID=12361444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61032528A Pending JPS62190544A (ja) 1986-02-17 1986-02-17 プログラマブル・コントロ−ラの上位リンクユニツト

Country Status (1)

Country Link
JP (1) JPS62190544A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01261706A (ja) * 1988-04-13 1989-10-18 Yaskawa Electric Mfg Co Ltd プログラマブルコントローラのデータ転送方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56146344A (en) * 1980-04-16 1981-11-13 Hitachi Ltd Terminal control device
JPS6079848A (ja) * 1983-10-06 1985-05-07 Fujitsu Ltd 通信制御装置のハイレベル手順制御方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56146344A (en) * 1980-04-16 1981-11-13 Hitachi Ltd Terminal control device
JPS6079848A (ja) * 1983-10-06 1985-05-07 Fujitsu Ltd 通信制御装置のハイレベル手順制御方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01261706A (ja) * 1988-04-13 1989-10-18 Yaskawa Electric Mfg Co Ltd プログラマブルコントローラのデータ転送方法

Similar Documents

Publication Publication Date Title
EP0458304A1 (en) Direct memory access transfer controller
US4095268A (en) System for stopping and restarting the operation of a data processor
JPH07225727A (ja) 計算機システム
JPS62190544A (ja) プログラマブル・コントロ−ラの上位リンクユニツト
EP0376003A2 (en) Multiprocessing system with interprocessor communications facility
JP3139310B2 (ja) ディジタル信号処理装置
JP2508038B2 (ja) プログラマブル・コントロ−ラ
JP2522412B2 (ja) プログラマブルコントロ―ラと入出力装置の間の通信方法
JP3168845B2 (ja) ディジタル信号処理装置
JPH0357053A (ja) 通信処理装置のダウンロード制御方式
JPH02730B2 (ja)
JP3127737B2 (ja) ディジタル信号処理装置
JP3227273B2 (ja) プログラマブルコントローラのリンク処理方式
JPS6022383B2 (ja) 入出力制御装置
JPH03225551A (ja) 入出力装置アクセス制御方式
JPH05233525A (ja) I/o処理装置
JPS63191258A (ja) チヤネル装置
JPH01248264A (ja) システムバス競合制御方式
JPH09160786A (ja) マイクロプロセッサ
JPS6336304A (ja) プログラマブル・コントロ−ラ・システム
JPH01184569A (ja) データ伝送装置
JPS5818032B2 (ja) 通信制御装置
JPS5918733B2 (ja) デ−タ送受信制御装置
JPH02133849A (ja) 受信データ転送処理方式
JPS5939766B2 (ja) マルチプレクサチャネル装置