JPH0430577A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPH0430577A JPH0430577A JP2135424A JP13542490A JPH0430577A JP H0430577 A JPH0430577 A JP H0430577A JP 2135424 A JP2135424 A JP 2135424A JP 13542490 A JP13542490 A JP 13542490A JP H0430577 A JPH0430577 A JP H0430577A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- electrode
- ccd
- film
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000007787 solid Substances 0.000 title 1
- 238000003384 imaging method Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 9
- 238000005036 potential barrier Methods 0.000 abstract description 4
- 239000000969 carrier Substances 0.000 description 7
- 239000010410 layer Substances 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、固体撮像素子に関し、特に光導電膜と信号蓄
積部、信号転送部とを組み合わせた積層型固体撮像素子
に関するものである。
積部、信号転送部とを組み合わせた積層型固体撮像素子
に関するものである。
近年工業監視用VTR、あるいは家庭用VTRの普及に
伴って、小型軽量で使い易いテレビカメラの需要が高ま
っている。特に従来の撮像管にかわって、CCD 、
MOS 、 CPD等の固体撮像素子を用いたテレビカ
メラの研究開発が盛んになってきている。
伴って、小型軽量で使い易いテレビカメラの需要が高ま
っている。特に従来の撮像管にかわって、CCD 、
MOS 、 CPD等の固体撮像素子を用いたテレビカ
メラの研究開発が盛んになってきている。
固体撮像素子は、撮像管に比べ、カメラの小型化。
軽量化、低消費電力化を可能とするなど多くの利点を有
している。
している。
さらに最近では、固体撮像素子を信号読み取り部として
用い、この上に光電変換部として光導電膜を積層させた
積層型固体撮健素子も提案されている。これは光学的開
口率が大きく、高感度であり、プルーミング、スミア抑
制能力がすぐれて−る等の特長を持った固体撮像素子と
して注目されている。
用い、この上に光電変換部として光導電膜を積層させた
積層型固体撮健素子も提案されている。これは光学的開
口率が大きく、高感度であり、プルーミング、スミア抑
制能力がすぐれて−る等の特長を持った固体撮像素子と
して注目されている。
第2図は従来から提案されている、光電変換部に光導電
膜を用いた積層型固体撮像素子の一例であシ、2画素分
の断面図を示す、第2図において、plI基板1上に、
絶縁膜2を介してCCD電極3としてのぼりシリコン層
が設けられている。4は層間絶縁層、5は電荷蓄積用電
極である。基板1内の11はnウェルからなるCCD部
、12はn−1mからなるr−ト部、13はn+領領域
らなる電荷蓄積部、14はp 領域からなるチャネルス
トツノJ?−である。6は平坦化のための絶縁膜、7,
71は1画素に対応する画素電極で、所望の画素配置に
応じてプレイ状あるいはエリア状に配置されている。
膜を用いた積層型固体撮像素子の一例であシ、2画素分
の断面図を示す、第2図において、plI基板1上に、
絶縁膜2を介してCCD電極3としてのぼりシリコン層
が設けられている。4は層間絶縁層、5は電荷蓄積用電
極である。基板1内の11はnウェルからなるCCD部
、12はn−1mからなるr−ト部、13はn+領領域
らなる電荷蓄積部、14はp 領域からなるチャネルス
トツノJ?−である。6は平坦化のための絶縁膜、7,
71は1画素に対応する画素電極で、所望の画素配置に
応じてプレイ状あるいはエリア状に配置されている。
画素電極は、良好なホールブロッキングを行なうために
、仕事関数の小さいCr、Ti等の金属で構成される。
、仕事関数の小さいCr、Ti等の金属で構成される。
8は光電変換部を構成する光導電膜で、一般にイントリ
ンシックな水素化アモルファスシリコン膜からなる。9
は電子ブロッキングのためのp+型水素化アモルファス
シリコンMi、10t’!窓および共通電極をかねた透
明で導電性のITO膜である・ ITO膜1膜上0して光導電膜8に入射した光りにより
生成されたホールおよび電子のうち、ホールはITO膜
1膜上0出され、電子は光導電膜8内を走行し、電極7
′を通して蓄積される。この電荷ハCCD電極3へのパ
ルス電圧印加により、転送ゲート部12を通してCCD
部11へ転送され、CCDにより順次外部へ転送される
。このような構成の積層型固体撮像素子は、1画素とし
て働く画素電極の面積を広くとることができ、したがっ
て光学的開口率を高め、非積層型に比べて感度が向上す
る利点がある。
ンシックな水素化アモルファスシリコン膜からなる。9
は電子ブロッキングのためのp+型水素化アモルファス
シリコンMi、10t’!窓および共通電極をかねた透
明で導電性のITO膜である・ ITO膜1膜上0して光導電膜8に入射した光りにより
生成されたホールおよび電子のうち、ホールはITO膜
1膜上0出され、電子は光導電膜8内を走行し、電極7
′を通して蓄積される。この電荷ハCCD電極3へのパ
ルス電圧印加により、転送ゲート部12を通してCCD
部11へ転送され、CCDにより順次外部へ転送される
。このような構成の積層型固体撮像素子は、1画素とし
て働く画素電極の面積を広くとることができ、したがっ
て光学的開口率を高め、非積層型に比べて感度が向上す
る利点がある。
しかしながら従来の積層型固体撮像素子は、次のような
問題点を有してい友。
問題点を有してい友。
いま、ある画素人には光が入射せず、隣接する他の画素
Bには光が入射している場合を想定する。
Bには光が入射している場合を想定する。
第1の問題点として、光導電膜8内で発生したキャリア
が画素電極7′へ到達するばかりでなく、隣接する光の
半丸りていない画素Bの画素電極7にも到達する。また
第2の問題点として、光生成されたキャリヤが画素電極
7に蓄積されると1画素電極7の電位は画素電極7′の
それよりも低くなり、この結果、画素電極7から7′へ
のキャリヤの移動が起こる。こO第1および第2の問題
点は、画素相互間のクロストークとなり、画質の低下を
もたらす。
が画素電極7′へ到達するばかりでなく、隣接する光の
半丸りていない画素Bの画素電極7にも到達する。また
第2の問題点として、光生成されたキャリヤが画素電極
7に蓄積されると1画素電極7の電位は画素電極7′の
それよりも低くなり、この結果、画素電極7から7′へ
のキャリヤの移動が起こる。こO第1および第2の問題
点は、画素相互間のクロストークとなり、画質の低下を
もたらす。
さらに第3の問題点として、画素電極7および7′間を
通して下地回路へ入射した光L/により、ここに生成さ
れた光がリーク電流となる。この第3の問題点は、暗電
流の増加につながり、やはシ画質の低下を招く。
通して下地回路へ入射した光L/により、ここに生成さ
れた光がリーク電流となる。この第3の問題点は、暗電
流の増加につながり、やはシ画質の低下を招く。
本発明の目的は、上記のような従来の積層型固体撮像素
子が有している問題点を解決し、良好ない比を有し、し
たがって良好な画質を得ることができるように改良した
積層型固体撮像素子を提供することである。
子が有している問題点を解決し、良好ない比を有し、し
たがって良好な画質を得ることができるように改良した
積層型固体撮像素子を提供することである。
〔課題を解決するための手段(及び作用)〕本発明によ
る固体操像素子社、複数の信号蓄積部、および信号転送
部を有する半導体基板上に光導電膜を積層し、アレイ状
、あるいはエリア状に画素を形成する構造において、各
画素電極の間に遮光性シ1ットキー電極を設けることに
より1画素間にIテンシャルパリアを形成し、画素間の
キャリアの走行を防止し、かつ下地回路への光のもれこ
みを防止するようにしたものである。
る固体操像素子社、複数の信号蓄積部、および信号転送
部を有する半導体基板上に光導電膜を積層し、アレイ状
、あるいはエリア状に画素を形成する構造において、各
画素電極の間に遮光性シ1ットキー電極を設けることに
より1画素間にIテンシャルパリアを形成し、画素間の
キャリアの走行を防止し、かつ下地回路への光のもれこ
みを防止するようにしたものである。
以下、本発明の実施例を図面を用いて詳細に説明する。
第1図において、p型半導体基板l上に絶縁膜2を介し
て、ポリシリコン層からなるCCD電極3が設けられて
いる。4は層間絶縁層、5は電荷蓄積用電極である。基
板1内の11で示す領域はnウェルからなるCCD部、
12はn−領域からなる信号転送部、13はn+領領域
らなる電荷蓄積部、14はp 領域からなるチャネルス
トッパーである。電荷蓄積用電極5および電荷蓄積部1
3によって信号蓄積部を構成する。6は平坦化のための
絶縁膜、7,7′は1画素に対応する画素電極で。
て、ポリシリコン層からなるCCD電極3が設けられて
いる。4は層間絶縁層、5は電荷蓄積用電極である。基
板1内の11で示す領域はnウェルからなるCCD部、
12はn−領域からなる信号転送部、13はn+領領域
らなる電荷蓄積部、14はp 領域からなるチャネルス
トッパーである。電荷蓄積用電極5および電荷蓄積部1
3によって信号蓄積部を構成する。6は平坦化のための
絶縁膜、7,7′は1画素に対応する画素電極で。
所望の画素配置に応じてアレイ状あるいはエリア状に配
置されている。この画素電極は、良好なホ−ルプロッキ
ングを行なうために、仕事関数の小さいCr、Ti等の
金属で構成される。8d光電変換部としての光導電膜で
、この実施例ではイントリンシックな水素化アモルファ
スシリコン膜からなる。9は電子ブロッキングのための
p+型水素化アモルファスシリコン膜、10は窓および
共通電極をかねた透明導電性のITO膜である。
置されている。この画素電極は、良好なホ−ルプロッキ
ングを行なうために、仕事関数の小さいCr、Ti等の
金属で構成される。8d光電変換部としての光導電膜で
、この実施例ではイントリンシックな水素化アモルファ
スシリコン膜からなる。9は電子ブロッキングのための
p+型水素化アモルファスシリコン膜、10は窓および
共通電極をかねた透明導電性のITO膜である。
さらに15は、各画素に対応する部分の境界において、
互いに隣接する画素電極7および7′間に設けられた遮
光性のショットキー電極で、電子のブロッキングを良好
に行なわせるために、仕事関数の大きい材料、たとえば
Ptで構成される。
互いに隣接する画素電極7および7′間に設けられた遮
光性のショットキー電極で、電子のブロッキングを良好
に行なわせるために、仕事関数の大きい材料、たとえば
Ptで構成される。
このように構成された本発明の積層型固体撮像素子にお
いて、ITO[10を通して入射した光は、光導電膜8
内でキャリヤを発生する。このうちホールはpWlの水
素化アモルファスシリコン膜9を通してITO膜lOか
ら注出され、電子は光導電膜8内を走行して画素電極7
に到達する。電荷蓄積部に蓄積された電荷は、CCD電
極3に)4ルス電圧を印加することによりて、ゲート部
12を通してCCD部11へ転送され、 CCDにより
順次に外部へ転送される。
いて、ITO[10を通して入射した光は、光導電膜8
内でキャリヤを発生する。このうちホールはpWlの水
素化アモルファスシリコン膜9を通してITO膜lOか
ら注出され、電子は光導電膜8内を走行して画素電極7
に到達する。電荷蓄積部に蓄積された電荷は、CCD電
極3に)4ルス電圧を印加することによりて、ゲート部
12を通してCCD部11へ転送され、 CCDにより
順次に外部へ転送される。
このとき、透光性ショットキー電極15は p+皺層と
ほぼ同電位となり、これKよって相互に隣接する画素間
に、電子の走行を妨げるポテンシャルバリアが形成され
たことになる。その結果、たとえば画素B内で発生し九
キャリヤが画素A内に流れ込むこともなくなり、画素電
極7から7′へキャリヤが流れることも防止できる。ま
た画素間の隙間から下地回路へ侵入する光はこの遮光性
ショットキー電極15によって遮光されるので、下地回
路内でのリーク電流の発生も防止できる。
ほぼ同電位となり、これKよって相互に隣接する画素間
に、電子の走行を妨げるポテンシャルバリアが形成され
たことになる。その結果、たとえば画素B内で発生し九
キャリヤが画素A内に流れ込むこともなくなり、画素電
極7から7′へキャリヤが流れることも防止できる。ま
た画素間の隙間から下地回路へ侵入する光はこの遮光性
ショットキー電極15によって遮光されるので、下地回
路内でのリーク電流の発生も防止できる。
なお上記の実施例では、下地回路としてCCDを用いた
場合について説明したが、M)S型あるいはCPD型の
素子に対しても本発明を適用することができる。また光
導電膜8の構成として、上記の実施例では、p 型水素
化アモルファスシリコン膜を共通電極とした構成を採用
したが、これをn型水素化アモルファスシリコン膜に置
き換え、ホール蓄積型とすることもできる。この場合、
各画素電極を仕事関数の大きいPt等の金属で構成し、
これに電子のブロッキングを行なわせるように構成して
もよい。
場合について説明したが、M)S型あるいはCPD型の
素子に対しても本発明を適用することができる。また光
導電膜8の構成として、上記の実施例では、p 型水素
化アモルファスシリコン膜を共通電極とした構成を採用
したが、これをn型水素化アモルファスシリコン膜に置
き換え、ホール蓄積型とすることもできる。この場合、
各画素電極を仕事関数の大きいPt等の金属で構成し、
これに電子のブロッキングを行なわせるように構成して
もよい。
またショットキー電極15を共通電極であるITO膜と
同電位に保っか、あるいはこれにバイアス電圧を印加し
、ポテンシャルバリアによる画素間アイソレージ箇ンを
さらに向上させることも可能である。
同電位に保っか、あるいはこれにバイアス電圧を印加し
、ポテンシャルバリアによる画素間アイソレージ箇ンを
さらに向上させることも可能である。
以上説明したように、画素電極間に透光性ショットキー
電極を設けることにより、画素間のリーク電流を防ぐこ
とができる。また下地回路へのリーク光を防止でき、下
地回路内でのリーク電流を防ぐことができる。これらの
作用により、画素間70ストークの少ない、良好な画質
を持つ固体撮像素子を提供できる。
電極を設けることにより、画素間のリーク電流を防ぐこ
とができる。また下地回路へのリーク光を防止でき、下
地回路内でのリーク電流を防ぐことができる。これらの
作用により、画素間70ストークの少ない、良好な画質
を持つ固体撮像素子を提供できる。
第1図は本発明の一実施例による固体撮像素子の一部を
示す断面図、第2図は固体撮像素子の部分断面図である
。 1は半導体基板、11 k′1CCD部、12はf−)
11s、13a電荷蓄積部、14はチャネルストッ・々
15はショットキー電極、6は絶縁膜、7゜7′は画素
電極、8は光導電膜、9はp+型水素化アモルファスシ
リコンl[,10はITO膜。
示す断面図、第2図は固体撮像素子の部分断面図である
。 1は半導体基板、11 k′1CCD部、12はf−)
11s、13a電荷蓄積部、14はチャネルストッ・々
15はショットキー電極、6は絶縁膜、7゜7′は画素
電極、8は光導電膜、9はp+型水素化アモルファスシ
リコンl[,10はITO膜。
Claims (1)
- 複数の画素に対応して信号蓄積部および信号転送部を
設けた半導体基板上に、光導電膜を積層した固体撮像素
子において、前記光導電膜の各画素間の境界に位置する
部分に遮光性ショットキー電極を設けたことを特徴とす
る固体撮像素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2135424A JPH0430577A (ja) | 1990-05-28 | 1990-05-28 | 固体撮像素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2135424A JPH0430577A (ja) | 1990-05-28 | 1990-05-28 | 固体撮像素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0430577A true JPH0430577A (ja) | 1992-02-03 |
Family
ID=15151413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2135424A Pending JPH0430577A (ja) | 1990-05-28 | 1990-05-28 | 固体撮像素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0430577A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5481124A (en) * | 1993-08-24 | 1996-01-02 | Canon Kabushiki Kaisha | Laminated solid-state image pickup device |
JP2008112907A (ja) * | 2006-10-31 | 2008-05-15 | Powerchip Semiconductor Corp | イメージセンサー及びその製作方法 |
JP2008159711A (ja) * | 2006-12-21 | 2008-07-10 | Hamamatsu Photonics Kk | 半導体光検出素子及び放射線検出装置 |
WO2013001809A1 (ja) * | 2011-06-30 | 2013-01-03 | パナソニック株式会社 | 固体撮像装置 |
-
1990
- 1990-05-28 JP JP2135424A patent/JPH0430577A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5481124A (en) * | 1993-08-24 | 1996-01-02 | Canon Kabushiki Kaisha | Laminated solid-state image pickup device |
US5677201A (en) * | 1993-08-24 | 1997-10-14 | Canon Kabushiki Kaisha | Laminated solid-state image pickup device and a method for manufacturing the same |
JP2008112907A (ja) * | 2006-10-31 | 2008-05-15 | Powerchip Semiconductor Corp | イメージセンサー及びその製作方法 |
JP2008159711A (ja) * | 2006-12-21 | 2008-07-10 | Hamamatsu Photonics Kk | 半導体光検出素子及び放射線検出装置 |
WO2013001809A1 (ja) * | 2011-06-30 | 2013-01-03 | パナソニック株式会社 | 固体撮像装置 |
US9263482B2 (en) | 2011-06-30 | 2016-02-16 | Panasonic Intellectual Property Management Co., Ltd. | Solid-state image pickup device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180294307A1 (en) | Solid-state image sensing element and imaging system | |
US8687101B2 (en) | Solid-state imaging device and camera | |
US20090201400A1 (en) | Backside illuminated image sensor with global shutter and storage capacitor | |
JPH01147861A (ja) | 固体撮像装置 | |
JPS60130274A (ja) | 固体撮像装置 | |
JPS6218755A (ja) | 固体撮像装置 | |
CN106098714B (zh) | 背照式全局曝光像素单元结构及制造方法 | |
JP2019212901A (ja) | 撮像装置 | |
US6489618B1 (en) | Radiation image pickup device | |
US5774182A (en) | Solid-state image sensor device with pixel array structure of interline transfer CCD image sensor | |
JPH0430577A (ja) | 固体撮像素子 | |
US20100066883A1 (en) | Solid-state imaging device and method for manufacturing the same | |
JP2001196572A (ja) | 光電変換装置 | |
JPH05175471A (ja) | 固体撮像装置 | |
JPH1074926A (ja) | 固体撮像素子 | |
JP2509592B2 (ja) | 積層型固体撮像装置 | |
JPH0430576A (ja) | 固体撮像素子 | |
JP3148384B2 (ja) | 積層形固体撮像素子 | |
JPH0992809A (ja) | 固体撮像装置 | |
JPH11111960A (ja) | 固体撮像素子 | |
JP2570054B2 (ja) | 固体イメージセンサ | |
JPS62206878A (ja) | 固体撮像素子 | |
JPH07115183A (ja) | 積層型固体撮像装置 | |
Chikamura et al. | A 1/2-in. CCD image sensor overlaid with a hydrogenated amorphous silicon | |
JP3191967B2 (ja) | 固体撮像装置 |