JPS62184564A - 電子計算機制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は複数の処理装置がバスを介して１つの記憶装
置を時分割で共有する電子計算機システムに関し、特に
共有情報の読出し頻度を下げ、全体のシステム性能を向
上させるための制御方式に関する。

「従来の技術」 処理装置を複数台使用して処理能力を上げる電子計算機
システムがある。このシステムで最も多く用いられる処
理装置の結合方式はいわゆるバス結合である。バス結合
方式とはバスを時分割的に共有して記憶装置内に格納さ
れた共有のデータを授受し、互いに交信するものである
。この方式の性能にとって重要な点はバスの使用率を低
くおさえることである。すなわち、記憶装置に対して読
出しや書込み（以下まとめてアクセスと呼ぶ）が集中す
ると、バスがシステム上の隘路となり、バスの能力でシ
ステム性能におさえられてしまうからである。

従来からあるバスのアクセスを減らす方式として有効性
が確認されているものにキャッシュメモリ方式がある。

これは処理装置とバスとの間にその処理装置専用のメモ
リを持ち、そのメモリに記憶装置のデータの一部を保持
しておき、必要なデータがこのメモリに保持されていた
場合はそれを処理装置に出力し、バスを使用しないよう
に制御するものであり、その分だけバスアクセスを減ら
すことができる。

一方、複数の処理装置を有する電子計算機システムのソ
フトウェアでは、システム共有の資源の管理などを行う
ため例えば資源毎に１バイトの情報を持ち、対応する資
源が使用中であれば°°１パそうでなげれば′０゛を格
納しておき、処理装置がその資源を使用したい場合には
“０パであることを確認した後ＩＩ　Ｉ　Ｉ＋を書込む
。すると他の処理装置では、その資源が現在使用できな
いことを知り、その資源を使わなくても実行可能な他の
処理を行うか、その資源が開放されるまで待つ。すなわ
ち資源が開放されるまで何度もその情報を読み出す。こ
の操作の際に用いられるのが不可分の読出し書込みであ
り、上記の例では゛′０パであることを確認し、”１パ
を書込む間に他のプロセッサが“０″を読込んでしまう
ことを避けるため、°′０°“が読出されてから°°１
″を書込むまでの間バスを他の処理装置に使用させない
よう制御する。

不可分の読出し書込みは通常のバス使用よりも長くバス
を専有するため、回数をなるべく少なくすることが必要
であるが、不可分の読出し書込みに対しては前述のキャ
ッシュメモリはその本来の働き、すなわち指定されたア
ドレスのデータがキャッシュメモリ内にあっても、バス
アクセスを起こさない様に制御しないと、その処理装置
だけが、そのアドレスのデータを書換えたことの保証が
ない。つまりキャッシュメモリを用いてもバス使用率を
下ることにならない。

また、不可分の読出し書込み時のバス使用をおさえる方
法として特開昭５８−１６３４５１号公報および特開昭
５８−２１４５３４号公報に示す方法がある。

これは、不可分の読出し書込み動作で書換えに失敗した
場合、マイクロプログラムの働きで処理装置が止まるこ
とによりバスの使用を避ける様に動作するものである。

「発明が解決しようとする問題点」 上述の様にキャッシュメモリ方式は、不可分の読出し書
込みについてはバスの使用率を下げることができないと
いう欠点がある。

また、特開昭５８−１６３４５１号および特開昭５８−
２１４５３４号各公報に示す方式では不可分の読出し書
込みの際、処理装置が止まり、他の処理ができなくなる
可能性があるという欠点と、処理装置内部の働きによる
ため、既存のマイクロプロセッサなどに適用できないと
いう欠点があった。

この発明の目的は、処理装置から出される不可分の読出
し書込みのうち必要なものだけを選び出してバスアクセ
スを起こさせることにより、′バスの使用率を下げるこ
とができる電子計算機制御方式を提供することにある。

「問題点を解決するための手段」 この発明の電子計算機制御方式は、不可分の読出し書込
み動作が行われた時のアドレスを記憶する第１手段と、
その時に書込まれたデータを記憶する第２手段と、次に
不可分の読出し書込み動作が起こった時にそのアドレス
と、第１手段によって記憶したアドレスとを照合する照
合手段と、その照合が一致していた場合は記憶装置から
読出した結果として第２手段によって記憶したデータを
処理装置に返し、バスは使用することがない様に制御す
る第３手段と、他の処理装置による書込み動作を監視す
る監視手段と、第１手段によって記憶されたアドレスに
対して書込み動作が行われた場合には、以降新たな不可
分の読出し書込みが行われるまで照合手段による照合を
行わない様制御する第４手段とを具備している。

「実施例」 次にこの発明について図面を参照して説明する。

この発明の実施例の動作の特徴を明確に示すため、この
発明によらない場合と、この発明による場合との差を示
す形で説明する。

第１図はこの発明によらない場合の電子計算機の例を部
分的に示したものであり、処理装置１がバス２にどの様
に接続されるかを示している。この例では処理装置１は
記憶装置（図示せず）に対して読出し／書込みを行うた
めにバス２を使用する時には、まずバス要求信号線３を
ＩＩ　Ｉ　ＩＩにする。

第２図には示されていないが、バス調停回路がこれを受
信し、処理装置１にバス２の使用権を与えることができ
ると判断した場合は、バス了承信号４を°′１°“とす
る。

処理装置１はこれを受信し、記憶装置に対する情報とし
て、不可分読出し書込み信号５、読出し／書込み信号６
、アドレス信号７、データ信号８をそれぞれ送出する。

ただしデータ信号８の送出は書込み時のみで、読出し時
は受信になる。この時バッファ回路１１，１２．１３は
、バス了承信号４が゛１パとなったことによって活性化
され、それら上り信号５，６．７をそれぞれ送出できる
様に動作する。また、バッファ回路１４．１５は読出し
か書込みかによってどちらが１つが活性化される様バス
了承信号４、読出し／書込み信号６がアンドゲート１６
へ供給され、アンドゲート１６の出力がバッファ回路１
４、ノットゲート１７へ供給され、バッファ回路１５は
ノットゲート１７の出力で制御される。また、処理装置
１には初期化のための信号、リセット信号１８が大刀さ
れている。

第２図はこの発明の方式を第１図の電子計算機に適用し
た例であり、この例では不可分の読出し書込み動作が行
われた時のアドレスを記憶する手段として、１つだけレ
ジスタを設けた場合である。

第２図の回路においても、不可分の読出し書込みが行わ
れない限り、全体として第１図の回路と同じ動作をする
。

リセット信号１８が発せられると処理装置１とともにオ
アゲート２１を介してフリップフロップ２２が”０”に
リセットされ、この出力がアンドゲート２３に送出され
る。アンドゲート２３はその時″Ｏ”を出力するので、
オアゲート２４．アンドゲート２５はこれらが無い場合
と同じになり、また、マルチプレクサ２６はバス２側が
ら来るデータ信号を選択し、バス２に対する動作は第１
図の回路と同じとなり、この動作状態は不可分の読出し
書込みが発せられるまで続く。

不可分の読出し書込み、すなわち不可分読出し書込み信
号５が１”′である記憶装置の参照が起こると、その後
半の書込みサイフル時、アンドゲート２７は°′１″を
出力する。この信号はレジスタ２８ノストローブ信号と
なり、その時のアドレス７はレジスタ２８に記憶され、
またフリップフロップ２２を１”′にセットする。また
アンドゲート２７の前記信号はレジスタ２９のストロー
ブ信号となり、その時のデータ８はレジスタ２９に記憶
される。

フリップフロップ２２が″１′′ニセットされると、処
理装置１による記憶装置に対するレジスタ２８に記憶さ
れたアドレスの参照の監視が開始される。

すなわち、処理装置１が記憶装置への参照を行おうとす
るたびに、そのアドレスとレジスタ２８に記憶された前
回の不可分の読出し書込み時のアドレスとが比較器３１
によって比較される。この比較の結果不一致であれば比
較器３１は０”を出力するので、アンドゲート２３の出
力は”０゛となり、前述のフリップフロップ２２が”０
”にリセットされている状態と同じ動作となる。

比較器３１の比較の結果が一致していれば、不可分の読
出し書込み時と通常の読出し時はアンドゲート２３の出
力は１′′となり、オアゲート２４の出力を”１”、ア
ンドゲート２５の出力を°°０”、マルチプレクサ２６
の出力はレジスタ２９の出力側とする。この動作により
バス要求信号３２を”０パにし、バス動作を起こさない
様に制御するとともに、処理装置１に対してはバス了承
信号４を“１′°とじて伝え、読出しデータ８としてレ
ジスタ２９に記憶された前回の不可分の読出し書込みが
行われた際の書込みデータを与える。

一方、バス２上の書込み動作を監視する。これはバス上
のアドレス信号７とレジスタ２８に記憶されたアドレス
との一致を比較器３３によって検出し、また書込み動作
であることと不可分でないことが併せて成立しているこ
とをアンドゲート３４によって検出し、オアゲート２１
を介してフリップフロップ２２をリセットする動作を行
う。この動作によりフリップフロップ２２がＩＩ　ＯＩ
Ｉにリセットされると、この回路は不可分の読出し書込
みを検出する前の動作状態に戻る。

この発明の実施例としては、この他にレジスタ２８と２
９を複数組持ち、複数のアドレスに対して同時に上記の
様な制御を行うこともできる。

「発明の効果」 以上説明したようにこの発明は不可分の読出しく１１） 書込みが行われた場合には、そのアドレスとデータを記
憶し、以降同じアドレスに対して参照（ただし通常の書
込みは除く）が行われた時にはバス動作を行わないよう
に動作し、一方そのアドレスに対して書込みが行われた
ことを検出すると前記の動作状態を解除する様に制御す
ることによって不可分の読出し書込みのうち、必要なも
のだけを選び出す働きをし、バスの使用率を下げる効果
がある。

また、この発明は従来の処理装置に対しても適用できる
という効果もある。

【図面の簡単な説明】

第１図はこの発明によらない場合の電子計算機の例を部
分的に示した図、第２図はこの発明の方式を第１図の電
子計算機に適用した例を示した図である。 １：処理装置、２：バス、２８ニアドレス記憶用レジス
タ、２９：データ記憶用レジスタ、３１．３３ニアドレ
ス比較器。

Claims (1)

【特許請求の範囲】
1. （１）複数の処理装置が共通の信号線（以下これをバス
   と呼ぶ）を介して１つの記憶装置を時分割で共有し、１
   回の読み書き毎にバスを使用する処理装置を切換えるこ
   とができ、かつ１つのアドレスのデータを読出した後、
   そのアドレスに対して書込みを行う動作の間に他のバス
   動作が入らない様に処理装置からの信号によって制御す
   る（以下これを不可分の読出し書込みと呼ぶ）ことがで
   きる電子計算機システムにおいて、 前記不可分の読出し書込み動作が行われた時のアドレス
   を記憶する第１手段と、 その時に書込まれたデータを記憶する第２手段と、次に
   不可分の読出し書込み動作が起った時にそのアドレスと
   前記第１手段によって記憶したアドレスとを照合する照
   合手段と、 その照合が一致していた場合には前記記憶装置から読出
   した結果として第２手段によって記憶したデータを処理
   装置に返し、バスは使用することがない様に制御する第
   ３手段と、 前記バス上の書行み動作を監視する監視手段と、前記第
   １手段によって記憶されたアドレスに対して書込み動作
   が行われたことが前記監視手段により検出されると以降
   新たな不可分の読出し書込みが行われるまで、前記照合
   手段による照合を行わない様に制御する第４手段とを有
   することを特徴とする電子計算機制御方式。