JPS62177919A - 多結晶半導体層を安定化させる半導体装置及び方法 - Google Patents
多結晶半導体層を安定化させる半導体装置及び方法Info
- Publication number
- JPS62177919A JPS62177919A JP62012186A JP1218687A JPS62177919A JP S62177919 A JPS62177919 A JP S62177919A JP 62012186 A JP62012186 A JP 62012186A JP 1218687 A JP1218687 A JP 1218687A JP S62177919 A JPS62177919 A JP S62177919A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline
- oxygen
- dopant
- region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 238000000034 method Methods 0.000 title claims description 24
- 230000000087 stabilizing effect Effects 0.000 title description 4
- 239000002019 doping agent Substances 0.000 claims description 88
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 70
- 229910052760 oxygen Inorganic materials 0.000 claims description 70
- 239000001301 oxygen Substances 0.000 claims description 70
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 51
- 150000002500 ions Chemical class 0.000 claims description 41
- 229910052757 nitrogen Inorganic materials 0.000 claims description 27
- 238000013508 migration Methods 0.000 claims description 20
- 230000005012 migration Effects 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 13
- 239000000203 mixture Substances 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 description 19
- 230000000694 effects Effects 0.000 description 17
- 238000002513 implantation Methods 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 229910052785 arsenic Inorganic materials 0.000 description 13
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 13
- 239000007943 implant Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 239000002245 particle Substances 0.000 description 10
- 230000004913 activation Effects 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 4
- 238000005324 grain boundary diffusion Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- -1 nitrogen ions Chemical class 0.000 description 3
- 239000002244 precipitate Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- OLBVUFHMDRJKTK-UHFFFAOYSA-N [N].[O] Chemical compound [N].[O] OLBVUFHMDRJKTK-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000013068 control sample Substances 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000004807 localization Effects 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101150014715 CAP2 gene Proteins 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- WTDRDQBEARUVNC-LURJTMIESA-N L-DOPA Chemical compound OC(=O)[C@@H](N)CC1=CC=C(O)C(O)=C1 WTDRDQBEARUVNC-LURJTMIESA-N 0.000 description 1
- 101100326803 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) fac-2 gene Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007646 directional migration Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000004313 glare Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000001802 infusion Methods 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- DOTMOQHOJINYBL-UHFFFAOYSA-N molecular nitrogen;molecular oxygen Chemical compound N#N.O=O DOTMOQHOJINYBL-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 230000000979 retarding effect Effects 0.000 description 1
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/024—Defect control-gettering and annealing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/061—Gettering-armorphous layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/153—Solar cells-implantations-laser beam
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/92—Controlling diffusion profile by oxidation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景
発明の分野
本発明は、一般的には多結晶半導体層の性質を安定させ
る半導体装置および方法に関するもので必り、更に詳し
く云うと高温処理期間中の多結晶半導体層におけるドー
パント移動を制御する装置および方法に関する。
る半導体装置および方法に関するもので必り、更に詳し
く云うと高温処理期間中の多結晶半導体層におけるドー
パント移動を制御する装置および方法に関する。
背景技術
多結晶半導体領域を用いる電子デバイスはその多結晶材
料中のドーパント移動に伴う性能低下（ｄｇｇｒａｄａ
、ｆｔｏ％）を示すことがしばしばるる。例えば、多結
晶シリコンを用いる場合には、低い値のシート抵抗が所
望されるので、多結晶材料に例えばヒ素、ホウ素又はリ
ンなどのドーパントを高濃度で注入することがしばしば
ある。注入したドーパントを活性化するために高温がし
ばしば用いられる。ドーパントはそのような熱処理の間
に多結晶層内に非常に急速に分布する。ある場合には、
ドーパント濃度のピークは多結晶Ｃｐｏｌν）−酸化物
インタフェースにおいて起きる。高いドーパント濃度は
酸化物の性能低下を生じさせることが知られている。こ
のことは高性能デバイス、特に薄いゲート酸化物を用い
るＭＯＳデバイスの場合にしばしばみられるように酸化
物が非常に薄い場合に面倒な問題となる。
料中のドーパント移動に伴う性能低下（ｄｇｇｒａｄａ
、ｆｔｏ％）を示すことがしばしばるる。例えば、多結
晶シリコンを用いる場合には、低い値のシート抵抗が所
望されるので、多結晶材料に例えばヒ素、ホウ素又はリ
ンなどのドーパントを高濃度で注入することがしばしば
ある。注入したドーパントを活性化するために高温がし
ばしば用いられる。ドーパントはそのような熱処理の間
に多結晶層内に非常に急速に分布する。ある場合には、
ドーパント濃度のピークは多結晶Ｃｐｏｌν）−酸化物
インタフェースにおいて起きる。高いドーパント濃度は
酸化物の性能低下を生じさせることが知られている。こ
のことは高性能デバイス、特に薄いゲート酸化物を用い
るＭＯＳデバイスの場合にしばしばみられるように酸化
物が非常に薄い場合に面倒な問題となる。
この問題はドーパント濃度を低くすることにょって成る
程度は解決されるかもしれないが、ドーパント値を低く
すると十分に低いシート抵抗をうろことが不可能になる
ことがしばしばおる。また、成る場所では多結晶（ｐｏ
ｌｙ ）領域をドープしそれに隣接する場所では多結晶
領域をドープレないという選択的ドーピングが所望され
る場合には、高温処理期間中の多結晶材料を介してのド
ーパントの急速な垂直および／又は側方移動はドーピン
グの所望する局在化全不可能にするかもしれない。
程度は解決されるかもしれないが、ドーパント値を低く
すると十分に低いシート抵抗をうろことが不可能になる
ことがしばしばおる。また、成る場所では多結晶（ｐｏ
ｌｙ ）領域をドープしそれに隣接する場所では多結晶
領域をドープレないという選択的ドーピングが所望され
る場合には、高温処理期間中の多結晶材料を介してのド
ーパントの急速な垂直および／又は側方移動はドーピン
グの所望する局在化全不可能にするかもしれない。
従って、多結晶半導体層に関して起きるこれらの、およ
びその他の問題を解決する必要が依然として存在する。
びその他の問題を解決する必要が依然として存在する。
従って、本発明の目的は多結晶半導体層又は領域におけ
るドーパントの再分布を制御する改良された半導体装置
お工び方法を提供することでめる。
るドーパントの再分布を制御する改良された半導体装置
お工び方法を提供することでめる。
本発明のもう１つの目的は多結晶半導体層におけるドー
パントの過度の又は望ましくない側方拡散を防止する改
良された半導体装置および方法を提供することでおる。
パントの過度の又は望ましくない側方拡散を防止する改
良された半導体装置および方法を提供することでおる。
本発明の更にもう１つの目的は多結晶半導体層における
ドーパントの過度の又は望ましくない垂直拡散を防止す
る改良された半導体装置および方法を提供することでお
る。
ドーパントの過度の又は望ましくない垂直拡散を防止す
る改良された半導体装置および方法を提供することでお
る。
本発明の更にもう１つの目的は粒界がかなフの量のドー
パントを吸収し電気的に不活性にするのを防止すること
でめる。
パントを吸収し電気的に不活性にするのを防止すること
でめる。
こ＼に用いられている“ドーパント”又は“ドーピング
という語は半導体にかな少の数の浅いドナー又はアクレ
プタレベルを与えその材料の導電率を大幅に変える種類
の不純物を云うことが意図されている。シリコン材料の
場合には、この種類のドーパントの例としてはヒ素、ホ
ウ素、リン。
という語は半導体にかな少の数の浅いドナー又はアクレ
プタレベルを与えその材料の導電率を大幅に変える種類
の不純物を云うことが意図されている。シリコン材料の
場合には、この種類のドーパントの例としてはヒ素、ホ
ウ素、リン。
アンチモ二一、アルミニウム、ガリウムおよびインジウ
ムがｂる。当業者はシリコンおよび他の半導体材料に用
いるのにその他のそのようなドーパント元素がおること
を理解していると思われる。
ムがｂる。当業者はシリコンおよび他の半導体材料に用
いるのにその他のそのようなドーパント元素がおること
を理解していると思われる。
酸素および窒素又はそれらの混合物はシリコンの導電率
を大幅には変化させず、従ってシリコンの場合にはこ＼
に用いている“ドーパント１と一９語の定義にはめては
まらなし。
を大幅には変化させず、従ってシリコンの場合にはこ＼
に用いている“ドーパント１と一９語の定義にはめては
まらなし。
こ＼で用いている“基板”という語は半導体であれ又は
絶縁体又は金属又はそれらの組合わせであれ任意の種類
の支持手段を云うことが意図されている。こ−で用いて
いる“高温”という語は重要な現象（ｐｈｅ％ｏｍｅｎ
ａ ｏｆ ｓｓｔｓｒｇｓｔ ）が重要な時間間隔（ｔ
ｓｍｍ ｐｅｒｉｏｄｓ ｏｆシｓｔｔｔｒｇａｔ ）
に比べて有意な速度で進行しつつめる温度について云う
ことが意図されている。例えばドーパントの移動又はシ
リコンの酸化ではこの温度は一般に１０００６Ｃでおる
。
絶縁体又は金属又はそれらの組合わせであれ任意の種類
の支持手段を云うことが意図されている。こ−で用いて
いる“高温”という語は重要な現象（ｐｈｅ％ｏｍｅｎ
ａ ｏｆ ｓｓｔｓｒｇｓｔ ）が重要な時間間隔（ｔ
ｓｍｍ ｐｅｒｉｏｄｓ ｏｆシｓｔｔｔｒｇａｔ ）
に比べて有意な速度で進行しつつめる温度について云う
ことが意図されている。例えばドーパントの移動又はシ
リコンの酸化ではこの温度は一般に１０００６Ｃでおる
。
当業者は材料および現象が異なるとこの温度も違ってく
ることを理解しているものと思われる。こ＼に用いられ
ている“ドーパントイオン”という語は例えば固体材料
へドーパントイオンの注入から生じるような同じ種の中
性イオンを含むことが意図されている。
ることを理解しているものと思われる。こ＼に用いられ
ている“ドーパントイオン”という語は例えば固体材料
へドーパントイオンの注入から生じるような同じ種の中
性イオンを含むことが意図されている。
発明の概要
約１０１５イオン／帽２を上回る用量で酸素又は窒素を
ポリシリコン層に注入するとドーパント活性期間中にＢ
、 Ｐ＋ Ａａ、Ｓｂなどの従来のドーパントの急速な
粒界移動を遅らせる。粒子サイズを大きくするための多
結晶フィルムのグレアニーリングもまた急速な粒界移動
を遅らせる。この効果はドーパントを導入する前に先づ
プレアニーリングを行い、次に酸素又は窒素を注入する
ことによって組合わせることができる。酸素が沈殿して
粒界を遮断する粒子表面への酸素拡散を可能にするため
にドーパント導入前に酸素注入をアニールすることが望
まし−。ドーパントの垂直および側方移動は、注入した
酸素又は窒素をドーパントとドーパントを比較的台まな
いようにしておきたいと思う場所との間に置くことによ
って抑止できる。非常に高いドーパント活性化温度を用
いると、粒界に対する酸素の効果は粒子を介するドーパ
ントの拡散により打ち消される。
ポリシリコン層に注入するとドーパント活性期間中にＢ
、 Ｐ＋ Ａａ、Ｓｂなどの従来のドーパントの急速な
粒界移動を遅らせる。粒子サイズを大きくするための多
結晶フィルムのグレアニーリングもまた急速な粒界移動
を遅らせる。この効果はドーパントを導入する前に先づ
プレアニーリングを行い、次に酸素又は窒素を注入する
ことによって組合わせることができる。酸素が沈殿して
粒界を遮断する粒子表面への酸素拡散を可能にするため
にドーパント導入前に酸素注入をアニールすることが望
まし−。ドーパントの垂直および側方移動は、注入した
酸素又は窒素をドーパントとドーパントを比較的台まな
いようにしておきたいと思う場所との間に置くことによ
って抑止できる。非常に高いドーパント活性化温度を用
いると、粒界に対する酸素の効果は粒子を介するドーパ
ントの拡散により打ち消される。
発明の要約
上記の、およびその他の目的および利点は、多結晶層の
粒界を安定させて粒界拡散を低下させる作用をする拡散
抑止剤を多結晶材料内に与えることによってドーパント
の再分布を遅らせるようにする多結晶層を安定させる手
段および方法が提供されてｉる本発明によル達成される
。これらの効果はドーパントの導入前又はドーパントの
導入後および高温熱処理前に酸素を多結晶層内に注入す
ることによって見られる。注入され九酸素は多結晶層の
粒界に沿ってのドーパントの急速な拡散を抑止する。多
結晶層の注入前熱処理、即ち酸素又はドーパント注入前
の熱処理は粒子のサイズを大きくする。これはまた粒界
拡散を遅らせ注入した酸素の効果を高める作用をする。
粒界を安定させて粒界拡散を低下させる作用をする拡散
抑止剤を多結晶材料内に与えることによってドーパント
の再分布を遅らせるようにする多結晶層を安定させる手
段および方法が提供されてｉる本発明によル達成される
。これらの効果はドーパントの導入前又はドーパントの
導入後および高温熱処理前に酸素を多結晶層内に注入す
ることによって見られる。注入され九酸素は多結晶層の
粒界に沿ってのドーパントの急速な拡散を抑止する。多
結晶層の注入前熱処理、即ち酸素又はドーパント注入前
の熱処理は粒子のサイズを大きくする。これはまた粒界
拡散を遅らせ注入した酸素の効果を高める作用をする。
酸素の代わシに窒素又は酸素と窒素の混合物を用いるこ
ともできる。
ともできる。
酸素濃度を非常に低くすると、効果は殆んど見られなし
。極端に高−酸素濃度もま九有用ではなり。これは、多
結晶半導体層のシート抵抗を高めデバイス目的にとって
のその有用性を低下させる表面下誘電体層が形成する可
能性があるからである。
。極端に高−酸素濃度もま九有用ではなり。これは、多
結晶半導体層のシート抵抗を高めデバイス目的にとって
のその有用性を低下させる表面下誘電体層が形成する可
能性があるからである。
説明の几め、と＼にはシリコンベース半導体デバイスお
よび多結晶シリコン層の場合についてデバイス構造およ
び方法を示す。しかし、当業者はこれらの装置および方
法は他の半導体基板および他の多結晶半導体にも適用さ
れ、こ＼では理解を助ける手段として示しであるにすぎ
ず、制限する意図はなく、他の材料およびドーパントも
使用して差しつかえないことを理解するものと思われる
。 第１図〜第４図において、特に説明のない限り多結晶（
アｓｌｙ ）の注入又はドープした領域は一般に点々を
打って示してメジ、誘電体層又は領域は細かφ平行線を
引いて示してメジ、単結晶領域又はドープしてない多結
晶（ｐｏｌｙ ）領域は白地のま＼示しておる。多結晶
（ｐｏｌｙ ）における注入しドープし次領域の境界に
るる矢印は熱処理の期間中の、即ち高温活性化又はアニ
ーリング（ｃＬ％ｆ＆ｍａｉ１％０期間中の多結晶（ｐ
ｏｌｙ ）におけるドーパントの移動の方向を示すのに
用−られて−る。 第１図Ａおよび第１図Ｂは誘電体層１１および多結晶シ
リコンＮ１１２によって覆われて−る例えばシリコンウ
ェハのような基板１０を含む先行技術のＭＯＥｊデバイ
ス構造の部分？ｔ−簡略化され友概略断面図で示す。多
結晶層１２はその上にゲート酸化物領域１５と多結晶ゲ
ート領域１４を有する。ドープ（ントイオン１５は多結
晶層１２の部分１２ｃｚおよび多結晶ゲート１４に注入
され、こ＼ではドープくントイオンは中性原子となる。 多結晶ゲート１４およびゲート酸化物１３は多結晶層１
２の中央部分１２ｂをマスクしているので、中央部分１
２６はイオン１５は殆んど注入されなし。層１２の部分
１２ｅＬは例えばＭＯＳＦＥＴのソースお工びドレイン
として、酸化物１５はゲート誘電体として、多結晶領域
１４はゲートとして使用できる。 境界１２６は領域１６お二び１４のマスキング効果によ
って与えられるＡ８を注入されたドープくント分布の側
方の縁を示す、矢印１２ｄはドープ（ントイオン１５を
活性化し層１２お工び領域１４に注入による損傷が必れ
ばそれをアニールするのに必要な高温処理の期間中の多
結晶層１２におけるドープ（ントイオン１５の移動又は
動きの方向金示す。 ドーパ／トイオン１５は高温処理期間中に多結晶層１２
内で非常に早く動くので、加熱後その構造は第１図Ｂに
示すようになることが観察される。その場合境界１２６
はもしそれらが分離しているとしてもごく僅かな距離１
２−だけ分離している状態になるまで互に近づく方向に
移動する。例えば多結晶シリコンにおいては数秒又はそ
れ以下の時間で起きるかもしれないこの高温移動は同じ
材料の単結晶形において発見される速度、１１）はるか
に早く、多結晶層の粒界に沿って進行すると考えられる
。 粒界に沿ってのドーパントの加速された移動は多くの材
料において周知で套る。ドーパント１５が注入されない
でいる多結晶層１２の部分１２／はたとえそのような部
分が存在するとしても非常に狭いので、又はその大きさ
が非常に変化しやすいのでデバイスが正しく動作するこ
とができないように思われる。従って、ドーパントの急
速な側方移動はこの方法に工って一貫した有用なデバイ
スを作ることを困離又は不可能にする。 多結晶半導体層を用した場合に起きるも９１つの粒界ド
ーパント移動問題が第２図Ａ−第２図Ｂに示しておる、
デバイス部分１９は半導体基板２０゜表面誘電体領域２
２およびその上に重ねられた多結晶領域２５を含む。ド
ープされた領域２１を作るためにイオン２４が部分１９
に注入され、この領域２１は例えばＭＯＳＦＥＴのソー
スおよびドレインとして機能することができる。イオン
２４はまた多結晶領域２５の部分２５ａにも注入される
。領域２３の注入された部分２６αと注入されてなμ部
分２５６の間の境界２５ｏの深さは、注入されたイオン
のエネルギーおよびイオンの質量によって決定される。 注入ドーパント浸透を測定する技術は技術上周知である
。加熱およびチャネリングが著しくない限ｐにおいては
、注入したイオンの範囲は材料の多結晶性によって大幅
には影響されない。しかし、デバイス部分１９が部分２
３における（および／又は部分２１における）ドーパン
トイオンを活性化する高温に加熱されると、ドーパント
イオン２４は誘電体酸化物領域２２に達するまで矢印の
方向に急速に移動する。第２図Ｂに示すようにドーパ／
トイオン２４の一部が酸化物２２のインタフェース２２
ａに積もるかもしれない。これは領域２３６におけるよ
ｐ密な点々によって示されて−る。高いドーパント濃度
は酸化物領域２２の絶縁耐力に悪影ＩＦをおよぼし、そ
の結果早期破壊を生じさせるおそれがある。これは望ま
しくな１０ゲート領域２３のドーパント濃度を低くする
と、それに対応して領域２５の、セしてま九領域２１の
シート抵抗が高くなる。このことも通常は望ましくない
。 これらの、およびその他の目的は第３図〜ｇ４図に示さ
れ第３図〜第７図に関連して更に詳しく説明されている
本発明の手段および方法によって解決される。第３図は
ｊｇ１図Ａ〜第１図Ｂに示した状況に関連がめり、第４
図Ａ−第４図Ｂにｔ！ＩＪ２図Ａ〜第２図Ｂに示した状
況に関連がおる。 第３図は第１図Ａ〜第１図Ｂに示した構造に似−ｉ ｈ
ｔｏｓｙｉｉ；ｒ ＄１１造３９を示し、この構造３９
は基板４０゜誘電体層４１．多結晶層４２．ゲート誘電
体４３お工び多結晶ゲート４４を含む。第３図の構造と
第１図Ａ−第１図Ｂの構造と異なる点は、領域４２の領
域４２ａに注入されたドーパントを活性化するのに用い
られるような高温処理の前に１多結晶層４２の部分４２
６が酸素又は窒素又は酸素−窒素混合物を注入されてい
る点である。酸素を注入すると多結晶層４２の粒界に沿
ってのドーパントイオンの急速な移動を抑止することが
発見されている。従って、領域４２８および領域４２６
に存在するドーパントイオンがそれらのイオンがデバイ
ス挙動を変える場所である領域４２６内へ急速に移動す
ることが著しく妨げられる。注入した酸素又は窒素の領
域４２ａへの局在化は表面マスクを用−ることに１って
行われる。表面マスキング手段は技術上周知である。 注入された酸素又は窒素は明らかに粒界に沿って沈殿し
、ドーパントを活性化するのに用いられる温度および時
間によりても著しくは移動しなμ。 第４図Ａ〜第４図Ｂは第２図Ａ〜第２図Ｂに似た状況を
示す。第４図Ａ〜第４図Ｂにおいて、デバイス部分４９
（これはＭＯＳＦＥＴであってもよいが必ずしもＭＯＳ
ＦＥＴである必要はなｉ）は重ねられ比誘電体領域５２
と多結晶領域５５を有する基板５０からなる。ドープさ
れた領域５１は多結晶領域５３の部分５５αのドーピン
グと同時に作ってもよく、又はその他の方法で形成して
もよ１０多結晶領域５５は酸素又は窒素イオン５４又は
それらの混合物を注入された部分５３＆を含む。部分５
３６は領域５３の部分５５ａに注入された又はその他の
方法で導入されたドーパント移動１５５に関して高温処
理を行う前に領域５３に置かれて−る。ドーパントイオ
ン５５を高温アニーリング又は活性化ステップにかける
前に酸素又は窒素イオンが存在する限ルにお−ては、酸
素又は窒素イオン５４の前又は後にドーパントイオン５
５を多結晶領域５３に入れてもよい。 部分５３８の前に部分５３ｂに注入するのが便利である
。 第２図Ａ〜第２図Ｂに示したドーパント移動および蓄積
効果を減少又は防止するために、部分５５ｈは部分５３
８と多結晶領域５５および酸化物領域５２の境界のイン
タフェース５２ｇとの間、即ち領域５３の部分５５６に
なけれはならない。例えば領域５３のドーパントイオン
を活性化するために高温が加えられると、ドーパントイ
オン５５に部分５３６にぶつかるまで矢印５６の方向に
層５５の粒界に沿って急速に移動する。部分５５ｂに、
おける酸素又は窒素は領域５５ｂにおける多結晶粒子の
粒界をふさいでそこでのドーパント移動を殆んど抑止す
る。その結果は第４図Ｂに示すように部分５５＆はドー
パントイオン５５が殆んどない状態にとどまって−るか
、又は少なくとも領域ｓｓ６がない場合よｐもかなシ低
濃度ドーパントイオンを有するようになる。 酸素又は窒素は粒子の表面に化学的に結合することによ
って、即ちさもなければ移動するドーパント原子にとっ
て過渡的な低活性化エネルギ一部位として利用できる粒
子表面の不十分なシリコン結合を占有することによって
粒界移動を抑止すると考えられる。 実験結果 技術上周知Ｏｒ、ＰＣＶＤ技術を用φて厚さ約α６ξク
ロンのドープしてな一多結晶シリコンフイルムを酸化し
たシリコンウェハ上に堆積させた。厚さ約α０２５イク
ロンの酸化シリコンキャップ層を多結晶層の上に成長又
は堆積させた。酸化シリコンキャップ層は注入およびア
ニーリングステップの全期間を通じてその場所に置いて
おかれ、電気的試験、オージェ分析およびドーパントグ
ロフイリングの直前に除去した。 Ａａ堆積フィルム又は層は一般に直径約０．０２＃クロ
ンの粒子を有していた。層の一部はアメリカ合衆国マサ
チ具−セッツ州、グロスターにあるパリアン・アソシエ
ーツ社（Ｖａｒ４ｅＬ＊ Ａａｍｏｏｉａｔｅａ ＋
７％６．ン製のＩＡ−２００ｍ急速熱アニーリング（Ｒ
ＴＡ）装置を用いて一般的には１１５０−１２５０°Ｃ
で２０−３０秒間高温注入前アニールにかけた。この処
理は一般的な粒子のサイズを直径約０．２＜クロンに大
きくした。 １０００°Ｃを超えるその他のアニール前温度および１
〜９０秒の範囲の時間も有用でめるが、１ｉｏｏ〜１５
００°Ｃ＋５５０秒間が好ましい。高温になれになるほ
ど短か一時間で同−効果がえられる。その他の不活性雰
囲気も使用できる。 次に、多結晶層に酸素注入を行った。２００＆ｓｉ’の
エネルギーで原子酸素（０＋ ） １０１４〜１ｇｊｄ
／、−の用量を一般に用−九。このエネルギーでは注
入した酸素の分布のピークは十分に多結晶層のバルク（
ｂｓｌｋ ）のなかにおる。その他のエネルギーも多結
晶層の厚さおよび注入分布のピークの所望する深さに応
じて使用できる。当業者は注入されるイオンおよび注入
がそのなかで起きる材料の性質の違いを考慮して注入深
度および用量を変える方法を知って―る。当業者はまた
注入される特定の区域および注入が行われない区域を定
めるために７オトレジスト又はその他のマスキング材料
を使用できることも知ってしる。そのようなマスキング
手順は技術上周知である。 次に、酸素を注入した層を一般には６５０９Ｃに２０分
間加熱し粒界における酸素濃度を高める。このステップ
は望ましいことではあるが絶対に必要なステップではな
φ。１〜４０分の範囲の時間で５００−１０００００の
範囲の温度が便利でおる。これより高い温度とより短い
時間、例えば１０００−１５０００Ｃの範囲の温度と１
〜６０秒の時間も使用できる。 層を例えは１〜４０分間５００〜１０００°Ｃの範囲の
温度に先づ加熱し、その後に１〜６０秒間又はそれより
短い時間１０００〜１３ｏｏ０ｃの範囲の温度にまでょ
ｐ高温のＲＴＡアニールを行うとｉり２段階アニールも
また望ましい。当業者は、温度を高くすると酸素又は窒
素の粒界への移行およびそれへの沈殿に要する時間が短
縮されるかもしれないことを知っている。また、粒子の
サイズが小さくなると、酸素又は窒素が粒子内から粒界
へ拡散するのに要する時間が短かくなる。約５０００（
１’を下回る温度は有用ではなｉｏという訳は、酸素が
粒子内のシリコンに拡散する速度は非常に遅いので、適
尚な時間における適尚な粒界酸素又は窒素濃度の上昇を
妨げる。当業者は窒素、酸素−窒素混合物又はその他の
材料を用いる場合には必要とされる時間が違ってくるこ
とを知っている。 次に、酸素を注入した多結晶層および酸素のなめ制御層
に多結晶の導電率を著しく高めることが知られているド
ーパントヲ注入した。Ａａ ＊ Ｅ 、Ｐ ＊Ｓｈ、Ａ
１１．Ｇαおよび１％はシリコンに用量られるそのよう
なドーパントの周知の例である。その他の半導体材料用
にはその他の適尚なドーパントが周知である。 ヒ素を１５０ ｋｍＶのエネルギーで一般に７５Ａ＃＋
５ Ｘ １０”イオン／ ６ｍ２の用量まで多結晶シリ
コン層に注入した。これらの条件下では、ヒ素注入分布
のピークは注入した酸素のピークより多結晶層の表面に
近かった。当業者は所望する深度および注入した分布の
ピークの位置および多結晶層の最終的な所望する抵抗に
応じて異なる用量とエネルギーを用い得ることを知って
いる。 特定の領域又はインタフェースの方向へのドーパントの
急速な移動を妨げる九めに酸素又は窒素を注入する領域
を用ｉることを所望する場合には、高めた酸素又は窒素
濃度の領域がドーパントと保―することを所望する領域
又はインタフェースとの間に垂直および／又は水平に位
置しなければならない。当業者はフォトレジスト又はそ
の他の材料のマスキング層を特定のドーパント又は酸素
注入部位の側方の輪廓を定めるのに用いてもよく、また
注入深度ｔ−１Ｉｌ！ｉＥするために注入エネルギーを
変化させてもよりことを知って−る。 ドーパントの注入後、多結晶層を加熱してドーパントを
活性化する、即ち電気的に活動化するようにし、注入に
よる損傷があればそれをアニールする。約１０００〜１
５００°Ｃの範囲の温度と１〜２０秒間の範囲の時間が
有用でおる。当業者は温度を高くすればするほどドーパ
ントを活性化するのに要する時間は短かくなることを知
っている。高すぎる温度又は長すぎる温度を用いると、
酸素又は窒素注入領域が存在していても粒子の大部分（
ｂｓｂｌｋ ）を介しての拡散にニジドーパントは多結
晶層を介してはソ一様に分布される。これは酸素又は窒
素注入はドーパントの粒界移動を遅らせることにその最
も重要な効果を有するからである。 注入前アニールステップに用いたのと同じＲＴＡ装置を
活性化に用いた。一般的に、このＲＴＡ装置を特定のピ
ーク温度、例えば１１００°Ｃにセットして付勢し九。 支持ウェハお工び多結晶層の温度は約５秒以内に予めセ
ットし次温度に上昇し、そこでＥＴＡのシャッタがヒー
タとウェハとの間におりた。次に、支持ウェハお工び多
結晶層はその後の約１０〜１５秒以内にはソ室温に戻っ
た。従って、全ＲＴＡ時間は約２０秒又はそれ以下でめ
った。効果的な活性化／アニーリング時間、即ちピーク
温度における相当時間（ｍｑｓｉｖａｌｍｓｔ ｔｉｍ
ｇ ）は約１秒であると推定される。対照試料を上述し
たのとはソ同じ方法で、但し酸素注入を行わずに処理し
た。 第３図はヒ素ドーパントの活性化に用いたのと同じＲＴ
Ａステップ前および後の多結晶シリコン層における深度
の関数としての酸素濃度のオージェ分析の結果を示す。 酸素注入用量は２００＆＊Ｖで１０′６／６ｆｌ＆２で
あった。層のスパッタリング速度は約α０１セクロン／
分、即ち０．６ゼクロンの多結晶層を通してスパッタす
る時間は約６０分でめった。第３図のデータからみると
、測定精度の範囲内におｉて、１１００−１２００°Ｃ
のＥＴＡ処理の結果として注入した酸素の移動は殆んど
ないことが明らかである。 オージェピークの高さはシリコン又は酸素の濃度に線形
に比例する（ １４ｓａｏｒｌｙ ｐｒｏｐｏｒｔ４ｏ
ｓａｌ ）とすれは、ポリシリコン層に注入した酸素の
ピーク濃度は約０．６％、即ち約３ Ｘ １０２０酸素
原子／ １ｕｌ１５でおる。注入した酸素分布のピーク
は多結晶層の表面下約０．２−０．２５ミクロンにある
ように思われる。オージェ分析スパッタリングは完全に
多結晶層を通して、下にある酸化シリコン層を通して、
そして基板内に行われたので、酸化物インタフェース近
くの、および酸化物層内の酸素濃度もま九測定できる。 この方法の深度識別の範囲内では酸化物層から多結晶シ
リコン層内への酸素移行は殆んどないことは明らかでめ
る。酸化物層中の酸素：シリコン比は予期されたように
はソ２：１である。 第３図は上述し上方法によル酸素注入を行わずに（実線
）、’！ ｆｔニー ２０（］ ｈｏｒで１０” イオ
ン／ ６１Ｋ” （Ｄ酸素注入を行って（破線）５Ｘ１
０”イオン１０−までヒ累を注入し種々の温度でＲＴＡ
活性化した微粒子多結晶層（注入前アニールなし）にり
１て深度の関数としてのヒ素濃度を示す。ヒ素濃度は技
術上周知のラザフォード後方散乱分析技術を用いて測定
した。注入したヒ累分布のピーク値は多結晶層の表面下
約Ｑ、０５ミクロンで６る。これは酸素注入ニジ約０．
１５〜０．２ ｉクロン浅い。第３図の曲線上に記され
て−る温度は予めセットしたビークＥＴＡ活性化温度で
ら９、ピーク温度における有効時間は約１秒と推定され
る。第３図からヒ素は処理してなｉ多結晶層を通ってき
わめて急速に移動することが明らかでおる。注入した酸
素の存在は注入したヒ素の移動を著しく遅らせる。この
効果は活性化温度がより低い場合に最も大きい。 第７図は粒子のサイズを大きくするために多結晶層が注
入前アニールをうけていたという点を除くと上述した条
件と同じ条件の場合の同様なデータを示す。大きくなっ
た粒子サイズはまたドーパントの粒界移動を遅らせる仁
とも明らかである。 酸素注入が行われると、その効果は累積的である、即ち
ドーパントの移行は更に抑止される。 その他の試験では、１０１４イオン／ ６ｍ２の酸素注
入用量は使用したヒ素濃度につ―てはドーパント移動妨
害効果は殆んどなｉことが示され友。１０１ｓイオン／
Ｃ−では有意の効果が観察され １１１４イオン１０−
ではより大きな効果が観察された。妨害効果の大きさは
よル多φ酸素用量、よシ少ないドーパント用量でも増大
することが予期される。しかし、約１０１７イオン／６
−より大きμ酸素又は窒素用量はそのような高い酸素濃
度は多結晶層のシート抵抗に悪影響をお工ぼすので多く
の場合に望ましくない。シート抵抗を考えなくてもよい
場合には、ニジ多φ用量を使用できる。しかし、かなシ
大きな用量、即ち約１０′８イオン／６Ｗ１２又はそれ
以上の用量では、薄い明確な絶縁酸化又は窒化シリコン
層が半導体材料内に形成されるかもしれない。 多結晶層のシート抵抗に対する酸素注入の効果を多結晶
シリコンに２００ｋｇ’Ｆで１０１４〜１０１６イオン
／Ｃ−の用量を用９て酸素を注入して測定した。上述し
次男法で作った多結晶シリコン層のシート抵抗を標準的
な４点フロープ法を用いて測定した。 そのような技術は技術上周知でめる。層の一部を酸素注
入前にアニールして粒子のサイズを０．０２ミクロンか
ら０．２ハクロンに大きくした。これらの試料は下記の
第１表にそれぞれ“微粒子”および“大粒子”多結晶と
じて識別してるる。層には１５０４、Ｙのエネルギーで
５Ｘ１０”イオン／ ｆｒｌ＆’ １での用量のヒ素を
ドープし友。酸素注入を行わな一対照試料も同様にドー
グし几。種々の試料のシート抵抗を下記の第１表に示し
てるる。急速熱アニーリングＣＲＴＡ）を上述したよう
に行った。示しておるＲＴＡ温度は多結晶層を含むウェ
ハが到達した予めセットされたピーク温度である。ピー
ク温度における有効活性化時間は約１秒と推定される。 第１表 Ａｓ ｆｃドープした多結晶層のシート抵抗（Ｏｈ惰Ｖ
／５ｑ） １１００ 微粒子 １２５ １３０ １６０
２４０１１００ 大粒子 ６７ ６７ ７
４ １４５１１５０ 微粒子 ９０ ９０
１０２ １５５１１５０ 大粒子 ６２
６２ ６５ ９０第１図に示す結果は、酸素注入の結
果弗る程度のシート抵抗の増大は起きるが、大きなドー
パント移動妨害効果を与えるのに十分な酸素用量（例え
ば１０１６イオン／ａｍ２）に対する変化は多結晶層を
デバイス目的にとって有用でなくするほど大きなもので
はなｉことを示している。 本発明の手段および方法を多結晶シリコンウェハおよび
酸素につ−て説明したが、当業者は窒素および窒素−酸
素混合物のような他の元素も使用できることを知ってわ
る。更に、当業者はヒ素以外の他のドーパントも導電率
変更ドーパントとして用しうろことを知って釣る。更に
、当業者はこ＼に教示した原理は例えばゲルマニウムお
よび■〜Ｖ族の材料Ｏ工９な他の半導体材料に適用され
るか、それらに限定されるものではないことを知ってい
る。従って、特許請求の範囲にはそのようなすべての変
形を含むことが意図されてしる。 屯図面の簡単な説明 第１図Ａおよび第１図Ｂは多結晶半導体層を含み多結晶
層における加速された側方粒界拡散の効果を示す半導体
デバイスの一部の簡略化された概略断面図を示す。 第２図Ａおよび第２図Ｂは多結晶領域を含み多結晶領域
における加速された垂直粒界拡散の効果を示す半導体デ
バイスの一部の簡略化され次概略断面図を示す。 第３図は第１図Ａ〜第１図Ｂの簡略化された概略断面図
に似て−るが本発明による簡略化された概略断面図を示
す。 第４図Ａおよび第４図Ｂは第２図Ａ−Ｅに似て−るが本
発明による半導体デバイスの一部の簡略化された概略断
面図を示す。 第３図はオージェ電子分光分析によりて測定したポリシ
リコン−酸化シリコン−シリコン構造につ−ての深さの
関数としての相対的酸素およびシリコン濃度を示す。 第３図は酸素を注入した場合および注入しな一場合の種
々の活性化温庭に対する微粒子ポリシリコン層中のヒ素
濃度対深さを示す。 第７図は第３図のデータと似ているが大粒子ポリシリコ
ン層についてのデータを示す。 １５−（↓１１↓１１↓１↓１↓１１↓ＦＩＧ、 ｌ＾ ＦＩＧ、ｌＢ ２４ＡＬＬＬＬＬＩＬ↓１Ｈ１ｌｌ ＦＩＧ、 ２＾ ５５−１１１１１ Ｌ Ｌ ｌ↓↓Ｉｌｌ↓↓５４巧１
↓ｌ↓１↓１１↓↓１１↓↓ ＦＩＧ、４＾ ＦＩＧ、４Ｂ
よび多結晶シリコン層の場合についてデバイス構造およ
び方法を示す。しかし、当業者はこれらの装置および方
法は他の半導体基板および他の多結晶半導体にも適用さ
れ、こ＼では理解を助ける手段として示しであるにすぎ
ず、制限する意図はなく、他の材料およびドーパントも
使用して差しつかえないことを理解するものと思われる
。 第１図〜第４図において、特に説明のない限り多結晶（
アｓｌｙ ）の注入又はドープした領域は一般に点々を
打って示してメジ、誘電体層又は領域は細かφ平行線を
引いて示してメジ、単結晶領域又はドープしてない多結
晶（ｐｏｌｙ ）領域は白地のま＼示しておる。多結晶
（ｐｏｌｙ ）における注入しドープし次領域の境界に
るる矢印は熱処理の期間中の、即ち高温活性化又はアニ
ーリング（ｃＬ％ｆ＆ｍａｉ１％０期間中の多結晶（ｐ
ｏｌｙ ）におけるドーパントの移動の方向を示すのに
用−られて−る。 第１図Ａおよび第１図Ｂは誘電体層１１および多結晶シ
リコンＮ１１２によって覆われて−る例えばシリコンウ
ェハのような基板１０を含む先行技術のＭＯＥｊデバイ
ス構造の部分？ｔ−簡略化され友概略断面図で示す。多
結晶層１２はその上にゲート酸化物領域１５と多結晶ゲ
ート領域１４を有する。ドープ（ントイオン１５は多結
晶層１２の部分１２ｃｚおよび多結晶ゲート１４に注入
され、こ＼ではドープくントイオンは中性原子となる。 多結晶ゲート１４およびゲート酸化物１３は多結晶層１
２の中央部分１２ｂをマスクしているので、中央部分１
２６はイオン１５は殆んど注入されなし。層１２の部分
１２ｅＬは例えばＭＯＳＦＥＴのソースお工びドレイン
として、酸化物１５はゲート誘電体として、多結晶領域
１４はゲートとして使用できる。 境界１２６は領域１６お二び１４のマスキング効果によ
って与えられるＡ８を注入されたドープくント分布の側
方の縁を示す、矢印１２ｄはドープ（ントイオン１５を
活性化し層１２お工び領域１４に注入による損傷が必れ
ばそれをアニールするのに必要な高温処理の期間中の多
結晶層１２におけるドープ（ントイオン１５の移動又は
動きの方向金示す。 ドーパ／トイオン１５は高温処理期間中に多結晶層１２
内で非常に早く動くので、加熱後その構造は第１図Ｂに
示すようになることが観察される。その場合境界１２６
はもしそれらが分離しているとしてもごく僅かな距離１
２−だけ分離している状態になるまで互に近づく方向に
移動する。例えば多結晶シリコンにおいては数秒又はそ
れ以下の時間で起きるかもしれないこの高温移動は同じ
材料の単結晶形において発見される速度、１１）はるか
に早く、多結晶層の粒界に沿って進行すると考えられる
。 粒界に沿ってのドーパントの加速された移動は多くの材
料において周知で套る。ドーパント１５が注入されない
でいる多結晶層１２の部分１２／はたとえそのような部
分が存在するとしても非常に狭いので、又はその大きさ
が非常に変化しやすいのでデバイスが正しく動作するこ
とができないように思われる。従って、ドーパントの急
速な側方移動はこの方法に工って一貫した有用なデバイ
スを作ることを困離又は不可能にする。 多結晶半導体層を用した場合に起きるも９１つの粒界ド
ーパント移動問題が第２図Ａ−第２図Ｂに示しておる、
デバイス部分１９は半導体基板２０゜表面誘電体領域２
２およびその上に重ねられた多結晶領域２５を含む。ド
ープされた領域２１を作るためにイオン２４が部分１９
に注入され、この領域２１は例えばＭＯＳＦＥＴのソー
スおよびドレインとして機能することができる。イオン
２４はまた多結晶領域２５の部分２５ａにも注入される
。領域２３の注入された部分２６αと注入されてなμ部
分２５６の間の境界２５ｏの深さは、注入されたイオン
のエネルギーおよびイオンの質量によって決定される。 注入ドーパント浸透を測定する技術は技術上周知である
。加熱およびチャネリングが著しくない限ｐにおいては
、注入したイオンの範囲は材料の多結晶性によって大幅
には影響されない。しかし、デバイス部分１９が部分２
３における（および／又は部分２１における）ドーパン
トイオンを活性化する高温に加熱されると、ドーパント
イオン２４は誘電体酸化物領域２２に達するまで矢印の
方向に急速に移動する。第２図Ｂに示すようにドーパ／
トイオン２４の一部が酸化物２２のインタフェース２２
ａに積もるかもしれない。これは領域２３６におけるよ
ｐ密な点々によって示されて−る。高いドーパント濃度
は酸化物領域２２の絶縁耐力に悪影ＩＦをおよぼし、そ
の結果早期破壊を生じさせるおそれがある。これは望ま
しくな１０ゲート領域２３のドーパント濃度を低くする
と、それに対応して領域２５の、セしてま九領域２１の
シート抵抗が高くなる。このことも通常は望ましくない
。 これらの、およびその他の目的は第３図〜ｇ４図に示さ
れ第３図〜第７図に関連して更に詳しく説明されている
本発明の手段および方法によって解決される。第３図は
ｊｇ１図Ａ〜第１図Ｂに示した状況に関連がめり、第４
図Ａ−第４図Ｂにｔ！ＩＪ２図Ａ〜第２図Ｂに示した状
況に関連がおる。 第３図は第１図Ａ〜第１図Ｂに示した構造に似−ｉ ｈ
ｔｏｓｙｉｉ；ｒ ＄１１造３９を示し、この構造３９
は基板４０゜誘電体層４１．多結晶層４２．ゲート誘電
体４３お工び多結晶ゲート４４を含む。第３図の構造と
第１図Ａ−第１図Ｂの構造と異なる点は、領域４２の領
域４２ａに注入されたドーパントを活性化するのに用い
られるような高温処理の前に１多結晶層４２の部分４２
６が酸素又は窒素又は酸素−窒素混合物を注入されてい
る点である。酸素を注入すると多結晶層４２の粒界に沿
ってのドーパントイオンの急速な移動を抑止することが
発見されている。従って、領域４２８および領域４２６
に存在するドーパントイオンがそれらのイオンがデバイ
ス挙動を変える場所である領域４２６内へ急速に移動す
ることが著しく妨げられる。注入した酸素又は窒素の領
域４２ａへの局在化は表面マスクを用−ることに１って
行われる。表面マスキング手段は技術上周知である。 注入された酸素又は窒素は明らかに粒界に沿って沈殿し
、ドーパントを活性化するのに用いられる温度および時
間によりても著しくは移動しなμ。 第４図Ａ〜第４図Ｂは第２図Ａ〜第２図Ｂに似た状況を
示す。第４図Ａ〜第４図Ｂにおいて、デバイス部分４９
（これはＭＯＳＦＥＴであってもよいが必ずしもＭＯＳ
ＦＥＴである必要はなｉ）は重ねられ比誘電体領域５２
と多結晶領域５５を有する基板５０からなる。ドープさ
れた領域５１は多結晶領域５３の部分５５αのドーピン
グと同時に作ってもよく、又はその他の方法で形成して
もよ１０多結晶領域５５は酸素又は窒素イオン５４又は
それらの混合物を注入された部分５３＆を含む。部分５
３６は領域５３の部分５５ａに注入された又はその他の
方法で導入されたドーパント移動１５５に関して高温処
理を行う前に領域５３に置かれて−る。ドーパントイオ
ン５５を高温アニーリング又は活性化ステップにかける
前に酸素又は窒素イオンが存在する限ルにお−ては、酸
素又は窒素イオン５４の前又は後にドーパントイオン５
５を多結晶領域５３に入れてもよい。 部分５３８の前に部分５３ｂに注入するのが便利である
。 第２図Ａ〜第２図Ｂに示したドーパント移動および蓄積
効果を減少又は防止するために、部分５５ｈは部分５３
８と多結晶領域５５および酸化物領域５２の境界のイン
タフェース５２ｇとの間、即ち領域５３の部分５５６に
なけれはならない。例えば領域５３のドーパントイオン
を活性化するために高温が加えられると、ドーパントイ
オン５５に部分５３６にぶつかるまで矢印５６の方向に
層５５の粒界に沿って急速に移動する。部分５５ｂに、
おける酸素又は窒素は領域５５ｂにおける多結晶粒子の
粒界をふさいでそこでのドーパント移動を殆んど抑止す
る。その結果は第４図Ｂに示すように部分５５＆はドー
パントイオン５５が殆んどない状態にとどまって−るか
、又は少なくとも領域ｓｓ６がない場合よｐもかなシ低
濃度ドーパントイオンを有するようになる。 酸素又は窒素は粒子の表面に化学的に結合することによ
って、即ちさもなければ移動するドーパント原子にとっ
て過渡的な低活性化エネルギ一部位として利用できる粒
子表面の不十分なシリコン結合を占有することによって
粒界移動を抑止すると考えられる。 実験結果 技術上周知Ｏｒ、ＰＣＶＤ技術を用φて厚さ約α６ξク
ロンのドープしてな一多結晶シリコンフイルムを酸化し
たシリコンウェハ上に堆積させた。厚さ約α０２５イク
ロンの酸化シリコンキャップ層を多結晶層の上に成長又
は堆積させた。酸化シリコンキャップ層は注入およびア
ニーリングステップの全期間を通じてその場所に置いて
おかれ、電気的試験、オージェ分析およびドーパントグ
ロフイリングの直前に除去した。 Ａａ堆積フィルム又は層は一般に直径約０．０２＃クロ
ンの粒子を有していた。層の一部はアメリカ合衆国マサ
チ具−セッツ州、グロスターにあるパリアン・アソシエ
ーツ社（Ｖａｒ４ｅＬ＊ Ａａｍｏｏｉａｔｅａ ＋
７％６．ン製のＩＡ−２００ｍ急速熱アニーリング（Ｒ
ＴＡ）装置を用いて一般的には１１５０−１２５０°Ｃ
で２０−３０秒間高温注入前アニールにかけた。この処
理は一般的な粒子のサイズを直径約０．２＜クロンに大
きくした。 １０００°Ｃを超えるその他のアニール前温度および１
〜９０秒の範囲の時間も有用でめるが、１ｉｏｏ〜１５
００°Ｃ＋５５０秒間が好ましい。高温になれになるほ
ど短か一時間で同−効果がえられる。その他の不活性雰
囲気も使用できる。 次に、多結晶層に酸素注入を行った。２００＆ｓｉ’の
エネルギーで原子酸素（０＋ ） １０１４〜１ｇｊｄ
／、−の用量を一般に用−九。このエネルギーでは注
入した酸素の分布のピークは十分に多結晶層のバルク（
ｂｓｌｋ ）のなかにおる。その他のエネルギーも多結
晶層の厚さおよび注入分布のピークの所望する深さに応
じて使用できる。当業者は注入されるイオンおよび注入
がそのなかで起きる材料の性質の違いを考慮して注入深
度および用量を変える方法を知って―る。当業者はまた
注入される特定の区域および注入が行われない区域を定
めるために７オトレジスト又はその他のマスキング材料
を使用できることも知ってしる。そのようなマスキング
手順は技術上周知である。 次に、酸素を注入した層を一般には６５０９Ｃに２０分
間加熱し粒界における酸素濃度を高める。このステップ
は望ましいことではあるが絶対に必要なステップではな
φ。１〜４０分の範囲の時間で５００−１０００００の
範囲の温度が便利でおる。これより高い温度とより短い
時間、例えば１０００−１５０００Ｃの範囲の温度と１
〜６０秒の時間も使用できる。 層を例えは１〜４０分間５００〜１０００°Ｃの範囲の
温度に先づ加熱し、その後に１〜６０秒間又はそれより
短い時間１０００〜１３ｏｏ０ｃの範囲の温度にまでょ
ｐ高温のＲＴＡアニールを行うとｉり２段階アニールも
また望ましい。当業者は、温度を高くすると酸素又は窒
素の粒界への移行およびそれへの沈殿に要する時間が短
縮されるかもしれないことを知っている。また、粒子の
サイズが小さくなると、酸素又は窒素が粒子内から粒界
へ拡散するのに要する時間が短かくなる。約５０００（
１’を下回る温度は有用ではなｉｏという訳は、酸素が
粒子内のシリコンに拡散する速度は非常に遅いので、適
尚な時間における適尚な粒界酸素又は窒素濃度の上昇を
妨げる。当業者は窒素、酸素−窒素混合物又はその他の
材料を用いる場合には必要とされる時間が違ってくるこ
とを知っている。 次に、酸素を注入した多結晶層および酸素のなめ制御層
に多結晶の導電率を著しく高めることが知られているド
ーパントヲ注入した。Ａａ ＊ Ｅ 、Ｐ ＊Ｓｈ、Ａ
１１．Ｇαおよび１％はシリコンに用量られるそのよう
なドーパントの周知の例である。その他の半導体材料用
にはその他の適尚なドーパントが周知である。 ヒ素を１５０ ｋｍＶのエネルギーで一般に７５Ａ＃＋
５ Ｘ １０”イオン／ ６ｍ２の用量まで多結晶シリ
コン層に注入した。これらの条件下では、ヒ素注入分布
のピークは注入した酸素のピークより多結晶層の表面に
近かった。当業者は所望する深度および注入した分布の
ピークの位置および多結晶層の最終的な所望する抵抗に
応じて異なる用量とエネルギーを用い得ることを知って
いる。 特定の領域又はインタフェースの方向へのドーパントの
急速な移動を妨げる九めに酸素又は窒素を注入する領域
を用ｉることを所望する場合には、高めた酸素又は窒素
濃度の領域がドーパントと保―することを所望する領域
又はインタフェースとの間に垂直および／又は水平に位
置しなければならない。当業者はフォトレジスト又はそ
の他の材料のマスキング層を特定のドーパント又は酸素
注入部位の側方の輪廓を定めるのに用いてもよく、また
注入深度ｔ−１Ｉｌ！ｉＥするために注入エネルギーを
変化させてもよりことを知って−る。 ドーパントの注入後、多結晶層を加熱してドーパントを
活性化する、即ち電気的に活動化するようにし、注入に
よる損傷があればそれをアニールする。約１０００〜１
５００°Ｃの範囲の温度と１〜２０秒間の範囲の時間が
有用でおる。当業者は温度を高くすればするほどドーパ
ントを活性化するのに要する時間は短かくなることを知
っている。高すぎる温度又は長すぎる温度を用いると、
酸素又は窒素注入領域が存在していても粒子の大部分（
ｂｓｂｌｋ ）を介しての拡散にニジドーパントは多結
晶層を介してはソ一様に分布される。これは酸素又は窒
素注入はドーパントの粒界移動を遅らせることにその最
も重要な効果を有するからである。 注入前アニールステップに用いたのと同じＲＴＡ装置を
活性化に用いた。一般的に、このＲＴＡ装置を特定のピ
ーク温度、例えば１１００°Ｃにセットして付勢し九。 支持ウェハお工び多結晶層の温度は約５秒以内に予めセ
ットし次温度に上昇し、そこでＥＴＡのシャッタがヒー
タとウェハとの間におりた。次に、支持ウェハお工び多
結晶層はその後の約１０〜１５秒以内にはソ室温に戻っ
た。従って、全ＲＴＡ時間は約２０秒又はそれ以下でめ
った。効果的な活性化／アニーリング時間、即ちピーク
温度における相当時間（ｍｑｓｉｖａｌｍｓｔ ｔｉｍ
ｇ ）は約１秒であると推定される。対照試料を上述し
たのとはソ同じ方法で、但し酸素注入を行わずに処理し
た。 第３図はヒ素ドーパントの活性化に用いたのと同じＲＴ
Ａステップ前および後の多結晶シリコン層における深度
の関数としての酸素濃度のオージェ分析の結果を示す。 酸素注入用量は２００＆＊Ｖで１０′６／６ｆｌ＆２で
あった。層のスパッタリング速度は約α０１セクロン／
分、即ち０．６ゼクロンの多結晶層を通してスパッタす
る時間は約６０分でめった。第３図のデータからみると
、測定精度の範囲内におｉて、１１００−１２００°Ｃ
のＥＴＡ処理の結果として注入した酸素の移動は殆んど
ないことが明らかである。 オージェピークの高さはシリコン又は酸素の濃度に線形
に比例する（ １４ｓａｏｒｌｙ ｐｒｏｐｏｒｔ４ｏ
ｓａｌ ）とすれは、ポリシリコン層に注入した酸素の
ピーク濃度は約０．６％、即ち約３ Ｘ １０２０酸素
原子／ １ｕｌ１５でおる。注入した酸素分布のピーク
は多結晶層の表面下約０．２−０．２５ミクロンにある
ように思われる。オージェ分析スパッタリングは完全に
多結晶層を通して、下にある酸化シリコン層を通して、
そして基板内に行われたので、酸化物インタフェース近
くの、および酸化物層内の酸素濃度もま九測定できる。 この方法の深度識別の範囲内では酸化物層から多結晶シ
リコン層内への酸素移行は殆んどないことは明らかでめ
る。酸化物層中の酸素：シリコン比は予期されたように
はソ２：１である。 第３図は上述し上方法によル酸素注入を行わずに（実線
）、’！ ｆｔニー ２０（］ ｈｏｒで１０” イオ
ン／ ６１Ｋ” （Ｄ酸素注入を行って（破線）５Ｘ１
０”イオン１０−までヒ累を注入し種々の温度でＲＴＡ
活性化した微粒子多結晶層（注入前アニールなし）にり
１て深度の関数としてのヒ素濃度を示す。ヒ素濃度は技
術上周知のラザフォード後方散乱分析技術を用いて測定
した。注入したヒ累分布のピーク値は多結晶層の表面下
約Ｑ、０５ミクロンで６る。これは酸素注入ニジ約０．
１５〜０．２ ｉクロン浅い。第３図の曲線上に記され
て−る温度は予めセットしたビークＥＴＡ活性化温度で
ら９、ピーク温度における有効時間は約１秒と推定され
る。第３図からヒ素は処理してなｉ多結晶層を通ってき
わめて急速に移動することが明らかでおる。注入した酸
素の存在は注入したヒ素の移動を著しく遅らせる。この
効果は活性化温度がより低い場合に最も大きい。 第７図は粒子のサイズを大きくするために多結晶層が注
入前アニールをうけていたという点を除くと上述した条
件と同じ条件の場合の同様なデータを示す。大きくなっ
た粒子サイズはまたドーパントの粒界移動を遅らせる仁
とも明らかである。 酸素注入が行われると、その効果は累積的である、即ち
ドーパントの移行は更に抑止される。 その他の試験では、１０１４イオン／ ６ｍ２の酸素注
入用量は使用したヒ素濃度につ―てはドーパント移動妨
害効果は殆んどなｉことが示され友。１０１ｓイオン／
Ｃ−では有意の効果が観察され １１１４イオン１０−
ではより大きな効果が観察された。妨害効果の大きさは
よル多φ酸素用量、よシ少ないドーパント用量でも増大
することが予期される。しかし、約１０１７イオン／６
−より大きμ酸素又は窒素用量はそのような高い酸素濃
度は多結晶層のシート抵抗に悪影響をお工ぼすので多く
の場合に望ましくない。シート抵抗を考えなくてもよい
場合には、ニジ多φ用量を使用できる。しかし、かなシ
大きな用量、即ち約１０′８イオン／６Ｗ１２又はそれ
以上の用量では、薄い明確な絶縁酸化又は窒化シリコン
層が半導体材料内に形成されるかもしれない。 多結晶層のシート抵抗に対する酸素注入の効果を多結晶
シリコンに２００ｋｇ’Ｆで１０１４〜１０１６イオン
／Ｃ−の用量を用９て酸素を注入して測定した。上述し
次男法で作った多結晶シリコン層のシート抵抗を標準的
な４点フロープ法を用いて測定した。 そのような技術は技術上周知でめる。層の一部を酸素注
入前にアニールして粒子のサイズを０．０２ミクロンか
ら０．２ハクロンに大きくした。これらの試料は下記の
第１表にそれぞれ“微粒子”および“大粒子”多結晶と
じて識別してるる。層には１５０４、Ｙのエネルギーで
５Ｘ１０”イオン／ ｆｒｌ＆’ １での用量のヒ素を
ドープし友。酸素注入を行わな一対照試料も同様にドー
グし几。種々の試料のシート抵抗を下記の第１表に示し
てるる。急速熱アニーリングＣＲＴＡ）を上述したよう
に行った。示しておるＲＴＡ温度は多結晶層を含むウェ
ハが到達した予めセットされたピーク温度である。ピー
ク温度における有効活性化時間は約１秒と推定される。 第１表 Ａｓ ｆｃドープした多結晶層のシート抵抗（Ｏｈ惰Ｖ
／５ｑ） １１００ 微粒子 １２５ １３０ １６０
２４０１１００ 大粒子 ６７ ６７ ７
４ １４５１１５０ 微粒子 ９０ ９０
１０２ １５５１１５０ 大粒子 ６２
６２ ６５ ９０第１図に示す結果は、酸素注入の結
果弗る程度のシート抵抗の増大は起きるが、大きなドー
パント移動妨害効果を与えるのに十分な酸素用量（例え
ば１０１６イオン／ａｍ２）に対する変化は多結晶層を
デバイス目的にとって有用でなくするほど大きなもので
はなｉことを示している。 本発明の手段および方法を多結晶シリコンウェハおよび
酸素につ−て説明したが、当業者は窒素および窒素−酸
素混合物のような他の元素も使用できることを知ってわ
る。更に、当業者はヒ素以外の他のドーパントも導電率
変更ドーパントとして用しうろことを知って釣る。更に
、当業者はこ＼に教示した原理は例えばゲルマニウムお
よび■〜Ｖ族の材料Ｏ工９な他の半導体材料に適用され
るか、それらに限定されるものではないことを知ってい
る。従って、特許請求の範囲にはそのようなすべての変
形を含むことが意図されてしる。 屯図面の簡単な説明 第１図Ａおよび第１図Ｂは多結晶半導体層を含み多結晶
層における加速された側方粒界拡散の効果を示す半導体
デバイスの一部の簡略化された概略断面図を示す。 第２図Ａおよび第２図Ｂは多結晶領域を含み多結晶領域
における加速された垂直粒界拡散の効果を示す半導体デ
バイスの一部の簡略化され次概略断面図を示す。 第３図は第１図Ａ〜第１図Ｂの簡略化された概略断面図
に似て−るが本発明による簡略化された概略断面図を示
す。 第４図Ａおよび第４図Ｂは第２図Ａ−Ｅに似て−るが本
発明による半導体デバイスの一部の簡略化された概略断
面図を示す。 第３図はオージェ電子分光分析によりて測定したポリシ
リコン−酸化シリコン−シリコン構造につ−ての深さの
関数としての相対的酸素およびシリコン濃度を示す。 第３図は酸素を注入した場合および注入しな一場合の種
々の活性化温庭に対する微粒子ポリシリコン層中のヒ素
濃度対深さを示す。 第７図は第３図のデータと似ているが大粒子ポリシリコ
ン層についてのデータを示す。 １５−（↓１１↓１１↓１↓１↓１１↓ＦＩＧ、 ｌ＾ ＦＩＧ、ｌＢ ２４ＡＬＬＬＬＬＩＬ↓１Ｈ１ｌｌ ＦＩＧ、 ２＾ ５５−１１１１１ Ｌ Ｌ ｌ↓↓Ｉｌｌ↓↓５４巧１
↓ｌ↓１↓１１↓↓１１↓↓ ＦＩＧ、４＾ ＦＩＧ、４Ｂ
Claims (1)
- 【特許請求の範囲】 １、基板を具える工程と、 粒界によって分離されている粒子を有する多結晶半導体
層を前記基板上に形成する工程と、酸素又は窒素又はそ
れらの混合物を１０＾１＾４イオン／ｃｍ＾２を上回り
１０＾１＾７イオン／ｃｍ＾２を下回る範囲の用量で前
記多結晶半導体層内に注入する工程と、前記多結晶半導
体層を加熱して前記酸素又は窒素又はそれらの混合物を
前記粒界へ移動させる工程と、 ドーパント不純物を前記多結晶半導体層に注入する工程
と、 前記半導体層を加熱して前記ドーパントを活性化してそ
れが電気的に活動するようにすることを含む、 多結晶半導体層中のドーパントの移動を制御する方法。 ２、基板と、 前記基板に接している第１表面および前記第１表面の反
対側の第２表面を有する多結晶半導体層と、 １０＾１＾９〜１０＾２＾１原子／ｃｍ＾３の範囲の濃
度の酸素を含む前記多結晶半導体層内の第１領域と、 導電率を変えるドーパントのピーク濃度を含む前記多結
晶半導体層中の第２領域とを含み、前記第１領域の一部
は前記第２領域と前記第１表面との間、又は前記第２領
域と前記第２表面との間にある 半導体デバイス。 ３、絶縁表面を有する基板と、 前記絶縁表面上の多結晶半導体層とを含み、前記多結晶
層は第１ドーパントをドープした第１領域、前記第１ド
ーパントが殆んどない第２領域、および１０＾１＾９〜
１０＾２＾１原子／ｃｍ＾３の範囲の濃度の酸素又は窒
素を含み前記第１および第２領域の間で側方に位置する
第３領域を有する 半導体デバイス。 ４、絶縁表面を有する基板と、 前記絶縁表面上の多結晶半導体層とを含み、前記多結晶
層は第１ドーパントをドープした第１領域、前記第１ド
ーパントが殆んどない第２領域、および１０＾１＾４イ
オン／ｃｍ＾２を上回り１０＾１＾７イオン／ｃｍ＾２
を下回る範囲の用量で酸素又は窒素を注入され前記第１
および第２領域の間で側方に位置する第３領域を有する 半導体デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US821095 | 1986-01-21 | ||
| US06/821,095 US4682407A (en) | 1986-01-21 | 1986-01-21 | Means and method for stabilizing polycrystalline semiconductor layers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62177919A true JPS62177919A (ja) | 1987-08-04 |
| JPH0732145B2 JPH0732145B2 (ja) | 1995-04-10 |
Family
ID=25232489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62012186A Expired - Lifetime JPH0732145B2 (ja) | 1986-01-21 | 1987-01-21 | 多結晶半導体層を安定化させる半導体装置及び方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4682407A (ja) |
| JP (1) | JPH0732145B2 (ja) |
| GB (1) | GB2185623B (ja) |
| HK (1) | HK18692A (ja) |
| SG (1) | SG4492G (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0750303A (ja) * | 1994-04-15 | 1995-02-21 | Nippondenso Co Ltd | 半導体装置の製造方法 |
| JPH07221097A (ja) * | 1994-01-27 | 1995-08-18 | Nec Corp | 半導体装置およびその製造方法 |
| JP2011029661A (ja) * | 1993-09-02 | 2011-02-10 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
| WO2021149380A1 (ja) * | 2020-01-24 | 2021-07-29 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置及び撮像装置の製造方法、電子機器 |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4740481A (en) * | 1986-01-21 | 1988-04-26 | Motorola Inc. | Method of preventing hillock formation in polysilicon layer by oxygen implanation |
| US4954454A (en) * | 1986-12-16 | 1990-09-04 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a polycrystalline silicon resistor |
| US5240511A (en) * | 1987-02-20 | 1993-08-31 | National Semiconductor Corporation | Lightly doped polycrystalline silicon resistor having a non-negative temperature coefficient |
| EP0350845A3 (en) * | 1988-07-12 | 1991-05-29 | Seiko Epson Corporation | Semiconductor device with doped regions and method for manufacturing it |
| US5654209A (en) * | 1988-07-12 | 1997-08-05 | Seiko Epson Corporation | Method of making N-type semiconductor region by implantation |
| US5037766A (en) * | 1988-12-06 | 1991-08-06 | Industrial Technology Research Institute | Method of fabricating a thin film polysilicon thin film transistor or resistor |
| US4914046A (en) * | 1989-02-03 | 1990-04-03 | Motorola, Inc. | Polycrystalline silicon device electrode and method |
| DE59010471D1 (de) * | 1990-06-07 | 1996-10-02 | Siemens Ag | Verfahren zur Herstellung von Bipolartransistoren mit extrem reduzierter Basis-Kollektor-Kapazität |
| US5064775A (en) * | 1990-09-04 | 1991-11-12 | Industrial Technology Research Institute | Method of fabricating an improved polycrystalline silicon thin film transistor |
| US5108935A (en) * | 1990-11-16 | 1992-04-28 | Texas Instruments Incorporated | Reduction of hot carrier effects in semiconductor devices by controlled scattering via the intentional introduction of impurities |
| EP0499979A3 (en) * | 1991-02-16 | 1993-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| JP3045946B2 (ja) * | 1994-05-09 | 2000-05-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体デバイスの製造方法 |
| US5429972A (en) * | 1994-05-09 | 1995-07-04 | Advanced Micro Devices, Inc. | Method of fabricating a capacitor with a textured polysilicon interface and an enhanced dielectric |
| US5593924A (en) * | 1995-06-02 | 1997-01-14 | Texas Instruments Incorporated | Use of a capping layer to attain low titanium-silicide sheet resistance and uniform silicide thickness for sub-micron silicon and polysilicon lines |
| US5937310A (en) * | 1996-04-29 | 1999-08-10 | Advanced Micro Devices, Inc. | Reduced bird's beak field oxidation process using nitrogen implanted into active region |
| US5882993A (en) * | 1996-08-19 | 1999-03-16 | Advanced Micro Devices, Inc. | Integrated circuit with differing gate oxide thickness and process for making same |
| US6033943A (en) * | 1996-08-23 | 2000-03-07 | Advanced Micro Devices, Inc. | Dual gate oxide thickness integrated circuit and process for making same |
| US6080645A (en) | 1996-10-29 | 2000-06-27 | Micron Technology, Inc. | Method of making a doped silicon diffusion barrier region |
| US5966626A (en) * | 1996-11-07 | 1999-10-12 | Mosel Vitelic, Inc. | Method for stabilizing a silicon structure after ion implantation |
| US5739064A (en) * | 1996-11-27 | 1998-04-14 | Micron Technology, Inc. | Second implanted matrix for agglomeration control and thermal stability |
| US5804496A (en) * | 1997-01-08 | 1998-09-08 | Advanced Micro Devices | Semiconductor device having reduced overlap capacitance and method of manufacture thereof |
| US5926730A (en) * | 1997-02-19 | 1999-07-20 | Micron Technology, Inc. | Conductor layer nitridation |
| JP3602679B2 (ja) * | 1997-02-26 | 2004-12-15 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| US5872376A (en) * | 1997-03-06 | 1999-02-16 | Advanced Micro Devices, Inc. | Oxide formation technique using thin film silicon deposition |
| US5879975A (en) * | 1997-09-05 | 1999-03-09 | Advanced Micro Devices, Inc. | Heat treating nitrogen implanted gate electrode layer for improved gate electrode etch profile |
| JP3451908B2 (ja) * | 1997-11-05 | 2003-09-29 | 信越半導体株式会社 | Ｓｏｉウエーハの熱処理方法およびｓｏｉウエーハ |
| US6030875A (en) * | 1997-12-19 | 2000-02-29 | Advanced Micro Devices, Inc. | Method for making semiconductor device having nitrogen-rich active region-channel interface |
| US5962914A (en) * | 1998-01-14 | 1999-10-05 | Advanced Micro Devices, Inc. | Reduced bird's beak field oxidation process using nitrogen implanted into active region |
| JPH11214683A (ja) * | 1998-01-26 | 1999-08-06 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
| US6329703B1 (en) * | 1998-02-25 | 2001-12-11 | Infineon Technologies Ag | Contact between a monocrystalline silicon region and a polycrystalline silicon structure and method for producing such a contact |
| US6531364B1 (en) | 1998-08-05 | 2003-03-11 | Advanced Micro Devices, Inc. | Advanced fabrication technique to form ultra thin gate dielectric using a sacrificial polysilicon seed layer |
| EP0986095A3 (de) * | 1998-09-08 | 2005-08-17 | Infineon Technologies AG | Schichtanordnung mit einer Materialschicht und einer im Bereich der Korngrenzen der Materialschicht angeordneten Diffusionsbarrierenschicht, und Verfahren zur Herstellung derselben |
| US6001713A (en) * | 1998-09-16 | 1999-12-14 | Advanced Micro Devices, Inc. | Methods for forming nitrogen-rich regions in a floating gate and interpoly dielectric layer in a non-volatile semiconductor memory device |
| US6599829B2 (en) * | 1998-11-25 | 2003-07-29 | Texas Instruments Incorporated | Method for photoresist strip, sidewall polymer removal and passivation for aluminum metallization |
| US6229187B1 (en) | 1999-10-20 | 2001-05-08 | Advanced Micro Devices, Inc. | Field effect transistor with non-floating body and method for forming same on a bulk silicon wafer |
| US6245636B1 (en) * | 1999-10-20 | 2001-06-12 | Advanced Micro Devices, Inc. | Method of formation of pseudo-SOI structures with direct contact of transistor body to the substrate |
| US6465852B1 (en) | 1999-10-20 | 2002-10-15 | Advanced Micro Devices, Inc. | Silicon wafer including both bulk and SOI regions and method for forming same on a bulk silicon wafer |
| US6376286B1 (en) | 1999-10-20 | 2002-04-23 | Advanced Micro Devices, Inc. | Field effect transistor with non-floating body and method for forming same on a bulk silicon wafer |
| US20030211711A1 (en) * | 2002-03-28 | 2003-11-13 | Hirofumi Seki | Wafer processing method and ion implantation apparatus |
| US6737320B2 (en) * | 2002-08-29 | 2004-05-18 | Micron Technology, Inc. | Double-doped polysilicon floating gate |
| WO2004038774A2 (en) * | 2002-10-25 | 2004-05-06 | Unaxis Balzers Ltd. | Method for producing semi-conducting devices and devices obtained with this method |
| US7382028B2 (en) * | 2005-04-15 | 2008-06-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming silicide and semiconductor device formed thereby |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6041458B2 (ja) * | 1975-04-21 | 1985-09-17 | ソニー株式会社 | 半導体装置の製造方法 |
| JPS51128268A (en) * | 1975-04-30 | 1976-11-09 | Sony Corp | Semiconductor unit |
| US4062038A (en) * | 1976-01-28 | 1977-12-06 | International Business Machines Corporation | Radiation responsive device |
| DE2720327A1 (de) * | 1977-05-06 | 1978-11-09 | Bbc Brown Boveri & Cie | Verfahren zur herstellung von halbleiterbauelementen, insbesondere solarelementen |
| US4230508A (en) * | 1979-07-19 | 1980-10-28 | Solarex Corporation | Method of making semicrystalline silicon article |
| JPS5640269A (en) * | 1979-09-11 | 1981-04-16 | Toshiba Corp | Preparation of semiconductor device |
| GB2085224B (en) * | 1980-10-07 | 1984-08-15 | Itt Ind Ltd | Isolating sc device using oxygen duping |
| US4366338A (en) * | 1981-01-09 | 1982-12-28 | Massachusetts Institute Of Technology | Compensating semiconductor materials |
| WO1983003032A1 (en) * | 1982-02-19 | 1983-09-01 | Tanaka, Tomoyuki | Semiconductor device and method of fabricating the same |
| US4431460A (en) * | 1982-03-08 | 1984-02-14 | International Business Machines Corporation | Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer |
| JPS6057952A (ja) * | 1983-09-09 | 1985-04-03 | Toshiba Corp | 半導体装置の製造方法 |
-
1986
- 1986-01-21 US US06/821,095 patent/US4682407A/en not_active Expired - Fee Related
- 1986-12-24 GB GB8630859A patent/GB2185623B/en not_active Expired
-
1987
- 1987-01-21 JP JP62012186A patent/JPH0732145B2/ja not_active Expired - Lifetime
-
1992
- 1992-01-18 SG SG44/92A patent/SG4492G/en unknown
- 1992-03-05 HK HK186/92A patent/HK18692A/xx not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011029661A (ja) * | 1993-09-02 | 2011-02-10 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
| JPH07221097A (ja) * | 1994-01-27 | 1995-08-18 | Nec Corp | 半導体装置およびその製造方法 |
| JPH0750303A (ja) * | 1994-04-15 | 1995-02-21 | Nippondenso Co Ltd | 半導体装置の製造方法 |
| WO2021149380A1 (ja) * | 2020-01-24 | 2021-07-29 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置及び撮像装置の製造方法、電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB8630859D0 (en) | 1987-02-04 |
| GB2185623A (en) | 1987-07-22 |
| JPH0732145B2 (ja) | 1995-04-10 |
| US4682407A (en) | 1987-07-28 |
| SG4492G (en) | 1992-03-20 |
| HK18692A (en) | 1992-03-13 |
| GB2185623B (en) | 1989-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62177919A (ja) | 多結晶半導体層を安定化させる半導体装置及び方法 | |
| US4755865A (en) | Means for stabilizing polycrystalline semiconductor layers | |
| Nishikawa et al. | Reduction of transient boron diffusion in preamorphized Si by carbon implantation | |
| CA1245777A (en) | Method of controlling dopant diffusion and dopant electrical activation by implanted inert gas atoms | |
| Robertson et al. | The effect of impurities on diffusion and activation of ion implanted boron in silicon | |
| US4063967A (en) | Method of producing a doped zone of one conductivity type in a semiconductor body utilizing an ion-implanted polycrystalline dopant source | |
| US6936505B2 (en) | Method of forming a shallow junction | |
| US4740481A (en) | Method of preventing hillock formation in polysilicon layer by oxygen implanation | |
| US6184110B1 (en) | Method of forming nitrogen implanted ultrathin gate oxide for dual gate CMOS devices | |
| US6013566A (en) | Method of forming a doped region in a semiconductor substrate | |
| JPH07101677B2 (ja) | 半導体装置の製造方法 | |
| US6812523B1 (en) | Semiconductor wafer with ultra thin doping level formed by defect engineering | |
| JPS61229346A (ja) | 集積回路上への多結晶シリコンパタ−ンの形成方法 | |
| Shao et al. | Retardation of boron diffusion in silicon by defect engineering | |
| EP1787318A2 (en) | Method of forming ultra shallow junctions | |
| US4135292A (en) | Integrated circuit contact and method for fabricating the same | |
| US4584028A (en) | Neutralization of acceptor levels in silicon by atomic hydrogen | |
| Allen et al. | A Comparison of the Diffusion Behavior of Ion‐Implanted Sn, Ge, and Si in Gallium Arsenide | |
| US3919009A (en) | Method for producing an improved thyristor | |
| JP2022093135A (ja) | 半導体装置の製造方法 | |
| Landgren et al. | Extremely high hole concentration in GaAs by dual Mg/As implants | |
| Offenberg et al. | Ion implantation induced stoichiometric imbalance in SiO2 | |
| Kuroi et al. | Self-gettering and proximity gettering for buried layer formation by MeV ion implantation | |
| Pearton et al. | Transient thermal processing of GaAs | |
| JPH03175626A (ja) | 集積回路およびその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |