JPS62165281A - 積分回路 - Google Patents
積分回路Info
- Publication number
- JPS62165281A JPS62165281A JP641886A JP641886A JPS62165281A JP S62165281 A JPS62165281 A JP S62165281A JP 641886 A JP641886 A JP 641886A JP 641886 A JP641886 A JP 641886A JP S62165281 A JPS62165281 A JP S62165281A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- digital signal
- output
- subtraction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、積分回路に関するもので、例えば、半導体
集積回路により構成され、高精度の積分動作が要求され
る積分回路に有効な技術に関するものである。
集積回路により構成され、高精度の積分動作が要求され
る積分回路に有効な技術に関するものである。
演算増幅回路を用いたミラー積分回路が公知である(例
えば、昭和50年11月20日、オーム社発行「半導体
マニュアル」のPP、 155〜156参照)。ところ
で、演算増幅回路は、いわゆるオフセットを持っている
。すなわち、その一対の入力レベルが互いに等しくても
、出力信号が生じてしまう。これは、例えば演算増幅回
路が差動増幅回路を含んでおり、その差動増幅回路を構
成するベア素子、例えばMOSFET (絶縁ゲート型
電界効果トランジスタ)の特性が、製造条件のバラツキ
等によって一致しないために生じる。このため、積分回
路は、演算増幅回路の持つオフセントのために、高精度
の積分を行うことができないという欠点を持っている。
えば、昭和50年11月20日、オーム社発行「半導体
マニュアル」のPP、 155〜156参照)。ところ
で、演算増幅回路は、いわゆるオフセットを持っている
。すなわち、その一対の入力レベルが互いに等しくても
、出力信号が生じてしまう。これは、例えば演算増幅回
路が差動増幅回路を含んでおり、その差動増幅回路を構
成するベア素子、例えばMOSFET (絶縁ゲート型
電界効果トランジスタ)の特性が、製造条件のバラツキ
等によって一致しないために生じる。このため、積分回
路は、演算増幅回路の持つオフセントのために、高精度
の積分を行うことができないという欠点を持っている。
そこで、本願発明者等は、カウンタ回路で形成されたデ
ィジタル信号を受けるD/A変喚回路により上記ディジ
タル信号に対応した微少可変調整電圧を形成して、ミラ
ー積分回路を構成する演算増幅回路の非反転入力端子に
供給することによって、入力電圧が零の時に積分出力も
零になるように上記カウンタ動作を制御してオフセット
の補償を行うことを考えた。しかしながら、上記ディジ
タル信号に対応した微少可変調整電圧を形成するD/A
変換回路において、その1ステツプ当たりの電圧Δ■が
最大誤差として残ってしまう。
ィジタル信号を受けるD/A変喚回路により上記ディジ
タル信号に対応した微少可変調整電圧を形成して、ミラ
ー積分回路を構成する演算増幅回路の非反転入力端子に
供給することによって、入力電圧が零の時に積分出力も
零になるように上記カウンタ動作を制御してオフセット
の補償を行うことを考えた。しかしながら、上記ディジ
タル信号に対応した微少可変調整電圧を形成するD/A
変換回路において、その1ステツプ当たりの電圧Δ■が
最大誤差として残ってしまう。
〔発明の目的〕
この発明の目的は、簡単な構成によって精度の向上を図
った積分回路を提供することにある。
った積分回路を提供することにある。
この発明の前記ならびにその他の目的と新規な特徴は、
この明細書の記述および添付図面から明らかになるであ
ろう。
この明細書の記述および添付図面から明らかになるであ
ろう。
本願において開示される発明のうち代表的なものの4!
を要を簡単に説明すれば、下記の通りである。
を要を簡単に説明すれば、下記の通りである。
すなわち、オフセット調整用電圧を形成するD/A変換
回路の入力部に減算回路を設けて、積分動作のときにそ
の最下位ビットの減算を周期的に行うようにするもので
ある。
回路の入力部に減算回路を設けて、積分動作のときにそ
の最下位ビットの減算を周期的に行うようにするもので
ある。
第1図には、この発明の一実施例の積分回路の回路図が
示されている。
示されている。
同図の回路は、特に制限されないが、公知のMO3集積
回路の製造技術により、単結晶シリコンのような半導体
基板上において構成される。
回路の製造技術により、単結晶シリコンのような半導体
基板上において構成される。
積分回路を構成する抵抗Rを通した積分すべき入力信号
INと、特に制限されないが、基準電圧としての回路の
接地電位0■は、スイッチS1を介して選択的に演算増
幅回路opの反転入力端子(=)に供給される。この演
算増幅回路OPの反転入力端子(−)と出力端子との間
には、積分用のキャパシタCとリセット用のスイッチ手
段S2とが並列形態に設けられる。
INと、特に制限されないが、基準電圧としての回路の
接地電位0■は、スイッチS1を介して選択的に演算増
幅回路opの反転入力端子(=)に供給される。この演
算増幅回路OPの反転入力端子(−)と出力端子との間
には、積分用のキャパシタCとリセット用のスイッチ手
段S2とが並列形態に設けられる。
上記演算増幅回路OPにおけるオフセット電圧を除去す
るため、その非反転入力端子(+)には、D/A変換回
路DACで形成された出力電圧Vosが印加される。こ
のD/A変換回路DACには、減算回路)Isを通した
カウンタ回路CNTで形成されたディジタル信号が供給
される。減算回路H3は、積分動作中において周期的な
パルス信号φによって、ディジタル信号の最下位ビット
に対して−1の減算動作を周期的に行い、後述するオフ
セット除去動作中では、その入力信号をそのまま出力さ
せる。これにより、オフセント除去動作において、カウ
ンタ回路CNTのカウンタ動作に従って形成されたカウ
ンタ出力(ディジタル信号)に見合った可変アナログ電
圧Vosが上記演算増幅回路opの非反転入力端子(+
)に供給されることになる。
るため、その非反転入力端子(+)には、D/A変換回
路DACで形成された出力電圧Vosが印加される。こ
のD/A変換回路DACには、減算回路)Isを通した
カウンタ回路CNTで形成されたディジタル信号が供給
される。減算回路H3は、積分動作中において周期的な
パルス信号φによって、ディジタル信号の最下位ビット
に対して−1の減算動作を周期的に行い、後述するオフ
セット除去動作中では、その入力信号をそのまま出力さ
せる。これにより、オフセント除去動作において、カウ
ンタ回路CNTのカウンタ動作に従って形成されたカウ
ンタ出力(ディジタル信号)に見合った可変アナログ電
圧Vosが上記演算増幅回路opの非反転入力端子(+
)に供給されることになる。
上記演算増幅回路opの出力端子から得られる積分電圧
Voの極性を判定するため、電圧比較回路VCが設けら
れる。特に制限されないが、この電圧比較回路VCは、
スイッチ手段S3を介して選択的に2種類の電圧+Vr
ef 、接地電位0■が基準電圧として印加される。上
記基準電圧としての接地電位OVは、上記権性判定のた
めに用いられ、基準電圧+V refは後述する積分動
作を行うために用いられる。
Voの極性を判定するため、電圧比較回路VCが設けら
れる。特に制限されないが、この電圧比較回路VCは、
スイッチ手段S3を介して選択的に2種類の電圧+Vr
ef 、接地電位0■が基準電圧として印加される。上
記基準電圧としての接地電位OVは、上記権性判定のた
めに用いられ、基準電圧+V refは後述する積分動
作を行うために用いられる。
次に、この実施例の積分回路におけるオフセント除去動
作を第2図の動作波形図に従って説明する。
作を第2図の動作波形図に従って説明する。
このオフセント除去(初]υ1設定)動作においては、
スイッチStは接点す側に接続され、演算増幅回路OP
の反転入力端子(−)に回路の接地電位を供給する。こ
のスイッチS1のオン抵抗や配線抵抗を介して回路の接
地電位が演算19幅回路OPの反転入力端子(−)に供
給されることになるため、上記キャパシタCと上もに積
分回路を+?!成する。また、スイッチS3は、接点す
側に接続され、電圧比較回路VCに回路の接地電位を供
給する。また、カウンタ回路CNTは、初期設定開始時
にクリアされ、減算回路HSは非動作状態、言い換える
ならば、カウンタ回路CNTの出力信号をそのままD/
A変換回路DACに伝える。
スイッチStは接点す側に接続され、演算増幅回路OP
の反転入力端子(−)に回路の接地電位を供給する。こ
のスイッチS1のオン抵抗や配線抵抗を介して回路の接
地電位が演算19幅回路OPの反転入力端子(−)に供
給されることになるため、上記キャパシタCと上もに積
分回路を+?!成する。また、スイッチS3は、接点す
側に接続され、電圧比較回路VCに回路の接地電位を供
給する。また、カウンタ回路CNTは、初期設定開始時
にクリアされ、減算回路HSは非動作状態、言い換える
ならば、カウンタ回路CNTの出力信号をそのままD/
A変換回路DACに伝える。
この状態において、図示しないタイミング信号によって
スイッチ2は、周期的にオン状態/オフ状態にされる。
スイッチ2は、周期的にオン状態/オフ状態にされる。
したがって、時間tQおいて、スイッチS2をオフ状態
にしたとき、演算増幅回路opは、回路の接地電位を入
力信号とする積分動作を開始する。すなわち、上記カウ
ンタ回路CNTのクリア状態により、D/A変換回路D
ACの出力電圧Vosは負の最大値にされているため、
その電圧差に従った積分出力vOが出力される。
にしたとき、演算増幅回路opは、回路の接地電位を入
力信号とする積分動作を開始する。すなわち、上記カウ
ンタ回路CNTのクリア状態により、D/A変換回路D
ACの出力電圧Vosは負の最大値にされているため、
その電圧差に従った積分出力vOが出力される。
電圧比較回路VCは、上記演算増幅回路OPの再入力端
子(+、−)の電圧差に従った負極性の積分出力Voを
受けてロウレベルの出力信号を形成する。カウンタ回路
CNTは、上記ロウレベルの出力信号を受けて+1の計
数動作を行う。
子(+、−)の電圧差に従った負極性の積分出力Voを
受けてロウレベルの出力信号を形成する。カウンタ回路
CNTは、上記ロウレベルの出力信号を受けて+1の計
数動作を行う。
上記スイッチS2がオン状態にされるとキャパシタCの
リセット動作が行われ、そのオフ状態とともに再び積が
動作が行われる。上記繰り返し動作によってカウンタ回
路CNTの出力信号が+1づつ増加するため、上記D/
A変換回路DACの出力電圧Vosは、1ステツプづつ
増加する。これにより、上記入力信号としての回路の接
地電位との電圧差が小さくされて、上記負極性の積分出
力vOが絶対値的に順次小さくされる。そして、その出
力電圧Voが正の極性に最初に反転したとき(時間tl
)に、電圧比較回路VCの出力がハイレベルとなる。上
記カウンタ回路CNTは、上記ハイレベルの出力信号に
よりその計数動作を停止して、そのときの計数値を保持
するものとなる。
リセット動作が行われ、そのオフ状態とともに再び積が
動作が行われる。上記繰り返し動作によってカウンタ回
路CNTの出力信号が+1づつ増加するため、上記D/
A変換回路DACの出力電圧Vosは、1ステツプづつ
増加する。これにより、上記入力信号としての回路の接
地電位との電圧差が小さくされて、上記負極性の積分出
力vOが絶対値的に順次小さくされる。そして、その出
力電圧Voが正の極性に最初に反転したとき(時間tl
)に、電圧比較回路VCの出力がハイレベルとなる。上
記カウンタ回路CNTは、上記ハイレベルの出力信号に
よりその計数動作を停止して、そのときの計数値を保持
するものとなる。
上記動作において、入力端子を接地電位として状態で、
その積分出力が一方の極性から他方の極性に切り替わっ
たということは、演算増幅回路OPにおけるオフセント
電圧Voffと上記電圧Vosとかはソ゛相殺されたみ
なすことができる。
その積分出力が一方の極性から他方の極性に切り替わっ
たということは、演算増幅回路OPにおけるオフセント
電圧Voffと上記電圧Vosとかはソ゛相殺されたみ
なすことができる。
以上により初期設定が終了し、スイッチS1とS3は接
点a側に切り換えられる。これによって、本来の積分す
べき入力信号INが抵抗Rを介して演算増幅回路opに
供給され、電圧比較回路VCには基準電圧+’/ref
が供給される。
点a側に切り換えられる。これによって、本来の積分す
べき入力信号INが抵抗Rを介して演算増幅回路opに
供給され、電圧比較回路VCには基準電圧+’/ref
が供給される。
この積分動作の概略を次に説明する。
入力端子には、例えば電流値に比例した電圧値を持ち、
電圧値に比例したパルス幅を持つパルス信号が印加され
る。このパルス信号を積分することによって、電力値を
求めることができる。この積分動作は、上記積分出力電
圧Voが上記基準電圧+V refに達するまで行われ
る。上記積分出力電圧Voが基準電圧子Vrefに達す
ると、上記電圧比較回路VCがこれを検出してスイッチ
S2をオン状態にさせる信号を形成し、キャパシタCを
リセットさせる。この後、再び上記積分動作を行うもの
となる。上記電圧比較回路VCの出力信号により図示し
ない所定のカウンタ回路をインクリメントさせて、上記
積分値をディジタル値として出力させるものである。
電圧値に比例したパルス幅を持つパルス信号が印加され
る。このパルス信号を積分することによって、電力値を
求めることができる。この積分動作は、上記積分出力電
圧Voが上記基準電圧+V refに達するまで行われ
る。上記積分出力電圧Voが基準電圧子Vrefに達す
ると、上記電圧比較回路VCがこれを検出してスイッチ
S2をオン状態にさせる信号を形成し、キャパシタCを
リセットさせる。この後、再び上記積分動作を行うもの
となる。上記電圧比較回路VCの出力信号により図示し
ない所定のカウンタ回路をインクリメントさせて、上記
積分値をディジタル値として出力させるものである。
上記オフセント除去動作においては、第3図に示すよう
に、真のオフセット電圧VoffがD/A変換回路DA
Cのステップ電圧Vn−1とVnの中間点にあった場合
、ステップ電圧Vnがオフセット除去用の出力電圧Vo
sとして、上記演算増幅回路oPの非反転入力端子(+
)に供給される。
に、真のオフセット電圧VoffがD/A変換回路DA
Cのステップ電圧Vn−1とVnの中間点にあった場合
、ステップ電圧Vnがオフセット除去用の出力電圧Vo
sとして、上記演算増幅回路oPの非反転入力端子(+
)に供給される。
したがって、上記オセット電圧Voffと、上記出力電
圧VO3との差電圧ΔV°が残ってしまい、積分出力の
精度を悪くする。
圧VO3との差電圧ΔV°が残ってしまい、積分出力の
精度を悪くする。
この実施例では、タイミング信号φによって、減算回路
H3が周期的に動作させられ、カウンタ回路CNTによ
り形成されたディジタル信号の最下位ビットの減算を行
う、したがって、上記減算回路H3によりカウンタ回路
CNTにより形成されるディジタル信号の減算動作が行
われるとき、D/A変換回路DACの出力電圧Vosは
、ステップ電圧VnからVn−1に低下させられる。こ
れにより、上記オフセット電圧Voff と上記出力電
圧Vosとに差電圧Δ■゛が生じる。上記2つの差電圧
Δ■゛ とΔ■”は、上記具のオフセット電圧Voff
に対して極性が逆になるため、上記ステンプ電圧Vnと
Vn−1が交互に演算増幅回路OPの非反転入力端子(
+)に供給された状態での積分出力vOに生じる誤差分
は、最大でも上記1ステツプ電圧Δ■のはゾ1/2に軽
減される。これにより、みかけ上D/A変換回路DAC
の持つ分解能の同上を図ることができるため、積分精度
の向上を図ることができる。
H3が周期的に動作させられ、カウンタ回路CNTによ
り形成されたディジタル信号の最下位ビットの減算を行
う、したがって、上記減算回路H3によりカウンタ回路
CNTにより形成されるディジタル信号の減算動作が行
われるとき、D/A変換回路DACの出力電圧Vosは
、ステップ電圧VnからVn−1に低下させられる。こ
れにより、上記オフセット電圧Voff と上記出力電
圧Vosとに差電圧Δ■゛が生じる。上記2つの差電圧
Δ■゛ とΔ■”は、上記具のオフセット電圧Voff
に対して極性が逆になるため、上記ステンプ電圧Vnと
Vn−1が交互に演算増幅回路OPの非反転入力端子(
+)に供給された状態での積分出力vOに生じる誤差分
は、最大でも上記1ステツプ電圧Δ■のはゾ1/2に軽
減される。これにより、みかけ上D/A変換回路DAC
の持つ分解能の同上を図ることができるため、積分精度
の向上を図ることができる。
オフセッHJI整用電圧を形成するD/A変換回路の入
力部に減算回路を設けて、積分動作のときにそのM′F
位ビラビット算を周期的に行うことによって、実効的な
オフセット電圧の極性を反転できる。これによって、積
分出力に含まれる上記実効的なオフセント電圧により生
じる誤差分が、最大でも上記D/A変換回路の1ステツ
プ電圧の1/2に軽減できるという効果が得られる。言
い換えるならば、オフセントキャセル用のall!電圧
を形成するD/A変換回路の分解能を2倍に向上できる
ものとなる。
力部に減算回路を設けて、積分動作のときにそのM′F
位ビラビット算を周期的に行うことによって、実効的な
オフセット電圧の極性を反転できる。これによって、積
分出力に含まれる上記実効的なオフセント電圧により生
じる誤差分が、最大でも上記D/A変換回路の1ステツ
プ電圧の1/2に軽減できるという効果が得られる。言
い換えるならば、オフセントキャセル用のall!電圧
を形成するD/A変換回路の分解能を2倍に向上できる
ものとなる。
以上本発明者によっ°ζなされた発明を実施例に基づき
具体的に説明したが、この発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、スイッチ手
段及び演算増幅器を構成する増幅素子等は、MOSFE
Tの他、同様な動作を行うものであれば何であってもよ
い。また、D/A変換回路は、直列抵抗とスイッチトリ
ーからなるもの等種々の実施形態を採ることができるも
のである。また、減算回路は、ディジタル減算回路を用
いるのの他、シフトレジスタを用いて1ビットの桁下げ
を行・)もの、又はマルチプレクサによってカウンタ回
路の出力信号をそのままD/A変換回路の入力に伝えた
り、1ビット桁下げしてD/A変換回路の入力に伝える
もの等何であってもよい。
具体的に説明したが、この発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、スイッチ手
段及び演算増幅器を構成する増幅素子等は、MOSFE
Tの他、同様な動作を行うものであれば何であってもよ
い。また、D/A変換回路は、直列抵抗とスイッチトリ
ーからなるもの等種々の実施形態を採ることができるも
のである。また、減算回路は、ディジタル減算回路を用
いるのの他、シフトレジスタを用いて1ビットの桁下げ
を行・)もの、又はマルチプレクサによってカウンタ回
路の出力信号をそのままD/A変換回路の入力に伝えた
り、1ビット桁下げしてD/A変換回路の入力に伝える
もの等何であってもよい。
この発明は、アナログ乗算回路等の構成する積分回路と
して広く利用できるものである。
して広く利用できるものである。
第1図は、この発明の一実施例を示すブロック図、
第2図は、そのオフセント除去動作を説明するための波
形図、 第3図は、そのオフセット除去動作を説明するためのD
/A変換出力の拡大図である。 OP・・演算増幅回路、VC・・電圧比較回路、DAC
・・D/A変換回銘、CNT・・カウンタ回路、HS・
・減算回路
形図、 第3図は、そのオフセット除去動作を説明するためのD
/A変換出力の拡大図である。 OP・・演算増幅回路、VC・・電圧比較回路、DAC
・・D/A変換回銘、CNT・・カウンタ回路、HS・
・減算回路
Claims (1)
- 【特許請求の範囲】 1、反転入力端子にスイッチ手段を介して入力信号と所
定の基準電圧が選択的に供給され、非反転入力端子にデ
ィジタル信号を受けるD/A変換回路により形成された
出力電圧が供給された演算増幅回路と、上記演算増幅回
路の出力電圧の極性反転を検出する電圧比較回路と、そ
の計数動作によって上記ディジタル信号を形成するカウ
ンタ回路と、所定のタイミング信号によって周期的に上
記カウンタ回路によって形成されたディジタル信号の最
下位ビットの減算を行う減算回路とを含み、上記減算回
路の減算動作を非動作状態にして、上記カウンタ回路の
計数動作を上記極性反転出力により停止させるというオ
フセット除去動作を行わせた後、上記カウンタ回路に保
持されたディジタル信号と周期的な減算動作によって減
算されたディジタル信号のD/A変換出力を演算増幅回
路の非反転入力端子に供給して積分動作を行わせること
を特徴とする積分回路。 2、上記積分回路は、第1の入力値に従った振幅と、第
2の入力値に従ったパルス幅を持つパルス信号を入力と
して、その積分出力を形成するものであることを特徴と
する特許請求の範囲第1項記載の積分回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP641886A JPH0682399B2 (ja) | 1986-01-17 | 1986-01-17 | 積分回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP641886A JPH0682399B2 (ja) | 1986-01-17 | 1986-01-17 | 積分回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62165281A true JPS62165281A (ja) | 1987-07-21 |
JPH0682399B2 JPH0682399B2 (ja) | 1994-10-19 |
Family
ID=11637821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP641886A Expired - Lifetime JPH0682399B2 (ja) | 1986-01-17 | 1986-01-17 | 積分回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0682399B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005317156A (ja) * | 2004-04-30 | 2005-11-10 | Innotech Corp | 半導体記憶装置 |
WO2010082245A1 (ja) * | 2009-01-14 | 2010-07-22 | パナソニック株式会社 | 負荷駆動装置 |
JP2012145468A (ja) * | 2011-01-13 | 2012-08-02 | Alps Electric Co Ltd | 容量検出装置 |
CN108494407A (zh) * | 2018-05-24 | 2018-09-04 | 佛山科学技术学院 | 一种电压到时间的转换电路 |
WO2020105417A1 (ja) * | 2018-11-19 | 2020-05-28 | 日本電信電話株式会社 | 可変基準電圧源 |
-
1986
- 1986-01-17 JP JP641886A patent/JPH0682399B2/ja not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005317156A (ja) * | 2004-04-30 | 2005-11-10 | Innotech Corp | 半導体記憶装置 |
JP4498815B2 (ja) * | 2004-04-30 | 2010-07-07 | イノテック株式会社 | 半導体記憶装置 |
WO2010082245A1 (ja) * | 2009-01-14 | 2010-07-22 | パナソニック株式会社 | 負荷駆動装置 |
JP2012145468A (ja) * | 2011-01-13 | 2012-08-02 | Alps Electric Co Ltd | 容量検出装置 |
CN108494407A (zh) * | 2018-05-24 | 2018-09-04 | 佛山科学技术学院 | 一种电压到时间的转换电路 |
WO2020105417A1 (ja) * | 2018-11-19 | 2020-05-28 | 日本電信電話株式会社 | 可変基準電圧源 |
JP2020085533A (ja) * | 2018-11-19 | 2020-06-04 | 日本電信電話株式会社 | 可変基準電圧源 |
Also Published As
Publication number | Publication date |
---|---|
JPH0682399B2 (ja) | 1994-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201140001A (en) | Method of measuring a physical parameter and electronic interface circuit for a capacitive sensor for implementing the same | |
JP2924373B2 (ja) | A/d変換回路 | |
JPS62165281A (ja) | 積分回路 | |
JP2629603B2 (ja) | 抵抗測定装置 | |
JPH03254524A (ja) | A/d変換器 | |
JP3843232B2 (ja) | デルタシグマ変換器のオフセット補正装置及び電力量計 | |
JPS63133069A (ja) | 直流差電圧の測定装置 | |
JP4705724B2 (ja) | オートゼロ補正回路 | |
JPH09181604A (ja) | 半導体集積回路装置およびその雑音低減方法 | |
JPH0427881A (ja) | 抵抗測定器 | |
JPH04370769A (ja) | A/d変換器を用いた電圧・電流信号の補正方法 | |
JP2671343B2 (ja) | 容量測定装置 | |
SU896633A1 (ru) | Аналоговый интегратор | |
SU661375A1 (ru) | Цифровой интегрирующий измеритель отношени двух посто нных напр жений | |
JPH02128523A (ja) | オフセット補正回路 | |
JPS6117300B2 (ja) | ||
JPH059969B2 (ja) | ||
SU1620957A2 (ru) | Преобразователь сопротивлени в частоту | |
JPS60208115A (ja) | 移相装置 | |
RU2488959C1 (ru) | Преобразователь входного напряжения в длительность импульсов | |
KR100335136B1 (ko) | 신호 변환 장치 | |
JP3629327B2 (ja) | 2重積分式a/d変換方法と回路および2重積分演算回路 | |
JPS59191674A (ja) | 積分回路 | |
JPH0666640B2 (ja) | スイツチ制御回路 | |
JPS5928091B2 (ja) | デイジタル−アナログヘンカンキ ノ バイアスセイギヨホウホウ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |