JPH02283029A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［ｌ！１要コ バイポーラトランジスタのフィールド酸化膜形成とエミ
ッタ領域形成の両方を１枚のマスクを用いて行う半導体
装置の製造方法に関し、微妙なコントロールエツチング
を行わなくても良い、かつ１枚のマスクでフィールド酸
化膜形成とエミッタ領域形成が行える、半導体装置の製
造方法を提供することを目的とし、 半導体ウェーハ上に窒化膜と酸化膜のパターンを形成し
、このパターンをマスクとしてフィールド酸化膜を形成
する工程と、パターン状の前記窒化膜、酸化膜の側面を
後退させ、減少した面積の窒化膜、酸化膜とするサイド
エツチングを行う工程と、前記半導体ウェーハに所定バ
イアス電圧を印加しつつ、シリコンターゲットをスパッ
タリングして半導体ウェーハ上に多結晶シリコン膜をほ
ぼ平坦な表面を持つまで堆積する工程と、前記バターン
状の酸化膜が露出するまで多結晶シリコン膜をエツチン
グする工程とを含むように構成する。

〔産業上の利用分野］ 本発明は、バイポーラトランジスタを含む半導体装置の
製造方法に関し、特にバイポーラトランジスタのフィー
ルド酸化膜形成とエミッタ領域形成の両方を１枚のマス
クを用いて行う半導体装置の製造方法に関する。

［従来の技術７ 第３図（Ａ）〜（１）に従来技術による、フィールド酸
化膜形成とエミッタ領域形成を１枚のマスクで行う半導
体装置の製造方法を示す。

第３図（Ａ）において、ｎ型シリコンの基板５１の表面
にｎ＋型の埋込み領域５２を形成し、その上にｎ型のエ
ピタキシャル層５３を形成した半導体ウェーハ６０の上
に、窒化膜、厚い酸化膜、フォトレジスト層を形成し、
フォトレジスト層のパターン５６を形成して、その下の
層をパターン化して窒化ＷＡ５４ａ、熱い酸化膜５５の
マスクを形成する。

第３図（Ｂ）を参照して、レジスト膜５６を除去した後
、窒化Ｈ５４ａ　、酸化膜５５ａをマスクとしてフィー
ルド酸化を行いフィールド酸化ｐＡ５８を形成する。そ
の後、窒化膜５４ａ、厚い酸化膜５５ａのサイドエツチ
ングを行い、側面を後退させて、面積の減少した窒化膜
５４ｂ、酸化ＷＡ５５ｂとし、エピタキシャル層５３の
表面を一部露出する。

第３図（Ｃ）に示すように、このように形成した構造の
上に多結晶シリコン層５９を形成し、更にその上にフォ
トレジスト層６５を塗布する。多結晶シリコン層５９は
、例えばＣＶＤによって作製され、下地の形状に従った
表面を有する。フォトレジスト層６５は、スピナなどを
利用して形成され、はぼ平坦な表面を形成する。

第３図（Ｄ）に示すように、このようにしてほぼ平坦な
表面を有するようになった積層構造をコントロールエツ
チングし、酸化膜のパターン５５ｂの表面を露出する。

エツチングをａ妙にコントロールする事により、多結晶
シリコン層５９はほぼ平坦な表面を有する多結晶シリコ
ン層５９ｂになる。

次に、第３図（Ｅ）に示すように、エツチングで厚さを
減少した多結晶シリコン層５９ｂに例えばボロンイオン
Ｂ＋をイオン打込みする。ボロンイオンＢ１をイオン注
入された多結晶シリコン層５９ｂはｎ型の導電型を呈す
るようになる。

第３図（Ｆ）に示すように、厚い酸化膜のパターン５５
ｂを除去し、多結晶シリコン層５９ｂの表面を酸化する
。このようにして、多結晶シリコン７Ｗ５９ｂの表面に
、酸化［６２が形成される。

次に、第３図（Ｇ）に示すように、窒化膜５４ｂを除去
し、露出したエピタキシャル層５３の表面を酸化して酸
化膜６４を形成しｎ型不純物、例えばボロンイオンＢ゛
をイオン注入する。このようにして多結晶シリコン層５
９ｂで囲まれた領域内にＰ型内部ベース領域６６が形成
される。

半導体ウェーハ６０の表面に酸化膜を堆積し異方性エツ
チングを行う。

すると、第３図（Ｈ）に示すように、多結晶シリコン層
５９ｂの側壁上の部分６８を除き、堆積した酸化膜は除
去され、さらに露出した酸化膜６４の中央部分が除去さ
れ、エピタキシャル１５３が露出する。この上に多結晶
シリコン層７０を堆積し、さらにこの多結晶シリコン層
７０に対してｎ型不純物、例えば＾Ｓ＋イオンをイオン
注入する。

Ａｓをイオン注入された多結晶シリコン層７０はｎ型の
導電性を呈する。

第３図（Ｉ）を参照して、多結晶シリコン層７０を選択
的にエツチングしてエミッタ領域上の部分７０ａのみを
残し、酸化膜６２中にベース電極コンタクト用の窓を形
成する。この上にＡＩ等の電極層を形成しバターニング
してエミッタｉＥＣ極７２、ベース電極７４等を形成す
る。

このようにして、フィールド酸化膜形成とエミッタ領域
形成を１枚のマスクを用いて行ってバイポーラトランジ
スタが製造される。

［発明が解決しようする課題〕 このように、１枚のマスクでフィールド酸化膜形成とエ
ミッタ領域形成とを行おうとする場合、ベースを極引出
し用の領域を形成する際、多結晶シリコン層が段差を有
する形状となり、フォトレジスト塗布後、微妙な制御を
必要とするコントロールエツチングを行う必要があった
。

本発明の目的は、微妙なコントロールエツチングを行わ
なくても良い、かつ１枚のマスクでフィールド酸化膜形
成とエミッタ領域形成が行える、半導体装置の製造方法
を提供することである。

［課題を解決するための手段］ 第１図（Ａ）〜（Ｃ）は本発明の原理説明図である。

第１図（Ａ）において、１導電型の半導体基板１の上に
反対導電型の埋込み層２と反対導電型のエピタキシャル
層３を備えた半導体ウェーハ１０の上に、窒化膜４ａと
酸化膜５ａのマスクを作り、フィールド酸化を行って厚
いフィールド酸化ＷＡ８を形成する。

第１図（Ｂ）において、フィールド酸化後、窒化膜４ａ
、酸化膜５ａのマスクをサイドエツチングし、側面を後
退させた小さなマスク４ｂ、５ｂを作り、エピタキシャ
ルＮ３の表面を一部露出させる。この露出したエピタキ
シャル層３の部分が外部ベース領域となる領域である。

第１図（Ｃ）に示すように、半導体ウェーハにバイアス
電圧を印加し、シリコンＳｉのバイアススパッタリング
を行う、ターゲットのＳｉから飛来する８１粒子がウェ
ーハ表面上に堆積するが、突起となる部分は、スパッタ
リング雰囲気である＾ｒ１イオンによってスバヅタされ
、表面は次第に平坦になる。

このようにして、平坦な表面を持つように成長された多
結晶シリコンＷＡ９をその後全面エッチし、窒化ＷＡ４
ｂ、酸化膜５ｂのマスクを露出する。さらに窒化膜４ｂ
、酸化膜５ｂを除去し内部ベース領域を形成し、さらに
エミッタ領域を形成することによって、バイポーラトラ
ンジスタを形成する。

［作用］ フィールド酸化に使用したマスクをサイドエッチし、−
旦ベース引出し電極を形成し、さらに表面酸化、酸化シ
リコン層堆積、異方性エツチング、多結晶シリコン層堆
積等を行うことによって、エミッタ領域を形成すること
により、１枚のマスクでトランジスタ構造の主要部が形
成できる。

さらに、ベース引出し電極作成の際、基板をバイアスし
たバイアススパッタリングを行うことによって多結晶シ
リコン１膜９を形成することにより、平坦な面が容易に
形成でき、ベース引き出しｔ　ｌｔｉを精度よく製造す
ることができる。これによってトランジスタ構造の製造
自体が容易になる。

［実施ＰＡ］ 第２図（Ａ）〜（Ｋ）に本発明の実施例によるバイポー
ラトランジスタを含む半導体装置の製造方法を示す。

第１図（Ａ）おいて、Ｐ型のシリコン等の半導体基板１
１の上にｎ１型の埋込み領域１２とｎ型のエピタキシャ
ル層１３を備えた半導体ウェーハ２０の主表面上に窒化
ＷＡ１４と厚い酸化膜１５を形成する。窒化膜１４は酸
化に対するマスクとして作用する。

酸化ＷＡ１５の表面にフォトレジスト層１６を塗布し、
パターンを焼付してフォトレジストのパターン１６ａを
形成する。このフォトレジストパターン１６ａをマスク
として下の酸化膜１５、窒化［１４をエツチングし、ｎ
−型エピタキシャル層１３を露出する。エツチング後レ
ジストマスク１６ａは除去する。

第２図（Ｃ）において、窒化膜１４ａと酸化膜１５ａの
パターンをマスクとして、エピタキシャル１３の露出表
面をフィールド酸化し、フィールド酸化膜１Ｂを形成す
る。フィールド酸化膜！ｉｓは窒化ＩＮ！　１４　ａの
下にも入り込んで、いわゆるバーズビークを形成するが
、図では簡単に示した。

第２図（Ｄ＞において、窒化膜１４ａと酸化膜１５ａを
サイドエッチし、フィールド酸化膜に覆われていないエ
ピタキシャル層１３の表面を露出する。この露出したエ
ピタキシャル層表面が外部ベース領域とベース取り出し
電極とのコンタクト表面になる。

第２図（Ｅ）において、半導体ウェーハ２０を負にバイ
アスしＳ１ターゲツトを用いて多結晶シリコンのバイア
ススパッタリングを行う、雰囲気はＡｒガスとする。Ａ
ｒ”イオンの衝撃によってターゲットから叩き出された
Ｓｉ粒子がウェーハ表面に飛来し堆積する。同時にＡｒ
＋イオンが表面をボンバードし、突起部分の堆積Ｓｉ粒
子を再度叩き出す。

Ａｒ＋イオンのボンバード効果は、雰囲気中等によって
平坦な部分と比教して突起部分では強いので、成長する
表面は次第に平坦になる。このようにして、窒化ＷＡ１
４ｂ、酸化膜１５ｂを覆って平坦な表面を有する多結晶
シリコン膜１９を形成する。

第２図（Ｆ）において、成長した多結晶したシリコンｌ
１１１９の表面を全面エツチングする。多結晶シリコン
ｒＩＡ１９の表面が次第に下がり、やがて酸化膜１５ｂ
が露出する。この時の多結晶シリコン膜を１９ａで示す
。

第２図（Ｇ）において、全面エツチングを行った多結晶
シリコン膜１９ａに対して、ｎ型不純物であるＢ＋イオ
ンをイオン打ち込みする。ｎ型不純物をドープされた多
結晶シリコンｗＡ１９　ａはｐ型の導電性を付与される
。このｎ型不純物がエピタキシャル層１３に拡散して外
部ベース領域を形成することになる。

第２図（Ｈ）を参照して、厚い酸化膜１５ｂを除去し、
多結晶シリコン膜１９ａの表面を熱酸化して、熱酸化膜
２１を形成する。

第２図（１）を参照して、残った窒化膜１４ｂを除去し
、熱酸化を行って熱酸化［２１ａを形成し、ｎ型不純物
であるＢ１イオンをイオン注入する。このようにして、
ｎ型不純物をドープされた内部ベース領域２３が形成さ
れる。

第２図（Ｊ）を参照して、表面に酸化シリコン膜をＣＶ
Ｄで堆積し、異方性エツチングを行って、垂直方向の厚
さが大きいベース引き出し電極１９ａの側面部のみを残
して他を除去し、側壁酸化膜２５を形成する。この時、
熱酸化膜！　２１　ａの中央部も除去され、内部ベース
領域２３が露出する。

第２図（Ｋ）を参照して、一部内部ベース領域２３が露
出した半導体ウェーハの上に多結晶シリコンＷＡ２７を
堆積し、ｎ型不純物であるＡｓ”イオンをイオン注入す
る。このｎ型不純物がＰ型内部ベース領域２３の内部に
拡散しエミッタ領域を形成することになる。

第２図（Ｌ）を参照して、ｎ型不純物をドープした多結
晶シリコン膜２７をバターニングしてエミッタ電極２７
ａとする。また、熱酸化膜２１にベース電極コンタクト
用の窓２９を形成する。その後、＾１電極層を形成し、
バターニングしてエミッタ電極３１ベース電極３３等を
形成する。

このようにして、１枚のマスクでバイポーラトランジス
タ構造の主要部を形成することができる。

［発明の効果］ 以上説明したように、本発明によればベース引き出し電
極を形成する際、微妙なコントロールエツチングを行う
必要がなくなる。

１枚のマスクでフィールド酸化膜とバイポーラトランジ
スタの主要部分を形成することができ、アライメントの
精度が上がることにより寄生容量の低減が図れ、高性能
のトランジスタが歩留まり良く製造できる。

【図面の簡単な説明】

第１図（Ａ）〜（Ｃ）は本発明の原理説明図であり、第
１図（Ａ）はフィールド酸化の工程を示す断面図、第１
図（Ｂ）はサイドエツチングの工程を示す断面図、第１
図（Ｃ）はバイアススパッタリングの工程を示す断面図
、 第２図（Ａ）〜（Ｌ）は本発明の実施例を示し、半導体
装置の製造方法の種々の工程を説明するための半導体装
置の断面図、 第３図（Ａ）〜（Ｉ）は従来技術を示し、半導体装置の
製造方法の種々の工程を説明するための半導体装置の断
面図である。 図において ４ａ、４ｂ ａ　　５ｂ １導電型の半導体基板 反対導電型の埋込み層 反対導電型のエピタキシャル層 窒化膜 酸化膜 フィールド酸化膜 多結晶シリコン膜 半導体ウェーハ 基板 埋込み領域 エピタキシャル層 窒化膜 厚い酸化膜 フォトレジスト層 フィールド酸化膜 多結晶シリコン膜 半導体ウェーハ 熱酸化膜 内部ベース領域 側壁酸化膜 多結晶シリコン膜 窓 電極 基板 埋込み領域 エピタキシャル層 窒化膜 酸化膜 レジスト層 フィールド酸化膜 多結晶シリコン ウェーハ 酸化膜 レジスト層 内部ベース領域 側壁酸化膜 多結晶シリコン （Ａンフィールド」ミに□）乞 （Ａ）ｉ化膜、酸化膜形成 ｂ （Ｂ）サイドエツチング （Ｂ）選択エツチング ＜Ｃ＞バノアススパッタリング （Ｃ）フィールド酸化 （Ｄ）サイドエッチング （Ｉ）窒化膜除去、酸乞、イオン注入 （Ｊ）酸化膜ＣＶＤ、異方性エツチング（Ｋ）　ボ！Ｊ
ＳｉｌｉｉｃＶＤ、　イオン注入（Ｌ）電極ヲ成 （Ｂ）フィールド酸化 ばＱ ＜Ｃ）ポリ５ｉ３ＣＶＤ、ホトレジスト塗布（Ｄ）コン
トロールエツチング （Ｅ）イオンま入 （Ｆ）厚い酸化膜除去、酸化 従来技術 第　３図（その２ン （Ｇ′Ｊ窒化：！Ａ除除去酸酸化イオン２入（Ｉ）電極
形成 従来技術 第３図（その３）

Claims (1)

【特許請求の範囲】
1. （１）、半導体ウェーハ（１０）上に窒化膜（４ａ）と
   酸化膜（５ａ）のパターンを形成し、このパターンをマ
   スクとしてフィールド酸化膜（８）を形成する工程と、 パターン状の前記窒化膜（４ａ）、酸化膜 （５ａ）の側面を後退させ、減少した面積の窒化膜（４
   ｂ）、酸化膜（５ｂ）とするサイドエッチングを行う工
   程と、 前記半導体ウェーハ（１０）に所定バイアス電圧を印加
   しつつ、シリコンターゲットをスパッタリングして半導
   体ウェーハ（１０）上に多結晶シリコン膜（９）をほぼ
   平坦な表面を持つまで堆積する工程と、 前記パターン状の酸化膜（５ｂ）が露出するまで多結晶
   シリコン膜（９）をエッチングする工程と を含む半導体装置の製造方法。