JPH02283029A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02283029A JPH02283029A JP10505289A JP10505289A JPH02283029A JP H02283029 A JPH02283029 A JP H02283029A JP 10505289 A JP10505289 A JP 10505289A JP 10505289 A JP10505289 A JP 10505289A JP H02283029 A JPH02283029 A JP H02283029A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- polycrystalline silicon
- mask
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 150000004767 nitrides Chemical class 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 23
- 238000004544 sputter deposition Methods 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 230000003647 oxidation Effects 0.000 abstract description 16
- 238000007254 oxidation reaction Methods 0.000 abstract description 16
- 238000000034 method Methods 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 abstract description 7
- 150000002500 ions Chemical class 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000012535 impurity Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000000151 deposition Methods 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 3
- -1 boron ions Chemical class 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000011856 silicon-based particle Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[l!1要コ
バイポーラトランジスタのフィールド酸化膜形成とエミ
ッタ領域形成の両方を1枚のマスクを用いて行う半導体
装置の製造方法に関し、微妙なコントロールエツチング
を行わなくても良い、かつ1枚のマスクでフィールド酸
化膜形成とエミッタ領域形成が行える、半導体装置の製
造方法を提供することを目的とし、 半導体ウェーハ上に窒化膜と酸化膜のパターンを形成し
、このパターンをマスクとしてフィールド酸化膜を形成
する工程と、パターン状の前記窒化膜、酸化膜の側面を
後退させ、減少した面積の窒化膜、酸化膜とするサイド
エツチングを行う工程と、前記半導体ウェーハに所定バ
イアス電圧を印加しつつ、シリコンターゲットをスパッ
タリングして半導体ウェーハ上に多結晶シリコン膜をほ
ぼ平坦な表面を持つまで堆積する工程と、前記バターン
状の酸化膜が露出するまで多結晶シリコン膜をエツチン
グする工程とを含むように構成する。
ッタ領域形成の両方を1枚のマスクを用いて行う半導体
装置の製造方法に関し、微妙なコントロールエツチング
を行わなくても良い、かつ1枚のマスクでフィールド酸
化膜形成とエミッタ領域形成が行える、半導体装置の製
造方法を提供することを目的とし、 半導体ウェーハ上に窒化膜と酸化膜のパターンを形成し
、このパターンをマスクとしてフィールド酸化膜を形成
する工程と、パターン状の前記窒化膜、酸化膜の側面を
後退させ、減少した面積の窒化膜、酸化膜とするサイド
エツチングを行う工程と、前記半導体ウェーハに所定バ
イアス電圧を印加しつつ、シリコンターゲットをスパッ
タリングして半導体ウェーハ上に多結晶シリコン膜をほ
ぼ平坦な表面を持つまで堆積する工程と、前記バターン
状の酸化膜が露出するまで多結晶シリコン膜をエツチン
グする工程とを含むように構成する。
〔産業上の利用分野]
本発明は、バイポーラトランジスタを含む半導体装置の
製造方法に関し、特にバイポーラトランジスタのフィー
ルド酸化膜形成とエミッタ領域形成の両方を1枚のマス
クを用いて行う半導体装置の製造方法に関する。
製造方法に関し、特にバイポーラトランジスタのフィー
ルド酸化膜形成とエミッタ領域形成の両方を1枚のマス
クを用いて行う半導体装置の製造方法に関する。
[従来の技術7
第3図(A)〜(1)に従来技術による、フィールド酸
化膜形成とエミッタ領域形成を1枚のマスクで行う半導
体装置の製造方法を示す。
化膜形成とエミッタ領域形成を1枚のマスクで行う半導
体装置の製造方法を示す。
第3図(A)において、n型シリコンの基板51の表面
にn+型の埋込み領域52を形成し、その上にn型のエ
ピタキシャル層53を形成した半導体ウェーハ60の上
に、窒化膜、厚い酸化膜、フォトレジスト層を形成し、
フォトレジスト層のパターン56を形成して、その下の
層をパターン化して窒化WA54a、熱い酸化膜55の
マスクを形成する。
にn+型の埋込み領域52を形成し、その上にn型のエ
ピタキシャル層53を形成した半導体ウェーハ60の上
に、窒化膜、厚い酸化膜、フォトレジスト層を形成し、
フォトレジスト層のパターン56を形成して、その下の
層をパターン化して窒化WA54a、熱い酸化膜55の
マスクを形成する。
第3図(B)を参照して、レジスト膜56を除去した後
、窒化H54a 、酸化膜55aをマスクとしてフィー
ルド酸化を行いフィールド酸化pA58を形成する。そ
の後、窒化膜54a、厚い酸化膜55aのサイドエツチ
ングを行い、側面を後退させて、面積の減少した窒化膜
54b、酸化WA55bとし、エピタキシャル層53の
表面を一部露出する。
、窒化H54a 、酸化膜55aをマスクとしてフィー
ルド酸化を行いフィールド酸化pA58を形成する。そ
の後、窒化膜54a、厚い酸化膜55aのサイドエツチ
ングを行い、側面を後退させて、面積の減少した窒化膜
54b、酸化WA55bとし、エピタキシャル層53の
表面を一部露出する。
第3図(C)に示すように、このように形成した構造の
上に多結晶シリコン層59を形成し、更にその上にフォ
トレジスト層65を塗布する。多結晶シリコン層59は
、例えばCVDによって作製され、下地の形状に従った
表面を有する。フォトレジスト層65は、スピナなどを
利用して形成され、はぼ平坦な表面を形成する。
上に多結晶シリコン層59を形成し、更にその上にフォ
トレジスト層65を塗布する。多結晶シリコン層59は
、例えばCVDによって作製され、下地の形状に従った
表面を有する。フォトレジスト層65は、スピナなどを
利用して形成され、はぼ平坦な表面を形成する。
第3図(D)に示すように、このようにしてほぼ平坦な
表面を有するようになった積層構造をコントロールエツ
チングし、酸化膜のパターン55bの表面を露出する。
表面を有するようになった積層構造をコントロールエツ
チングし、酸化膜のパターン55bの表面を露出する。
エツチングをa妙にコントロールする事により、多結晶
シリコン層59はほぼ平坦な表面を有する多結晶シリコ
ン層59bになる。
シリコン層59はほぼ平坦な表面を有する多結晶シリコ
ン層59bになる。
次に、第3図(E)に示すように、エツチングで厚さを
減少した多結晶シリコン層59bに例えばボロンイオン
B+をイオン打込みする。ボロンイオンB1をイオン注
入された多結晶シリコン層59bはn型の導電型を呈す
るようになる。
減少した多結晶シリコン層59bに例えばボロンイオン
B+をイオン打込みする。ボロンイオンB1をイオン注
入された多結晶シリコン層59bはn型の導電型を呈す
るようになる。
第3図(F)に示すように、厚い酸化膜のパターン55
bを除去し、多結晶シリコン層59bの表面を酸化する
。このようにして、多結晶シリコン7W59bの表面に
、酸化[62が形成される。
bを除去し、多結晶シリコン層59bの表面を酸化する
。このようにして、多結晶シリコン7W59bの表面に
、酸化[62が形成される。
次に、第3図(G)に示すように、窒化膜54bを除去
し、露出したエピタキシャル層53の表面を酸化して酸
化膜64を形成しn型不純物、例えばボロンイオンB゛
をイオン注入する。このようにして多結晶シリコン層5
9bで囲まれた領域内にP型内部ベース領域66が形成
される。
し、露出したエピタキシャル層53の表面を酸化して酸
化膜64を形成しn型不純物、例えばボロンイオンB゛
をイオン注入する。このようにして多結晶シリコン層5
9bで囲まれた領域内にP型内部ベース領域66が形成
される。
半導体ウェーハ60の表面に酸化膜を堆積し異方性エツ
チングを行う。
チングを行う。
すると、第3図(H)に示すように、多結晶シリコン層
59bの側壁上の部分68を除き、堆積した酸化膜は除
去され、さらに露出した酸化膜64の中央部分が除去さ
れ、エピタキシャル153が露出する。この上に多結晶
シリコン層70を堆積し、さらにこの多結晶シリコン層
70に対してn型不純物、例えば^S+イオンをイオン
注入する。
59bの側壁上の部分68を除き、堆積した酸化膜は除
去され、さらに露出した酸化膜64の中央部分が除去さ
れ、エピタキシャル153が露出する。この上に多結晶
シリコン層70を堆積し、さらにこの多結晶シリコン層
70に対してn型不純物、例えば^S+イオンをイオン
注入する。
Asをイオン注入された多結晶シリコン層70はn型の
導電性を呈する。
導電性を呈する。
第3図(I)を参照して、多結晶シリコン層70を選択
的にエツチングしてエミッタ領域上の部分70aのみを
残し、酸化膜62中にベース電極コンタクト用の窓を形
成する。この上にAI等の電極層を形成しバターニング
してエミッタiEC極72、ベース電極74等を形成す
る。
的にエツチングしてエミッタ領域上の部分70aのみを
残し、酸化膜62中にベース電極コンタクト用の窓を形
成する。この上にAI等の電極層を形成しバターニング
してエミッタiEC極72、ベース電極74等を形成す
る。
このようにして、フィールド酸化膜形成とエミッタ領域
形成を1枚のマスクを用いて行ってバイポーラトランジ
スタが製造される。
形成を1枚のマスクを用いて行ってバイポーラトランジ
スタが製造される。
[発明が解決しようする課題〕
このように、1枚のマスクでフィールド酸化膜形成とエ
ミッタ領域形成とを行おうとする場合、ベースを極引出
し用の領域を形成する際、多結晶シリコン層が段差を有
する形状となり、フォトレジスト塗布後、微妙な制御を
必要とするコントロールエツチングを行う必要があった
。
ミッタ領域形成とを行おうとする場合、ベースを極引出
し用の領域を形成する際、多結晶シリコン層が段差を有
する形状となり、フォトレジスト塗布後、微妙な制御を
必要とするコントロールエツチングを行う必要があった
。
本発明の目的は、微妙なコントロールエツチングを行わ
なくても良い、かつ1枚のマスクでフィールド酸化膜形
成とエミッタ領域形成が行える、半導体装置の製造方法
を提供することである。
なくても良い、かつ1枚のマスクでフィールド酸化膜形
成とエミッタ領域形成が行える、半導体装置の製造方法
を提供することである。
[課題を解決するための手段]
第1図(A)〜(C)は本発明の原理説明図である。
第1図(A)において、1導電型の半導体基板1の上に
反対導電型の埋込み層2と反対導電型のエピタキシャル
層3を備えた半導体ウェーハ10の上に、窒化膜4aと
酸化膜5aのマスクを作り、フィールド酸化を行って厚
いフィールド酸化WA8を形成する。
反対導電型の埋込み層2と反対導電型のエピタキシャル
層3を備えた半導体ウェーハ10の上に、窒化膜4aと
酸化膜5aのマスクを作り、フィールド酸化を行って厚
いフィールド酸化WA8を形成する。
第1図(B)において、フィールド酸化後、窒化膜4a
、酸化膜5aのマスクをサイドエツチングし、側面を後
退させた小さなマスク4b、5bを作り、エピタキシャ
ルN3の表面を一部露出させる。この露出したエピタキ
シャル層3の部分が外部ベース領域となる領域である。
、酸化膜5aのマスクをサイドエツチングし、側面を後
退させた小さなマスク4b、5bを作り、エピタキシャ
ルN3の表面を一部露出させる。この露出したエピタキ
シャル層3の部分が外部ベース領域となる領域である。
第1図(C)に示すように、半導体ウェーハにバイアス
電圧を印加し、シリコンSiのバイアススパッタリング
を行う、ターゲットのSiから飛来する81粒子がウェ
ーハ表面上に堆積するが、突起となる部分は、スパッタ
リング雰囲気である^r1イオンによってスバヅタされ
、表面は次第に平坦になる。
電圧を印加し、シリコンSiのバイアススパッタリング
を行う、ターゲットのSiから飛来する81粒子がウェ
ーハ表面上に堆積するが、突起となる部分は、スパッタ
リング雰囲気である^r1イオンによってスバヅタされ
、表面は次第に平坦になる。
このようにして、平坦な表面を持つように成長された多
結晶シリコンWA9をその後全面エッチし、窒化WA4
b、酸化膜5bのマスクを露出する。さらに窒化膜4b
、酸化膜5bを除去し内部ベース領域を形成し、さらに
エミッタ領域を形成することによって、バイポーラトラ
ンジスタを形成する。
結晶シリコンWA9をその後全面エッチし、窒化WA4
b、酸化膜5bのマスクを露出する。さらに窒化膜4b
、酸化膜5bを除去し内部ベース領域を形成し、さらに
エミッタ領域を形成することによって、バイポーラトラ
ンジスタを形成する。
[作用]
フィールド酸化に使用したマスクをサイドエッチし、−
旦ベース引出し電極を形成し、さらに表面酸化、酸化シ
リコン層堆積、異方性エツチング、多結晶シリコン層堆
積等を行うことによって、エミッタ領域を形成すること
により、1枚のマスクでトランジスタ構造の主要部が形
成できる。
旦ベース引出し電極を形成し、さらに表面酸化、酸化シ
リコン層堆積、異方性エツチング、多結晶シリコン層堆
積等を行うことによって、エミッタ領域を形成すること
により、1枚のマスクでトランジスタ構造の主要部が形
成できる。
さらに、ベース引出し電極作成の際、基板をバイアスし
たバイアススパッタリングを行うことによって多結晶シ
リコン1膜9を形成することにより、平坦な面が容易に
形成でき、ベース引き出しt ltiを精度よく製造す
ることができる。これによってトランジスタ構造の製造
自体が容易になる。
たバイアススパッタリングを行うことによって多結晶シ
リコン1膜9を形成することにより、平坦な面が容易に
形成でき、ベース引き出しt ltiを精度よく製造す
ることができる。これによってトランジスタ構造の製造
自体が容易になる。
[実施PA]
第2図(A)〜(K)に本発明の実施例によるバイポー
ラトランジスタを含む半導体装置の製造方法を示す。
ラトランジスタを含む半導体装置の製造方法を示す。
第1図(A)おいて、P型のシリコン等の半導体基板1
1の上にn1型の埋込み領域12とn型のエピタキシャ
ル層13を備えた半導体ウェーハ20の主表面上に窒化
WA14と厚い酸化膜15を形成する。窒化膜14は酸
化に対するマスクとして作用する。
1の上にn1型の埋込み領域12とn型のエピタキシャ
ル層13を備えた半導体ウェーハ20の主表面上に窒化
WA14と厚い酸化膜15を形成する。窒化膜14は酸
化に対するマスクとして作用する。
酸化WA15の表面にフォトレジスト層16を塗布し、
パターンを焼付してフォトレジストのパターン16aを
形成する。このフォトレジストパターン16aをマスク
として下の酸化膜15、窒化[14をエツチングし、n
−型エピタキシャル層13を露出する。エツチング後レ
ジストマスク16aは除去する。
パターンを焼付してフォトレジストのパターン16aを
形成する。このフォトレジストパターン16aをマスク
として下の酸化膜15、窒化[14をエツチングし、n
−型エピタキシャル層13を露出する。エツチング後レ
ジストマスク16aは除去する。
第2図(C)において、窒化膜14aと酸化膜15aの
パターンをマスクとして、エピタキシャル13の露出表
面をフィールド酸化し、フィールド酸化膜1Bを形成す
る。フィールド酸化膜!isは窒化IN! 14 aの
下にも入り込んで、いわゆるバーズビークを形成するが
、図では簡単に示した。
パターンをマスクとして、エピタキシャル13の露出表
面をフィールド酸化し、フィールド酸化膜1Bを形成す
る。フィールド酸化膜!isは窒化IN! 14 aの
下にも入り込んで、いわゆるバーズビークを形成するが
、図では簡単に示した。
第2図(D>において、窒化膜14aと酸化膜15aを
サイドエッチし、フィールド酸化膜に覆われていないエ
ピタキシャル層13の表面を露出する。この露出したエ
ピタキシャル層表面が外部ベース領域とベース取り出し
電極とのコンタクト表面になる。
サイドエッチし、フィールド酸化膜に覆われていないエ
ピタキシャル層13の表面を露出する。この露出したエ
ピタキシャル層表面が外部ベース領域とベース取り出し
電極とのコンタクト表面になる。
第2図(E)において、半導体ウェーハ20を負にバイ
アスしS1ターゲツトを用いて多結晶シリコンのバイア
ススパッタリングを行う、雰囲気はArガスとする。A
r”イオンの衝撃によってターゲットから叩き出された
Si粒子がウェーハ表面に飛来し堆積する。同時にAr
+イオンが表面をボンバードし、突起部分の堆積Si粒
子を再度叩き出す。
アスしS1ターゲツトを用いて多結晶シリコンのバイア
ススパッタリングを行う、雰囲気はArガスとする。A
r”イオンの衝撃によってターゲットから叩き出された
Si粒子がウェーハ表面に飛来し堆積する。同時にAr
+イオンが表面をボンバードし、突起部分の堆積Si粒
子を再度叩き出す。
Ar+イオンのボンバード効果は、雰囲気中等によって
平坦な部分と比教して突起部分では強いので、成長する
表面は次第に平坦になる。このようにして、窒化WA1
4b、酸化膜15bを覆って平坦な表面を有する多結晶
シリコン膜19を形成する。
平坦な部分と比教して突起部分では強いので、成長する
表面は次第に平坦になる。このようにして、窒化WA1
4b、酸化膜15bを覆って平坦な表面を有する多結晶
シリコン膜19を形成する。
第2図(F)において、成長した多結晶したシリコンl
1119の表面を全面エツチングする。多結晶シリコン
rIA19の表面が次第に下がり、やがて酸化膜15b
が露出する。この時の多結晶シリコン膜を19aで示す
。
1119の表面を全面エツチングする。多結晶シリコン
rIA19の表面が次第に下がり、やがて酸化膜15b
が露出する。この時の多結晶シリコン膜を19aで示す
。
第2図(G)において、全面エツチングを行った多結晶
シリコン膜19aに対して、n型不純物であるB+イオ
ンをイオン打ち込みする。n型不純物をドープされた多
結晶シリコンwA19 aはp型の導電性を付与される
。このn型不純物がエピタキシャル層13に拡散して外
部ベース領域を形成することになる。
シリコン膜19aに対して、n型不純物であるB+イオ
ンをイオン打ち込みする。n型不純物をドープされた多
結晶シリコンwA19 aはp型の導電性を付与される
。このn型不純物がエピタキシャル層13に拡散して外
部ベース領域を形成することになる。
第2図(H)を参照して、厚い酸化膜15bを除去し、
多結晶シリコン膜19aの表面を熱酸化して、熱酸化膜
21を形成する。
多結晶シリコン膜19aの表面を熱酸化して、熱酸化膜
21を形成する。
第2図(1)を参照して、残った窒化膜14bを除去し
、熱酸化を行って熱酸化[21aを形成し、n型不純物
であるB1イオンをイオン注入する。このようにして、
n型不純物をドープされた内部ベース領域23が形成さ
れる。
、熱酸化を行って熱酸化[21aを形成し、n型不純物
であるB1イオンをイオン注入する。このようにして、
n型不純物をドープされた内部ベース領域23が形成さ
れる。
第2図(J)を参照して、表面に酸化シリコン膜をCV
Dで堆積し、異方性エツチングを行って、垂直方向の厚
さが大きいベース引き出し電極19aの側面部のみを残
して他を除去し、側壁酸化膜25を形成する。この時、
熱酸化膜! 21 aの中央部も除去され、内部ベース
領域23が露出する。
Dで堆積し、異方性エツチングを行って、垂直方向の厚
さが大きいベース引き出し電極19aの側面部のみを残
して他を除去し、側壁酸化膜25を形成する。この時、
熱酸化膜! 21 aの中央部も除去され、内部ベース
領域23が露出する。
第2図(K)を参照して、一部内部ベース領域23が露
出した半導体ウェーハの上に多結晶シリコンWA27を
堆積し、n型不純物であるAs”イオンをイオン注入す
る。このn型不純物がP型内部ベース領域23の内部に
拡散しエミッタ領域を形成することになる。
出した半導体ウェーハの上に多結晶シリコンWA27を
堆積し、n型不純物であるAs”イオンをイオン注入す
る。このn型不純物がP型内部ベース領域23の内部に
拡散しエミッタ領域を形成することになる。
第2図(L)を参照して、n型不純物をドープした多結
晶シリコン膜27をバターニングしてエミッタ電極27
aとする。また、熱酸化膜21にベース電極コンタクト
用の窓29を形成する。その後、^1電極層を形成し、
バターニングしてエミッタ電極31ベース電極33等を
形成する。
晶シリコン膜27をバターニングしてエミッタ電極27
aとする。また、熱酸化膜21にベース電極コンタクト
用の窓29を形成する。その後、^1電極層を形成し、
バターニングしてエミッタ電極31ベース電極33等を
形成する。
このようにして、1枚のマスクでバイポーラトランジス
タ構造の主要部を形成することができる。
タ構造の主要部を形成することができる。
[発明の効果]
以上説明したように、本発明によればベース引き出し電
極を形成する際、微妙なコントロールエツチングを行う
必要がなくなる。
極を形成する際、微妙なコントロールエツチングを行う
必要がなくなる。
1枚のマスクでフィールド酸化膜とバイポーラトランジ
スタの主要部分を形成することができ、アライメントの
精度が上がることにより寄生容量の低減が図れ、高性能
のトランジスタが歩留まり良く製造できる。
スタの主要部分を形成することができ、アライメントの
精度が上がることにより寄生容量の低減が図れ、高性能
のトランジスタが歩留まり良く製造できる。
第1図(A)〜(C)は本発明の原理説明図であり、第
1図(A)はフィールド酸化の工程を示す断面図、第1
図(B)はサイドエツチングの工程を示す断面図、第1
図(C)はバイアススパッタリングの工程を示す断面図
、 第2図(A)〜(L)は本発明の実施例を示し、半導体
装置の製造方法の種々の工程を説明するための半導体装
置の断面図、 第3図(A)〜(I)は従来技術を示し、半導体装置の
製造方法の種々の工程を説明するための半導体装置の断
面図である。 図において 4a、4b a 5b 1導電型の半導体基板 反対導電型の埋込み層 反対導電型のエピタキシャル層 窒化膜 酸化膜 フィールド酸化膜 多結晶シリコン膜 半導体ウェーハ 基板 埋込み領域 エピタキシャル層 窒化膜 厚い酸化膜 フォトレジスト層 フィールド酸化膜 多結晶シリコン膜 半導体ウェーハ 熱酸化膜 内部ベース領域 側壁酸化膜 多結晶シリコン膜 窓 電極 基板 埋込み領域 エピタキシャル層 窒化膜 酸化膜 レジスト層 フィールド酸化膜 多結晶シリコン ウェーハ 酸化膜 レジスト層 内部ベース領域 側壁酸化膜 多結晶シリコン (Aンフィールド」ミに□)乞 (A)i化膜、酸化膜形成 b (B)サイドエツチング (B)選択エツチング <C>バノアススパッタリング (C)フィールド酸化 (D)サイドエッチング (I)窒化膜除去、酸乞、イオン注入 (J)酸化膜CVD、異方性エツチング(K) ボ!J
SiliicVD、 イオン注入(L)電極ヲ成 (B)フィールド酸化 ばQ <C)ポリ5i3CVD、ホトレジスト塗布(D)コン
トロールエツチング (E)イオンま入 (F)厚い酸化膜除去、酸化 従来技術 第 3図(その2ン (G′J窒化:!A除除去酸酸化イオン2入(I)電極
形成 従来技術 第3図(その3)
1図(A)はフィールド酸化の工程を示す断面図、第1
図(B)はサイドエツチングの工程を示す断面図、第1
図(C)はバイアススパッタリングの工程を示す断面図
、 第2図(A)〜(L)は本発明の実施例を示し、半導体
装置の製造方法の種々の工程を説明するための半導体装
置の断面図、 第3図(A)〜(I)は従来技術を示し、半導体装置の
製造方法の種々の工程を説明するための半導体装置の断
面図である。 図において 4a、4b a 5b 1導電型の半導体基板 反対導電型の埋込み層 反対導電型のエピタキシャル層 窒化膜 酸化膜 フィールド酸化膜 多結晶シリコン膜 半導体ウェーハ 基板 埋込み領域 エピタキシャル層 窒化膜 厚い酸化膜 フォトレジスト層 フィールド酸化膜 多結晶シリコン膜 半導体ウェーハ 熱酸化膜 内部ベース領域 側壁酸化膜 多結晶シリコン膜 窓 電極 基板 埋込み領域 エピタキシャル層 窒化膜 酸化膜 レジスト層 フィールド酸化膜 多結晶シリコン ウェーハ 酸化膜 レジスト層 内部ベース領域 側壁酸化膜 多結晶シリコン (Aンフィールド」ミに□)乞 (A)i化膜、酸化膜形成 b (B)サイドエツチング (B)選択エツチング <C>バノアススパッタリング (C)フィールド酸化 (D)サイドエッチング (I)窒化膜除去、酸乞、イオン注入 (J)酸化膜CVD、異方性エツチング(K) ボ!J
SiliicVD、 イオン注入(L)電極ヲ成 (B)フィールド酸化 ばQ <C)ポリ5i3CVD、ホトレジスト塗布(D)コン
トロールエツチング (E)イオンま入 (F)厚い酸化膜除去、酸化 従来技術 第 3図(その2ン (G′J窒化:!A除除去酸酸化イオン2入(I)電極
形成 従来技術 第3図(その3)
Claims (1)
- (1)、半導体ウェーハ(10)上に窒化膜(4a)と
酸化膜(5a)のパターンを形成し、このパターンをマ
スクとしてフィールド酸化膜(8)を形成する工程と、 パターン状の前記窒化膜(4a)、酸化膜 (5a)の側面を後退させ、減少した面積の窒化膜(4
b)、酸化膜(5b)とするサイドエッチングを行う工
程と、 前記半導体ウェーハ(10)に所定バイアス電圧を印加
しつつ、シリコンターゲットをスパッタリングして半導
体ウェーハ(10)上に多結晶シリコン膜(9)をほぼ
平坦な表面を持つまで堆積する工程と、 前記パターン状の酸化膜(5b)が露出するまで多結晶
シリコン膜(9)をエッチングする工程と を含む半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10505289A JPH02283029A (ja) | 1989-04-25 | 1989-04-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10505289A JPH02283029A (ja) | 1989-04-25 | 1989-04-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02283029A true JPH02283029A (ja) | 1990-11-20 |
Family
ID=14397216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10505289A Pending JPH02283029A (ja) | 1989-04-25 | 1989-04-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02283029A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6319327B1 (en) | 1999-07-27 | 2001-11-20 | Tokyo Electron Limited | MOCVD system |
JP2005005459A (ja) * | 2003-06-11 | 2005-01-06 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
-
1989
- 1989-04-25 JP JP10505289A patent/JPH02283029A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6319327B1 (en) | 1999-07-27 | 2001-11-20 | Tokyo Electron Limited | MOCVD system |
JP2005005459A (ja) * | 2003-06-11 | 2005-01-06 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5196367A (en) | Modified field isolation process with no channel-stop implant encroachment | |
US4829025A (en) | Process for patterning films in manufacture of integrated circuit structures | |
JPH0543287B2 (ja) | ||
JP2896072B2 (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
KR910000020B1 (ko) | 반도체장치의 제조방법 | |
JPH02283029A (ja) | 半導体装置の製造方法 | |
US4170500A (en) | Process for forming field dielectric regions in semiconductor structures without encroaching on device regions | |
JPS62194673A (ja) | 半導体装置の製造方法 | |
JP3002964B2 (ja) | バイポーラ半導体装置の製造方法 | |
JP3062597B2 (ja) | 半導体装置の製造方法 | |
JPH0313745B2 (ja) | ||
KR100253268B1 (ko) | 반도체 소자 절연방법 | |
JPH0335528A (ja) | 半導体装置の製造方法 | |
JPH0272632A (ja) | 半導体装置の製造方法 | |
JPS6148935A (ja) | 半導体装置の製造方法 | |
JPH04240748A (ja) | 半導体装置の製造方法 | |
KR930008888B1 (ko) | 반도체장치의 소자분리방법 | |
JPS62210672A (ja) | 半導体装置の製造方法 | |
JPH06167802A (ja) | 位相シフトマスクの製造方法 | |
JPS63253650A (ja) | 半導体装置の製造方法 | |
JPH0267728A (ja) | 素子分離用酸化膜の形成方法 | |
JPS6246527A (ja) | 半導体装置の製造方法 | |
JPH01270270A (ja) | 半導体装置の製造方法 | |
JPH07169760A (ja) | 素子分離方法 | |
JPS6115345A (ja) | 半導体集積回路装置の製造方法 |