JPS62150416A - 低消費電力状態への移行方式 - Google Patents
低消費電力状態への移行方式Info
- Publication number
- JPS62150416A JPS62150416A JP60295114A JP29511485A JPS62150416A JP S62150416 A JPS62150416 A JP S62150416A JP 60295114 A JP60295114 A JP 60295114A JP 29511485 A JP29511485 A JP 29511485A JP S62150416 A JPS62150416 A JP S62150416A
- Authority
- JP
- Japan
- Prior art keywords
- task
- standby mode
- power consumption
- state
- low power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔分野〕
本発明は、動作状態では無い部分での電力消費を押える
スタンバイモードを備え、マルチタスク処理に↓り情報
処理全行うマイクロコンビ為−タ。
スタンバイモードを備え、マルチタスク処理に↓り情報
処理全行うマイクロコンビ為−タ。
システムに於けるスタンバイモードへの移行方式％式％
近年、マイクロコンピュータ製造技術の進歩と低消費電
力化の要求とが相俟って０ＭＯ８製造技術によるマイク
ロコンビエータが数多く出現している。更に、単にデバ
イスの０ＭＯ８化による直接的な低消費電力化のみなら
ず、プログラム実行再開に必要な部分を除きハードウェ
アシステム中で実際の仕事をしていない部分へのクロッ
ク供給ケ止め実質的にハードウェアの実行を停止するこ
とにエリ積極的に電力消費を押えるスタンバイモード技
術が導入さｎてきた。この事情および基本技術について
は文献（１３Ｋ詳しい。［（１）西口他［ＣＭＯＳマイ
コンの威力を発揮させる低消費電力化技術」昭和５８年
度電子通信学会全国大会予稿集ＶＯ１２Ｐ２Ｓ５ Ｊ 〔従来技術〕 現状でのスタンバイモードの利用方法はマイクロコンピ
エータが持つ命令の実行によりスタンバイモードに入り
、割込み（外部割込み、リセット割込み、タイマ割込み
等）にエリスタンバイモードから通常のオペレージ讐ン
モードへ復帰する動作に従っている。すなわち、マイク
ロコンピュータ上で現在実行さｎているプログラムが適
当な時点に於て状況を判断し、スタンバイモードへ移行
する命令を発行することにエリスタンバイモードへ入り
、何等かの割込みが起るまで低消費電力状態？保ち１割
込みの発生後割込み処理を経て再び元のプログラムを実
行し続ける。図１はこの様子を示している。しかし、こ
のスタンバイモードへの移行方法には以下の問題がある
。
力化の要求とが相俟って０ＭＯ８製造技術によるマイク
ロコンビエータが数多く出現している。更に、単にデバ
イスの０ＭＯ８化による直接的な低消費電力化のみなら
ず、プログラム実行再開に必要な部分を除きハードウェ
アシステム中で実際の仕事をしていない部分へのクロッ
ク供給ケ止め実質的にハードウェアの実行を停止するこ
とにエリ積極的に電力消費を押えるスタンバイモード技
術が導入さｎてきた。この事情および基本技術について
は文献（１３Ｋ詳しい。［（１）西口他［ＣＭＯＳマイ
コンの威力を発揮させる低消費電力化技術」昭和５８年
度電子通信学会全国大会予稿集ＶＯ１２Ｐ２Ｓ５ Ｊ 〔従来技術〕 現状でのスタンバイモードの利用方法はマイクロコンピ
エータが持つ命令の実行によりスタンバイモードに入り
、割込み（外部割込み、リセット割込み、タイマ割込み
等）にエリスタンバイモードから通常のオペレージ讐ン
モードへ復帰する動作に従っている。すなわち、マイク
ロコンピュータ上で現在実行さｎているプログラムが適
当な時点に於て状況を判断し、スタンバイモードへ移行
する命令を発行することにエリスタンバイモードへ入り
、何等かの割込みが起るまで低消費電力状態？保ち１割
込みの発生後割込み処理を経て再び元のプログラムを実
行し続ける。図１はこの様子を示している。しかし、こ
のスタンバイモードへの移行方法には以下の問題がある
。
ｌ）スタンバイモード移行命令を発行する前の判断が実
行プログラム毎に必要となる。
行プログラム毎に必要となる。
２）マイクロコンピュータシステム上に複数の実行すべ
きプログラムがある場合、個々のプログラムの判断にエ
リスタンバイモードへ入ると他のプログラムの実行に支
障を来たすことがある。
きプログラムがある場合、個々のプログラムの判断にエ
リスタンバイモードへ入ると他のプログラムの実行に支
障を来たすことがある。
特に２）の問題は、複数のプログラムをオペレーテイン
クシステム（以下Ｏ８）の制御下、タスクとして実行管
理をするマルチタスク環境下に於いて重大である。
クシステム（以下Ｏ８）の制御下、タスクとして実行管
理をするマルチタスク環境下に於いて重大である。
本発明は上述の問題に対し効果的な解決手段？与えるた
めに考案されたものであり、マルチタスク実行環境下に
於いて、他のタスクの実行に支障を与えず、効果的にス
タンバイモードへの移行全可能とする手段を提供するも
のである。
めに考案されたものであり、マルチタスク実行環境下に
於いて、他のタスクの実行に支障を与えず、効果的にス
タンバイモードへの移行全可能とする手段を提供するも
のである。
本発明に、複数のタスクを並行動作させるマルチタスク
処理を行うオペレーティングシステム制御下にあるコン
ピュータシステムに於いて実行すべきタスクの有無を検
出する第一の手段とシステムを低消費電力状態に設定す
る第二の手段を備え第一の手段により実行すべきタスク
が無いことが検出さ几た場合第二の手段、に工りコンピ
ュータシステムを低消費電力状態に設定することを特徴
とする低消費電力状態への移行方式である。
処理を行うオペレーティングシステム制御下にあるコン
ピュータシステムに於いて実行すべきタスクの有無を検
出する第一の手段とシステムを低消費電力状態に設定す
る第二の手段を備え第一の手段により実行すべきタスク
が無いことが検出さ几た場合第二の手段、に工りコンピ
ュータシステムを低消費電力状態に設定することを特徴
とする低消費電力状態への移行方式である。
一般にＯ８制御下にあるタスクは実行条件に従って種々
の状態を遷移する。１％２図に状態遷移図の一例である
。図に於いて円内は状態を表わしＲｅａｌｙ 状悪げ、
実行に要する条件（例えば、メモリ領域の確保、人出機
器の確保など）はすべて揃っているが、プログラムラ実
行すべきＣＰＵの制御権が与えられるの金、待っている
状態、Ｒｔ）Ｎ状態はＲｅａｄｙ状態にあったタスクが
ＣＰＵの制御権を得てプログラムの実行をしている状態
、Ｗａｉｔ状態１ｄｃＰＵの制御権以外に何等かの条件
が満たされるのを待っている状態を表わしている。Ｒｅ
ａｄｙ状態に複数のタスクが存在する場合には、実行優
先度（プライオリティ）順あるいＨＲＪｅａｄｙ に
なツタ類すなわちＦｅＦ２ （ｆｉｒｓｔ ｃｏｍｅ
ｆｉｒｓｔｓｅｒｖｅｄ）で処理される。矢印ニ遷移の
方向を示している。状態遷移図から判るようにＯ８制御
下ではＲｅａｄｙ状態にタスクがあるかぎりＣＰＵに実
行ｋｋけなければならない。すなわちスタンバイ・モー
ドへ移行することはできない。しかし１−ＬＬＩＮＲｅ
ａｄｙの両状態にタスクが無い場合はすべてのタスクが
、ｗａｉｔすなわち何等かの条件待ちをしており、実行
不可能であることを示している。すなわちこの状態に於
いてＯ８がスタンバイモードへの移行を設定することに
より他のタスクの実行を妨げることなく低消費重力状態
へコンビーータ・システムを移行することができる。
の状態を遷移する。１％２図に状態遷移図の一例である
。図に於いて円内は状態を表わしＲｅａｌｙ 状悪げ、
実行に要する条件（例えば、メモリ領域の確保、人出機
器の確保など）はすべて揃っているが、プログラムラ実
行すべきＣＰＵの制御権が与えられるの金、待っている
状態、Ｒｔ）Ｎ状態はＲｅａｄｙ状態にあったタスクが
ＣＰＵの制御権を得てプログラムの実行をしている状態
、Ｗａｉｔ状態１ｄｃＰＵの制御権以外に何等かの条件
が満たされるのを待っている状態を表わしている。Ｒｅ
ａｄｙ状態に複数のタスクが存在する場合には、実行優
先度（プライオリティ）順あるいＨＲＪｅａｄｙ に
なツタ類すなわちＦｅＦ２ （ｆｉｒｓｔ ｃｏｍｅ
ｆｉｒｓｔｓｅｒｖｅｄ）で処理される。矢印ニ遷移の
方向を示している。状態遷移図から判るようにＯ８制御
下ではＲｅａｄｙ状態にタスクがあるかぎりＣＰＵに実
行ｋｋけなければならない。すなわちスタンバイ・モー
ドへ移行することはできない。しかし１−ＬＬＩＮＲｅ
ａｄｙの両状態にタスクが無い場合はすべてのタスクが
、ｗａｉｔすなわち何等かの条件待ちをしており、実行
不可能であることを示している。すなわちこの状態に於
いてＯ８がスタンバイモードへの移行を設定することに
より他のタスクの実行を妨げることなく低消費重力状態
へコンビーータ・システムを移行することができる。
次に図を似って本発明の詳細な説明する。第３図はＲｕ
ｎお工びＲｅａｄｙ 状態にあるタスクのメモリ上の
表現である。１にキューヘッドと呼ばれ。
ｎお工びＲｅａｄｙ 状態にあるタスクのメモリ上の
表現である。１にキューヘッドと呼ばれ。
Ｒｕｎ 状態にあるタスクのコントロールブロック（
ＴＣＢと略す）３ヘポインタ、すなわちキューにリンク
されているＴＣＨのアドレス値Ｐ１と以下リンクされて
いる最後のＴＣＢへのポインタＰ２が格納されている。
ＴＣＢと略す）３ヘポインタ、すなわちキューにリンク
されているＴＣＨのアドレス値Ｐ１と以下リンクされて
いる最後のＴＣＢへのポインタＰ２が格納されている。
４．５ハそれぞれＲｅａｄｙ状態にあるタスクのＴＣＨ
である。Ｐｓ、Ｐ４ｉそれぞれ次にリンクされるタスク
のＴＣＢへのポインタである。４から５までのｎ−１個
のＴＣＢに関係するタスクがＲｅａｄｙ状態タスクであ
り、リンクの順にＣＰＵの実行権を得ることができる。
である。Ｐｓ、Ｐ４ｉそれぞれ次にリンクされるタスク
のＴＣＢへのポインタである。４から５までのｎ−１個
のＴＣＢに関係するタスクがＲｅａｄｙ状態タスクであ
り、リンクの順にＣＰＵの実行権を得ることができる。
５に於けるポインタ値＠０”は次にリンクされるＴＣＢ
が無いことを示している。以下先す、タスクの状態遷移
時のＯ８の制御方式を説明する。
が無いことを示している。以下先す、タスクの状態遷移
時のＯ８の制御方式を説明する。
３に関連するタスクの実行が終了すると０８ｎＰ１の内
容ヲＰ３すなわち４へのポインタにつけかえ、４のタス
クに実行権を与える。またＷａｉｔからＲｅａｄｙ
にあるタスクが変化した場合にＵＰｚに工りＲｅａｄｙ
状態にあり最後にリンクされているタスクのＴＣＢｉ探
しその後に新しいＴＣＢＩリンクすると同時にポインタ
値１＆：０工り新タスクのＴＣＢへのアドレスに、新タ
スクのポインタ領域を＠０”にする。ここで新たにＲｅ
ａｄｙになるタスクが無くリンクがどんどん辿られ５の
タスクがＲｕｎになり、この実行が終了したとする。０
８［次にリンクすべきタスクのＴＣＢがないのでＰｌを
″０ｍにする。すなわちキューには何もつながっておら
ず実行すべきタスクがない。逆に言えばＰｌが１０＃に
なれば実行すべきタスクが無いことが検出されたことに
なる。この時点でＯ８はスタンバイモードへの移行を指
示すれは工い。第４図はこの手順を示したフローチャー
トである。
容ヲＰ３すなわち４へのポインタにつけかえ、４のタス
クに実行権を与える。またＷａｉｔからＲｅａｄｙ
にあるタスクが変化した場合にＵＰｚに工りＲｅａｄｙ
状態にあり最後にリンクされているタスクのＴＣＢｉ探
しその後に新しいＴＣＢＩリンクすると同時にポインタ
値１＆：０工り新タスクのＴＣＢへのアドレスに、新タ
スクのポインタ領域を＠０”にする。ここで新たにＲｅ
ａｄｙになるタスクが無くリンクがどんどん辿られ５の
タスクがＲｕｎになり、この実行が終了したとする。０
８［次にリンクすべきタスクのＴＣＢがないのでＰｌを
″０ｍにする。すなわちキューには何もつながっておら
ず実行すべきタスクがない。逆に言えばＰｌが１０＃に
なれば実行すべきタスクが無いことが検出されたことに
なる。この時点でＯ８はスタンバイモードへの移行を指
示すれは工い。第４図はこの手順を示したフローチャー
トである。
纂５図は本発明の実施例を表わすブロック図である。１
はプログラムメモリ、２μプログラムカウンタ（ＰＣ）
３１ｄ命令デコーダ、４は周辺回路、５げクロック発生
器、６にデータメモリ、７に判定回路である。８はＡＮ
Ｄゲート、２１にインバータ付ラッチ、９〜２０お工び
２０にり号線を表わし二重斜線のある信号線は一般に複
数要素からなる信号線を表現している。オペレーティン
グシステムその他のプログラム［１に格納されており２
に工り逐次その命令アドレスｋｌ ７’！＋−介しその
出力が１６金介し３へ入力されている。３では各々の命
令に必要な信号線ヲ活性化しコンピュータシステムとし
ての動作を行っている。ここでは既に６ＫＩＥ３図相当
のＴＣＢやキューヘッドが他の一般的な命令に１って作
成されているものとする。
はプログラムメモリ、２μプログラムカウンタ（ＰＣ）
３１ｄ命令デコーダ、４は周辺回路、５げクロック発生
器、６にデータメモリ、７に判定回路である。８はＡＮ
Ｄゲート、２１にインバータ付ラッチ、９〜２０お工び
２０にり号線を表わし二重斜線のある信号線は一般に複
数要素からなる信号線を表現している。オペレーティン
グシステムその他のプログラム［１に格納されており２
に工り逐次その命令アドレスｋｌ ７’！＋−介しその
出力が１６金介し３へ入力されている。３では各々の命
令に必要な信号線ヲ活性化しコンピュータシステムとし
ての動作を行っている。ここでは既に６ＫＩＥ３図相当
のＴＣＢやキューヘッドが他の一般的な命令に１って作
成されているものとする。
キューヘッドのポインタ値がＯであるかどうかを判断す
る命令がｌニジ出されるとアドレス線１０が活性化され
６中のキューヘッドが格納されているメモリのアドレス
を指定するキューヘラトノ値にデータ線１２を介し、７
へ入力される。この命令では同時に１１が活性化され７
を動作させる。７７Ｈ１２より入力されたデータがＯで
あると１３を活性化し２の内容を修飾し、命令アドレス
をスタンバイモード設定命令へ移す。該命令が読み出さ
れると９が活性化される。−万、５はシステムの動作を
保つために常にフロックｔｒ＝々な部分へ１８に介し供
給している。４お工び２にハ１４゜８．１５’（ｌ−介
しクロックが供給されている。８にＡＮＤゲートである
ため２０が不活性状態でハ１５〜１４の信号を伝えるこ
とはできない。しかし、スタンバイモード命令が出され
ない限り、９が不活性であるため２１の出力である２０
に常に活性化されており従って４へはクロックが入力畑
れている。ここで９が活性化きれるのであるから、２１
の出力２０に不活性となり、１５の信号線は不活性とな
りクロックの供給ヶ受けない４に動作を停止する。すな
わちスタンバイモードとなる。２１はラッチであるので
このラッチ状態が解除されるまでスタンバイモードが続
き、かつ２の内容は変化しない。
る命令がｌニジ出されるとアドレス線１０が活性化され
６中のキューヘッドが格納されているメモリのアドレス
を指定するキューヘラトノ値にデータ線１２を介し、７
へ入力される。この命令では同時に１１が活性化され７
を動作させる。７７Ｈ１２より入力されたデータがＯで
あると１３を活性化し２の内容を修飾し、命令アドレス
をスタンバイモード設定命令へ移す。該命令が読み出さ
れると９が活性化される。−万、５はシステムの動作を
保つために常にフロックｔｒ＝々な部分へ１８に介し供
給している。４お工び２にハ１４゜８．１５’（ｌ−介
しクロックが供給されている。８にＡＮＤゲートである
ため２０が不活性状態でハ１５〜１４の信号を伝えるこ
とはできない。しかし、スタンバイモード命令が出され
ない限り、９が不活性であるため２１の出力である２０
に常に活性化されており従って４へはクロックが入力畑
れている。ここで９が活性化きれるのであるから、２１
の出力２０に不活性となり、１５の信号線は不活性とな
りクロックの供給ヶ受けない４に動作を停止する。すな
わちスタンバイモードとなる。２１はラッチであるので
このラッチ状態が解除されるまでスタンバイモードが続
き、かつ２の内容は変化しない。
ここで２２１−介し外部より割込みが入ると２１のラッ
チ状態が解除され同時に２の値に割込み毎に設定される
特定の命令アドレスとなり、一般には割込処理が実行さ
れる。
チ状態が解除され同時に２の値に割込み毎に設定される
特定の命令アドレスとなり、一般には割込処理が実行さ
れる。
上述のように本発明によれは従来そのメリットを十分活
かして切れていなかったスタンバイモードをオペレーテ
ィングシステムの介在の下で若干の手段を導入すること
にエリ効果的に使用することができる。
かして切れていなかったスタンバイモードをオペレーテ
ィングシステムの介在の下で若干の手段を導入すること
にエリ効果的に使用することができる。
第１［ＩＨスタンバイモードとオペレーションモードの
概念図、第２図はタスクの状態遷移図、第３図［ＴＣＢ
とキューヘッドのメモリ上の表現を示す図、第４図に本
発明の実施手順を表わすフローチャート、第５図は実施
例のブロック図である。
概念図、第２図はタスクの状態遷移図、第３図［ＴＣＢ
とキューヘッドのメモリ上の表現を示す図、第４図に本
発明の実施手順を表わすフローチャート、第５図は実施
例のブロック図である。
Claims (1)
- 複数のタスクを並行動作させるマルチタスク処理を行う
オペレーティング・システムの制御下にあるコンピュー
タシステムに於て、実行すべきタスクの有無を検出する
第一の手段とシステムを低消費電力状態に設定する第二
の手段を備え第一の手段により実行すべきタスクが無い
ことが検出された場合第二の手段によりコンピュータシ
ステムを低消費電力状態に設定することを特徴とする低
消費電力状態への移行方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60295114A JPS62150416A (ja) | 1985-12-24 | 1985-12-24 | 低消費電力状態への移行方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60295114A JPS62150416A (ja) | 1985-12-24 | 1985-12-24 | 低消費電力状態への移行方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62150416A true JPS62150416A (ja) | 1987-07-04 |
Family
ID=17816472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60295114A Pending JPS62150416A (ja) | 1985-12-24 | 1985-12-24 | 低消費電力状態への移行方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62150416A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0530508U (ja) * | 1991-09-27 | 1993-04-23 | 株式会社日阪製作所 | 二段開閉シリンダ |
| WO2001067243A1 (fr) * | 2000-03-08 | 2001-09-13 | Mitsubishi Denki Kabushiki Kaisha | Procede de gestion de la consommation d'energie d'un processeur, support d'enregistrement, et commande de la gestion de la consommation d'energie d'un processeur |
| WO2002025439A1 (fr) * | 2000-09-22 | 2002-03-28 | Sony Corporation | Systeme et methode de commande de traitement arithmetique, systeme et methode de gestion des taches, et support de stockage |
| JP2008102830A (ja) * | 2006-10-20 | 2008-05-01 | Denso Corp | マイクロコンピュータ、プログラム及び車両用電子制御装置 |
| US7386853B2 (en) | 2001-07-12 | 2008-06-10 | Denso Corporation | Multitasking operating system capable of reducing power consumption and vehicle electronic control unit using same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583009A (ja) * | 1981-06-30 | 1983-01-08 | Nec Corp | デ−タ処理装置の電源制御装置 |
| JPS5960524A (ja) * | 1982-09-29 | 1984-04-06 | Toshiba Corp | 自動電源遮断装置 |
-
1985
- 1985-12-24 JP JP60295114A patent/JPS62150416A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583009A (ja) * | 1981-06-30 | 1983-01-08 | Nec Corp | デ−タ処理装置の電源制御装置 |
| JPS5960524A (ja) * | 1982-09-29 | 1984-04-06 | Toshiba Corp | 自動電源遮断装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0530508U (ja) * | 1991-09-27 | 1993-04-23 | 株式会社日阪製作所 | 二段開閉シリンダ |
| WO2001067243A1 (fr) * | 2000-03-08 | 2001-09-13 | Mitsubishi Denki Kabushiki Kaisha | Procede de gestion de la consommation d'energie d'un processeur, support d'enregistrement, et commande de la gestion de la consommation d'energie d'un processeur |
| US7120911B1 (en) | 2000-03-08 | 2006-10-10 | Mitsubishi Denki Kabushiki Kaisha | Processor power-saving control method, storage medium, and processor power-saving control device |
| WO2002025439A1 (fr) * | 2000-09-22 | 2002-03-28 | Sony Corporation | Systeme et methode de commande de traitement arithmetique, systeme et methode de gestion des taches, et support de stockage |
| US7386853B2 (en) | 2001-07-12 | 2008-06-10 | Denso Corporation | Multitasking operating system capable of reducing power consumption and vehicle electronic control unit using same |
| JP2008102830A (ja) * | 2006-10-20 | 2008-05-01 | Denso Corp | マイクロコンピュータ、プログラム及び車両用電子制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5280593A (en) | Computer system permitting switching between architected and interpretation instructions in a pipeline by enabling pipeline drain | |
| US8219220B2 (en) | Industrial controller using shared memory multicore architecture | |
| US4020471A (en) | Interrupt scan and processing system for a data processing system | |
| CA2061056A1 (en) | Method for controlling processor clock signal and information processing system | |
| JPS6252655A (ja) | 共用割込みシステム | |
| JPS6258341A (ja) | 入出力割込処理方式 | |
| JPH0430053B2 (ja) | ||
| US4851992A (en) | Register/saving/restoring system for saving and restoring data in a register of a slave processor | |
| US4953078A (en) | Apparatus and method for multi-threaded program execution in a microcoded data processing system | |
| US5003468A (en) | Guest machine execution control system for virutal machine system | |
| JPS62150416A (ja) | 低消費電力状態への移行方式 | |
| JPH0192843A (ja) | データ処理装置 | |
| EP0510429A2 (en) | Millicode register management system | |
| JP2010140319A (ja) | 半導体装置 | |
| JPH09274567A (ja) | プログラムの実行制御方法及びそのためのプロセッサ | |
| KR102643032B1 (ko) | 전력 제어 시스템 및 이를 포함한 시스템 온 칩 장치 | |
| JPS62221736A (ja) | 仮想計算機システムの制御方法 | |
| JPH0283749A (ja) | マイクロプロセッサの内部割込み制御方式 | |
| JP2005346708A (ja) | データ処理装置およびそのポーリング・ループ管理方法 | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JPS60124746A (ja) | デ−タ処理装置 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JP2761324B2 (ja) | 高速演算処理方式 | |
| JPH02120938A (ja) | データ処理方法 | |
| JPH11272501A (ja) | デバッガの処理方法およびリアルタイムｏｓの処理方法 |