JPS62147728A - 露光方法 - Google Patents
露光方法Info
- Publication number
- JPS62147728A JPS62147728A JP60287778A JP28777885A JPS62147728A JP S62147728 A JPS62147728 A JP S62147728A JP 60287778 A JP60287778 A JP 60287778A JP 28777885 A JP28777885 A JP 28777885A JP S62147728 A JPS62147728 A JP S62147728A
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- terminal
- chip
- area
- reticles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
縮小投影露光装置を用いて半導体素子やバブルメモリ素
子を作製するための露光方法であって、１つのチップの
露光に複数のレクチルを使用することにより露光装置の
露光エリアより大きいチ・ノブの作製を可能とする。
子を作製するための露光方法であって、１つのチップの
露光に複数のレクチルを使用することにより露光装置の
露光エリアより大きいチ・ノブの作製を可能とする。
本発明はＩＣ，磁気バブルメモリ等の素子をホトリソグ
ラフィ技術により作製するときの露光方法に関するもの
で、さらに詳しく言えば露光装置の露光エリアより大き
いチップの作製を行なうことができる露光方法に関する
ものである。
ラフィ技術により作製するときの露光方法に関するもの
で、さらに詳しく言えば露光装置の露光エリアより大き
いチップの作製を行なうことができる露光方法に関する
ものである。
磁気バブルメモリ素子はチップ当りの記憶客用６４にビ
ット、 ２５６にビットのころまでは原寸マスクを用
いるコンタクト露光により行なわれていた。しかし、１
Ｍビット ４Ｍビットでは微細なパターンを精度よく形
成する必要があること及び量産性の面からステップアン
ドリピート型の縮小投影露光装置が用いられている。
ット、 ２５６にビットのころまでは原寸マスクを用
いるコンタクト露光により行なわれていた。しかし、１
Ｍビット ４Ｍビットでは微細なパターンを精度よく形
成する必要があること及び量産性の面からステップアン
ドリピート型の縮小投影露光装置が用いられている。
現在量も普及しているステップアントリビー１・型縮小
投影露光装置は１０倍レクチルを使用するもので、露光
エリアは１００ｍｍ口（チップサイズで１０ｍｍ口）ま
たは１２５ｍｍ口（チップサイズで１２．５ｍｍ口）の
ものが多い。しかし露光エリアの四隅では解像度が劣る
ため、実際の露光エリアとしては縦１００ｍｍ Ｘ横３
０〜６０ｍｍで使用している例が多い。
投影露光装置は１０倍レクチルを使用するもので、露光
エリアは１００ｍｍ口（チップサイズで１０ｍｍ口）ま
たは１２５ｍｍ口（チップサイズで１２．５ｍｍ口）の
ものが多い。しかし露光エリアの四隅では解像度が劣る
ため、実際の露光エリアとしては縦１００ｍｍ Ｘ横３
０〜６０ｍｍで使用している例が多い。
１回の露光でウェハー上に形成された縦１０ｍｍ×横３
〜６ｍｍのエリアをブロックと呼ぶと、記憶容量が大き
いチップを作製するにはこのブロックを数個集めて１つ
のチップとする必要がある。
〜６ｍｍのエリアをブロックと呼ぶと、記憶容量が大き
いチップを作製するにはこのブロックを数個集めて１つ
のチップとする必要がある。
磁気バブルメモリ素子の場合、縦方向の両端には端子パ
ターンが並んでいるため、１つのチップは横方向に並ん
だブロックを集めなければならない。例えば１Ｍチップ
では２個のプロ・ツクからなり、４Ｍチップでは４個の
ブロックからなっている。チップサイズは″４４１１０
ｍｍｘ横ｌＯ〜１４ｍｍである。
ターンが並んでいるため、１つのチップは横方向に並ん
だブロックを集めなければならない。例えば１Ｍチップ
では２個のプロ・ツクからなり、４Ｍチップでは４個の
ブロックからなっている。チップサイズは″４４１１０
ｍｍｘ横ｌＯ〜１４ｍｍである。
（発明が解決しようとする問題点）
上記従来方法では、チップの縦の長さは露光エリアの１
０ｍｍ以上には大きくすることができないのでチップサ
イズの形状または設計上の大きな制限となるという欠点
があった。
０ｍｍ以上には大きくすることができないのでチップサ
イズの形状または設計上の大きな制限となるという欠点
があった。
本発明はこのような点に鑑みて創作されたもので露光装
置の露光エリアより大きい千ノブを得ることができる露
光方法を提供することを［１的としている。
置の露光エリアより大きい千ノブを得ることができる露
光方法を提供することを［１的としている。
〔問題点を解決するための手段］
このため本発明においては、半導体素子またはバブルメ
モリ素子等を作製するためウェハー上に塗布した感光材
料に対し、ステ、プアントリピート型縮／Ｊ１投影露光
装置を用いてレチクルを投影する露光方法において、１
つの千ノブの露光に複数のレチクル１５．１６−、、
ｔｓ−ｚを使用して露光装置の露光エリア１７より大
きいチップを作製することを特徴としている。
モリ素子等を作製するためウェハー上に塗布した感光材
料に対し、ステ、プアントリピート型縮／Ｊ１投影露光
装置を用いてレチクルを投影する露光方法において、１
つの千ノブの露光に複数のレチクル１５．１６−、、
ｔｓ−ｚを使用して露光装置の露光エリア１７より大
きいチップを作製することを特徴としている。
チップの主要部分が形成される主要領域と、両端の端子
部が形成される端子領域とを別々のレチクルを用いて露
光することにより、投影露光装置の露光エリアより大き
いチップサイズの素子を得ることが可能となる。
部が形成される端子領域とを別々のレチクルを用いて露
光することにより、投影露光装置の露光エリアより大き
いチップサイズの素子を得ることが可能となる。
第１図及び第２図は本発明の実施例を示す図である。第
１図は磁気バブルメモリ素子を本発明方法により作製す
る場合の工程を第２図はそれに使用するレクチルを示し
ている。両図において、■は磁気バブル用結晶、２はＳ
ｉＯ□のスペーサ層、３はＴａＭｏ／Ａｕの導体層、４
は導体レジストパターン、５は導体パターン、６は端子
部レジストパターン、７は端子部導体パターン、８は樹
脂絶縁層、９はパーマロイ層、ＩＯはホトレジスト、１
１は転送路レジストパターン、１２は端子部レジストパ
ターン、１３はパーマロイ転送路、１４は端子部、１５
は主要領域のレチクル、１６−１．１６−ｚは端子領域
のレチクルである。
１図は磁気バブルメモリ素子を本発明方法により作製す
る場合の工程を第２図はそれに使用するレクチルを示し
ている。両図において、■は磁気バブル用結晶、２はＳ
ｉＯ□のスペーサ層、３はＴａＭｏ／Ａｕの導体層、４
は導体レジストパターン、５は導体パターン、６は端子
部レジストパターン、７は端子部導体パターン、８は樹
脂絶縁層、９はパーマロイ層、ＩＯはホトレジスト、１
１は転送路レジストパターン、１２は端子部レジストパ
ターン、１３はパーマロイ転送路、１４は端子部、１５
は主要領域のレチクル、１６−１．１６−ｚは端子領域
のレチクルである。
本実施例を第１図及び第２図により説明すると、■ 先
ず第１図ａに示すように磁気バブル結晶ｌ上にＳｉｎｇ
を５００人スパッタしてスペーサ層２を形成し、続いて
ＴａＭｏ／Ａｕを１５０人／ ３３００人蒸着して導体
層３を形成する。
ず第１図ａに示すように磁気バブル結晶ｌ上にＳｉｎｇ
を５００人スパッタしてスペーサ層２を形成し、続いて
ＴａＭｏ／Ａｕを１５０人／ ３３００人蒸着して導体
層３を形成する。
■ 次に第１図すに示すようにホトレジストを塗布し、
縮小投影露光により導体レジストパターン４を形成する
。この時使用するレチクルは第２図に示すように端子部
領域を含まない主要領域のレチクル１５を用いる。
縮小投影露光により導体レジストパターン４を形成する
。この時使用するレチクルは第２図に示すように端子部
領域を含まない主要領域のレチクル１５を用いる。
■ 次に第１図Ｃに示すようにイオンミリングを行ない
導体パターン５を形成したのらレジスト４を除去する。
導体パターン５を形成したのらレジスト４を除去する。
■ 次に第１図ｄに示すように１’４びホトレジストを
塗布し、縮小投影露光またはコンタクト露光により端子
部のパターン６のみを形成する。この場合■で形成した
パターンを元に位置合わせを行なうがパターンの接続部
は幅数子ミク［１ンのリード線で行なうので全く問題は
ない。なお縮小投影露光は第２図の端子部領域のレチク
ル１６−＋、 １６−ｚを用いる。
塗布し、縮小投影露光またはコンタクト露光により端子
部のパターン６のみを形成する。この場合■で形成した
パターンを元に位置合わせを行なうがパターンの接続部
は幅数子ミク［１ンのリード線で行なうので全く問題は
ない。なお縮小投影露光は第２図の端子部領域のレチク
ル１６−＋、 １６−ｚを用いる。
■ 次に第１図ｅに示すようにイオンミリングを行ない
端子部パターン７を形成したのちレジスト６を除去する
。
端子部パターン７を形成したのちレジスト６を除去する
。
■ 次に第１図ｆに示すように樹脂をスピンコードし、
熱処理して膜厚２０００人の樹脂絶縁層８を形成する。
熱処理して膜厚２０００人の樹脂絶縁層８を形成する。
■ 次に第１図ｇに示すようにＮｉＦｅを３３００人蒸
着レバーマロイ層９を形成したのちホトレジスト１０を
塗布する。
着レバーマロイ層９を形成したのちホトレジスト１０を
塗布する。
■ 次いで第１図りに示すように縮小投影露光により端
子部領域以外の主要領域を露光し、次にレチクルを替え
て端子部領域を縮小投影露光又はコンタクト露光又はプ
ロクシミティー露光で露光し、現像して転送路レジスト
パターン１１及び端子部パターン１２を形成する。この
場合■で形成したパターンを元に位置合わせを行なうが
パターンの接続部は幅数十ミクロンのリード線で行なう
ので全く問題はない。
子部領域以外の主要領域を露光し、次にレチクルを替え
て端子部領域を縮小投影露光又はコンタクト露光又はプ
ロクシミティー露光で露光し、現像して転送路レジスト
パターン１１及び端子部パターン１２を形成する。この
場合■で形成したパターンを元に位置合わせを行なうが
パターンの接続部は幅数十ミクロンのリード線で行なう
ので全く問題はない。
■ 次に第１図ｉに示すように、イオンミリング後しジ
ス１−１１．１２を剥離してパーマロイ転送路１３及び
端子部１４を形成する。
ス１−１１．１２を剥離してパーマロイ転送路１３及び
端子部１４を形成する。
［相］ Ｑｉ＆に５ｉｎ２をｌｔｔｍスパッタし保護膜
を形成し完成する。
を形成し完成する。
本実施例によれば工程■及び■において、主要領域の露
光は第２図に示すように露光装置の露光エリア１７内に
一杯に作ったレチクルを用いることができ、端子部は別
のレチクル１６−１．１６−ｚで露光するため従来より
大きい素子を作製することができる。
光は第２図に示すように露光装置の露光エリア１７内に
一杯に作ったレチクルを用いることができ、端子部は別
のレチクル１６−１．１６−ｚで露光するため従来より
大きい素子を作製することができる。
以上述べてきたように、本発明によれば、極めて簡易な
方法で露光装置の露光エリアより大きいチップを得るこ
とができ、実用的には極めて有用である。
方法で露光装置の露光エリアより大きいチップを得るこ
とができ、実用的には極めて有用である。
第１図は本発明の詳細な説明するための磁気バブルメモ
リ素子の作製工程を示す図、第２図は本発明の詳細な説
明するためのレチクルを示す図である。 第１図、第２図において、 １は磁気バブル用結晶、 ２はスペーサ層、 ３は導体層、 ４は導体レジストパターン、 ５は導体パターン、 ６は端子部レジストパターン、 ７は端子部導体パターン、 ８は樹脂絶縁層、 ９はパーマロイ層、 １０はホトレジスト、 １１は転送路レジストパターン、 １２は端子部レジストパターン、 １３はパーマロイ転送路、 １４は端子部、 １５は主要領域のレチクル、 １６−、、１６−２は端子部のレチクル、１７は露光装
置の露光エリアゼある。 本発明の詳細な説明するための
リ素子の作製工程を示す図、第２図は本発明の詳細な説
明するためのレチクルを示す図である。 第１図、第２図において、 １は磁気バブル用結晶、 ２はスペーサ層、 ３は導体層、 ４は導体レジストパターン、 ５は導体パターン、 ６は端子部レジストパターン、 ７は端子部導体パターン、 ８は樹脂絶縁層、 ９はパーマロイ層、 １０はホトレジスト、 １１は転送路レジストパターン、 １２は端子部レジストパターン、 １３はパーマロイ転送路、 １４は端子部、 １５は主要領域のレチクル、 １６−、、１６−２は端子部のレチクル、１７は露光装
置の露光エリアゼある。 本発明の詳細な説明するための
Claims (1)
- 【特許請求の範囲】 １、半導体素子またはバブルメモリ素子等を作製するた
めウェハー上に塗布した感光材料に対しステップアンド
リピート型縮小投影露光装置を用いてレチクルを投影す
る露光方法において、１つのチップの露光に複数のレチ
クル（１５、１６＿−＿１、１６＿−＿２）を使用して
露光装置の露光エリア（１７）より大きいチップを作製
することを特徴とする露光方法。 ２、特許請求の範囲第１項記載の露光方法において、露
光装置の露光エリア以外はコンタクト露光又はプロクシ
ミティー露光を用いることを特徴とする露光方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60287778A JPS62147728A (ja) | 1985-12-23 | 1985-12-23 | 露光方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60287778A JPS62147728A (ja) | 1985-12-23 | 1985-12-23 | 露光方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62147728A true JPS62147728A (ja) | 1987-07-01 |
Family
ID=17721624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60287778A Pending JPS62147728A (ja) | 1985-12-23 | 1985-12-23 | 露光方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62147728A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54134565A (en) * | 1978-04-10 | 1979-10-19 | Fujitsu Ltd | Production of semiconductor device |
| JPS57112753A (en) * | 1980-12-29 | 1982-07-13 | Fujitsu Ltd | Exposure method |
| JPS59113622A (ja) * | 1982-12-21 | 1984-06-30 | Fujitsu Ltd | ステツプアンドリピ−ト方式露光方法 |
-
1985
- 1985-12-23 JP JP60287778A patent/JPS62147728A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54134565A (en) * | 1978-04-10 | 1979-10-19 | Fujitsu Ltd | Production of semiconductor device |
| JPS57112753A (en) * | 1980-12-29 | 1982-07-13 | Fujitsu Ltd | Exposure method |
| JPS59113622A (ja) * | 1982-12-21 | 1984-06-30 | Fujitsu Ltd | ステツプアンドリピ−ト方式露光方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10213895A (ja) | レチクルの合わせ測定用マーク | |
| CN101908470A (zh) | 在半导体装置中形成图案的方法及***、以及半导体装置 | |
| US5439765A (en) | Photomask for semiconductor integrated circuit device | |
| JPS62147728A (ja) | 露光方法 | |
| US4344153A (en) | Magnetic bubble memory device and method of fabricating the same | |
| JPH06242595A (ja) | 光露光用マスクおよびその製造方法 | |
| US6893806B2 (en) | Multiple purpose reticle layout for selective printing of test circuits | |
| JPH0448715A (ja) | 半導体装置の製造方法 | |
| JPS62296422A (ja) | 露光方法 | |
| JP2647835B2 (ja) | ウェハーの露光方法 | |
| KR20050016152A (ko) | 설계 패턴의 작성 방법, 포토 마스크의 제조 방법,레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법 | |
| JPS6233580B2 (ja) | ||
| JPS63278230A (ja) | 半導体装置の製造方法 | |
| CN111999987B (zh) | 电子束正胶的曝光方法 | |
| JP4748337B2 (ja) | 半導体回路のテスト用設計回路パタン | |
| JPS63275115A (ja) | 半導体装置のパタ−ン形成方法 | |
| JPS62264052A (ja) | 露光用マスク | |
| JPH10213896A (ja) | レチクル | |
| JPS59113622A (ja) | ステツプアンドリピ−ト方式露光方法 | |
| KR100728947B1 (ko) | 반도체소자용 레티클을 이용한 노광방법 | |
| JPS5877232A (ja) | 半導体装置 | |
| JPS6245111A (ja) | ウエハおよびそれを用いた半導体装置 | |
| JPH0766113A (ja) | レチクル及び位置合わせ用バーニアの形成方法 | |
| JPH09213609A (ja) | 半導体装置の製造方法 | |
| JPS63119090A (ja) | 磁気バブルメモリ素子の作成方法 |