JPS62146214U - - Google Patents

Description

【図面の簡単な説明】

第１図はこの考案の一実施例を示す回路図、第
２図は第１図のブロツク部を更に詳しく表した回
路図であり、また、第３図は従来の電圧安定化回
路に対する電源スイツチ回路の回路図である。 図中、１０……出力手段、２０……比較手段、
３０……分流手段、４０……バイアス開閉手段、
５０……分流開閉手段、１１……電源スイツチ、
１７，１８……バイアス抵抗。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 入力と出力との間に直列に接続された出力
   手段と、上記出力手段に誤差電圧を与えるための
   比較手段と、上記出力手段の初期負荷を軽減する
   ための分流手段を備えた電圧安定化回路に対する
   電源スイツチ回路に於いて、 電源スイツチをバイアス抵抗を介して電源に並
   列に接続した開閉駆動手段と、 上記バイアス抵抗から得られるバイアス電圧に
   基づいて、上記出力手段と比較手段にバイアスを
   与えるためのバイアス回路をＯＮするためのバイ
   アス開閉手段と、 上記分流手段と出力側との間に直列に挿入され
   、且つ上記バイアス開閉手段の出力によつて制御
   される分流開閉手段と、 よりなる電源スイツチ回路。 (2) 上記バイアス開閉手段が上記バイアス抵抗
   が与えるバイアス電圧に基づいてＯＮ、ＯＦＦす
   る第１のトランジスタと、上記第１のトランジス
   タがＯＮ状態のときに、上記出力手段に対するバ
   イアス回路をＯＮする第２のトランジスタとより
   なる実用新案登録請求の範囲第(1)項に記載の電
   源スイツチ回路。 (3) 上記分流開閉手段が分流手段と出力側との
   間に直列に挿入され、且つそのベースが上記バイ
   アス開閉手段の出力側とバイアス抵抗を介して接
   続されているスイツチングトランジスタである実
   用新案登録請求の範囲第(1)項に記載の電源スイ
   ツチ回路。