JPS62145418A - Control system for standby of alu - Google Patents
Control system for standby of aluInfo
- Publication number
- JPS62145418A JPS62145418A JP60288736A JP28873685A JPS62145418A JP S62145418 A JPS62145418 A JP S62145418A JP 60288736 A JP60288736 A JP 60288736A JP 28873685 A JP28873685 A JP 28873685A JP S62145418 A JPS62145418 A JP S62145418A
- Authority
- JP
- Japan
- Prior art keywords
- alu
- ratio circuit
- disabled
- circuit
- power consumption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ALU内のCLA駆動用レシし回蕗に関し、
特に低消費電力化に適するALU内のCLA駆動用レシ
オ回路のスタンバイ回路に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a reciprocating device for driving a CLA in an ALU,
In particular, the present invention relates to a standby circuit for a ratio circuit for driving a CLA in an ALU, which is suitable for reducing power consumption.
従来のALU内のCLA駆動用レシオ回路を図面を用い
て説明する。第3図においては、CLAの概略を示し、
信号7はeJLrry伝播許可信号である。今Tr 1
* 2 e・・・、K・・・5のに個のトランジスタ
のうち少なくとも1個のトランジスタがONしていれば
、トランジスタ4からそのトランジスタを通して電流が
流れる。Trl、2.・・・、にのに個のトランジスタ
がすべてOFFになるのは、全てのbitがearr7
を伝播することを許可する時、例えばFF、、、FH+
OO・OH+e!Lrryの時などで、その確率は非常
に小さhので、大部分の場合、トランジスタ・・・4か
らGNDに向かって電流が流れていると言うことができ
る。実際の例では、64bitALU構成0CLAでは
、10mA〜30mAも流れる可能性がある。A conventional ratio circuit for driving a CLA in an ALU will be explained with reference to the drawings. In FIG. 3, an outline of the CLA is shown,
Signal 7 is an eJLrry propagation permission signal. Now Tr 1
*2 If at least one of the transistors in e..., K...5 is ON, current flows from transistor 4 through that transistor. Trl, 2. ..., all transistors are turned off when all bits are earr7
For example, FF,...,FH+
OO・OH+e! In the case of Lrry, etc., the probability is very small h, so in most cases, it can be said that the current flows from the transistor . . . 4 toward GND. In a practical example, in a 64-bit ALU configuration 0CLA, as much as 10 mA to 30 mA may flow.
上述した従来のALU内のCLA駆動用レシオ回路は、
本来ALUがアクティブの時のみに必要であるにもかか
わらず、インアクティブの時もほとんど常にA点からG
NDに電流が流れることになる為、消費電力が犬きぐな
るという欠点がある。The ratio circuit for driving the CLA in the conventional ALU described above is as follows:
Although it is originally necessary only when the ALU is active, it almost always moves from point A to G even when it is inactive.
Since current flows through the ND, there is a drawback that the power consumption is extremely high.
本発明のALUのスタンバイ制御方式はCMOS構成の
ALUにおいて、ALU内に含まれるCLA1小動用レ
シオ回路とレシオ回路をdisableする手段とAL
Uのenable、disableを検出する手段とを
有している。The ALU standby control method of the present invention is an ALU having a CMOS configuration.
It has means for detecting whether U is enabled or disabled.
次に、本発明の実施例について説明する。ここではまず
前半(1)においてレシオ回路をdisableにする
実施例を第1図を用いて、後半(2)においてALUの
enableを検出する実施例を図3を用いてd発明す
る。Next, examples of the present invention will be described. First, an example in which the ratio circuit is disabled in the first half (1) will be described using FIG. 1, and an example in which the enable of the ALU is detected in the second half (2) will be described using FIG. 3.
(1) L/シを回路1disableにする実施例
(i) ALU=low の時(ALUはenabl
e )第1図に〆いて’rr、、、lはON、Trll
とTr3ばOF Fとなる。このときの回路は、第3図
の回路と一致するので通常のレシオ回路として動作する
ことになる。(1) Example of disabling L/C circuit 1 (i) When ALU=low (ALU is enabled)
e) Concluding on Figure 1, 'rr,..., l is ON, Trll
If Tr3 becomes OFF. The circuit at this time corresponds to the circuit shown in FIG. 3, so it operates as a normal ratio circuit.
(ii) ALU = h igh (D時(ALU
はdisable)第1図においてT r−1はOF
F 、 Tr−11はONする。故にTr・−・12へ
のゲート信号はLow となり、Tr−12はOFFす
る。さらにTr・・・3はONしているので、結局Tr
・・・4へのゲート信号はHighとなり、Tr・・・
4はOFFになる。すなわちレシオ回路はdisadl
eとなるのでALUdisable の期間にはTr・
・・4からに個のTrL2+・・・、Kを通して流れる
電流はほぼ0となり、低消費電力が実現さ几る。(ii) ALU = h high (D time (ALU
is disabled) In Fig. 1, T r-1 is OF
F, Tr-11 is turned on. Therefore, the gate signal to Tr--12 becomes Low, and Tr-12 is turned off. Furthermore, since Tr...3 is ON, Tr...
...The gate signal to 4 becomes High, and Tr...
4 is turned off. In other words, the ratio circuit is disadl
e, so during the ALUdisable period, Tr.
. . 4 TrL2+ . . . , the current flowing through K becomes almost 0, and low power consumption is realized.
(2)ALUのenableを検出する受施例図1(a
)は、ALUがenableであるかdisa−ble
であるかどうかをマイクロ命令のレベルで判別する例を
示している。この図の例では一つ一つのマイクロコード
の8.7.6bit目の計3bit のデータから、
そのマイクロ命令がALUに関連したものであるかどう
かを判定している。これを回路で示したのが図1(b)
である。こnはマイクetROM出力バスの6 、7
、 gbit線の信号をデコーダにかけ、マイクロ命令
がALUに関連したものである時には、このデコーダ出
力ALUがLow、ALUに関連しないものである時に
はALUがHi ghとなる回路である。(2) Example of detecting ALU enable in Figure 1 (a)
) indicates whether the ALU is enabled or disa-ble.
An example is shown in which it is determined at the microinstruction level whether the In the example in this figure, from a total of 3 bits of data, bits 8, 7, and 6 of each microcode,
It is determined whether the microinstruction is related to the ALU. Figure 1(b) shows this as a circuit.
It is. This is the microphone etROM output bus 6 and 7.
, the gbit line signal is applied to a decoder, and when the microinstruction is related to the ALU, the decoder output ALU is Low, and when the microinstruction is not related to the ALU, the ALU is High.
具体的には、例えば第2図(a)ノ[TRANS AJ
■のマイクロコードがマイクロROMの出力バスに信号
として乗っているとする。コードは6bit=1.7b
it=0.8bit=0゜この時第2図(b)のデコー
ダでALUに関係した命令を解読する。N1固の3AN
Dゲート出力は全てLowであるのでALU=Hi g
hとなりこの宿合がALUとは無関係であることが検
出される。今度は、第2図(a)ノ[INCAj■の信
号がマイクoROMの出力パスラインに乗っている場合
を考えてみる、−y−)”1d6bit=1.7bit
=0.8bit=00この時はデコーダ・・・14の3
ANDゲートの出力はHighであるのでALU =L
owとなりこの命令がALUに関係したものであること
が検出できる。またrADD A+BイJ ■の命令実
行の際にはALU=LowとなりA L O(7) e
nableが検出されていることがこの図より明らかに
分かる。Specifically, for example, in FIG. 2(a) [TRANS AJ
Assume that the microcode (2) is on the output bus of the microROM as a signal. The code is 6bit=1.7b
it=0.8bit=0° At this time, the decoder shown in FIG. 2(b) decodes the instructions related to the ALU. N1 hard 3AN
All D gate outputs are Low, so ALU=High
h, and it is detected that this binding is unrelated to ALU. Next, let us consider the case in which the signal from FIG.
=0.8bit=00 At this time, the decoder...14 3
Since the output of the AND gate is High, ALU = L
ow, and it can be detected that this instruction is related to the ALU. Also, when executing the instruction rADD A+B iJ ■, ALU=Low and A L O(7) e
It is clearly seen from this figure that nable is detected.
以上の説明をタイミングチャートを用いて表わすと第4
図のようになる。すなわちALU以外の命令が実行され
る時にはALUがHigh、ALU関係命令の時にはL
ow となることが分かる。If the above explanation is expressed using a timing chart, the fourth
It will look like the figure. In other words, ALU is High when an instruction other than ALU is executed, and Low when it is an ALU related instruction.
It can be seen that ow.
以上、説明したように本発明はマイクロ命令単位でAL
Uのdisableを検出してその間、Ai、U内のC
LA、駆動用レシオ回路をdisableすることによ
り消費電力を小さくできる効果がある。このことは回路
における発熱をおさえさらには、パッケージ等の小型化
に貢献できる。As explained above, the present invention provides AL
Detects disable of U and during that time, Ai, C in U
Disabling the LA and drive ratio circuit has the effect of reducing power consumption. This can suppress heat generation in the circuit and further contribute to miniaturization of packages and the like.
第1図は、今回の発明のレシオ回路をdisableに
する部分回路図である。第3iylは、従来のALU内
のCLA・駆動用レシオ回路図である。ALUがLow
の時には第1図と第3図とは一致するがALUがHi
g hO時にはTr・・・4がOFFとなりレシオ回路
はdfsableとなる。第2図(a) 、 (b)は
今回の発明の内のALU enableを検出する部分
を’jf単な例を用いて説明したものである。第4図は
μ−命令の流れとタイミングチャートの対応を示した図
である。
1.2,3,4−・・・・Ptype MOSトランジ
スタ、11゜12 、5−−− ・−n+ype MO
S トランジスタ、6,13・・・・・・インバータ
ー、7・・・・・・carry伝播許可信号、8.9・
・・・・・earr7信号、10 ・・−・−carr
yラインドライブ信号、14.15・・・・・・ALU
関連命令デコーダ、16・・・・・・ALU信号。FIG. 1 is a partial circuit diagram in which the ratio circuit of the present invention is disabled. The third iyl is a CLA/driving ratio circuit diagram in a conventional ALU. ALU is low
When , Figures 1 and 3 match, but the ALU is Hi.
At the time of ghO, Tr...4 is turned off and the ratio circuit becomes dfsable. FIGS. 2(a) and 2(b) illustrate the part of the present invention that detects ALU enable using a simple example. FIG. 4 is a diagram showing the correspondence between the flow of μ-instructions and timing charts. 1.2,3,4-...Ptype MOS transistor, 11゜12,5--- ・-n+type MO
S Transistor, 6, 13... Inverter, 7... Carry propagation permission signal, 8.9.
...earr7 signal, 10 ...--carr
y line drive signal, 14.15...ALU
Related instruction decoder, 16...ALU signal.
Claims (1)
A(Carry Look Ahead)駆動用レシオ
回路と該レシオ回路をdisableする手段とALU
のenable、disableを検出する手段とを有
し、ALUのスタンバイ状態を制御できることを特徴と
するALUのスタンバイ制御方式。CL included in ALU in CMOS configuration ALU
A (Carry Look Ahead) drive ratio circuit, means for disabling the ratio circuit, and ALU
1. A standby control method for an ALU, comprising means for detecting whether the ALU is enabled or disabled, and is capable of controlling the standby state of the ALU.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60288736A JPS62145418A (en) | 1985-12-20 | 1985-12-20 | Control system for standby of alu |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60288736A JPS62145418A (en) | 1985-12-20 | 1985-12-20 | Control system for standby of alu |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62145418A true JPS62145418A (en) | 1987-06-29 |
Family
ID=17734023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60288736A Pending JPS62145418A (en) | 1985-12-20 | 1985-12-20 | Control system for standby of alu |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62145418A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04283831A (en) * | 1991-03-13 | 1992-10-08 | Fujitsu Ltd | Divider |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5743238A (en) * | 1980-08-28 | 1982-03-11 | Fujitsu Ltd | Microprocessor |
-
1985
- 1985-12-20 JP JP60288736A patent/JPS62145418A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5743238A (en) * | 1980-08-28 | 1982-03-11 | Fujitsu Ltd | Microprocessor |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04283831A (en) * | 1991-03-13 | 1992-10-08 | Fujitsu Ltd | Divider |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960015518A (en) | Signal processor | |
JPS59200327A (en) | Control system of peripheral device | |
JPS61122747A (en) | Data processor | |
JPH01204138A (en) | Arithmetic circuit | |
JPS62145418A (en) | Control system for standby of alu | |
JPS6322387B2 (en) | ||
JPS61262827A (en) | Semiconductor integrated circuit device | |
WO2019114450A1 (en) | Data edge transition method | |
JPH03167615A (en) | Microprocessor | |
JPH0154722B2 (en) | ||
JP3082103B2 (en) | Processor | |
JP2003234649A (en) | Input/output buffer circuit | |
JP2000333484A (en) | Motor control | |
JPH11306074A (en) | Information processor | |
JPH02309442A (en) | Microprocessor | |
JPS63178620A (en) | Clock strobe circuit | |
JP2533245Y2 (en) | Data processing device | |
JP3620181B2 (en) | Semiconductor device and read access method | |
JPS58105324A (en) | Connecting device between main body equipment and peripheral equipment | |
JPS6020379A (en) | Frame pointer control method | |
JPH03263689A (en) | Semiconductor integrated circuit | |
JPH0258925A (en) | Output circuit | |
JPS6111786Y2 (en) | ||
JPH03282729A (en) | Data processor | |
JPS6039223A (en) | Microcomputer device |